JP6788302B2 - 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン - Google Patents

化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン Download PDF

Info

Publication number
JP6788302B2
JP6788302B2 JP2019521337A JP2019521337A JP6788302B2 JP 6788302 B2 JP6788302 B2 JP 6788302B2 JP 2019521337 A JP2019521337 A JP 2019521337A JP 2019521337 A JP2019521337 A JP 2019521337A JP 6788302 B2 JP6788302 B2 JP 6788302B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
concentration
gan
film
semiconductor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019521337A
Other languages
English (en)
Other versions
JPWO2018221711A1 (ja
Inventor
藤岡　洋
洋 藤岡
上野　耕平
耕平 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2017/020513 external-priority patent/WO2018042792A1/ja
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2018221711A1 publication Critical patent/JPWO2018221711A1/ja
Application granted granted Critical
Publication of JP6788302B2 publication Critical patent/JP6788302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は化合物半導体とその製造方法に関する。
ＧａＮやＩｎＮといった１３族窒化物半導体を利用したデバイスが広く実用化されてきている。従来、このような１３族窒化物半導体の結晶成長には、ＭＯＣＶＤ法やＭＢＥ法が用いられている。しかし、ＭＯＣＶＤ法では１０００℃を超えるプロセス温度が必要となる。ＭＢＥ法は低温で化合物半導体の成膜することができるが、成膜面積に限度があることや生産コストが高く量産に向いてはいない。
また、ＭＢＥ法においては、高濃度にドナーを添加すると、結晶構造の伝導帯近傍の禁制帯中に生じた高濃度ドナー準位による吸収が発生する。そのため、成膜した化合物半導体の透明度が低下するという問題がある。このようなことから、化合物半導体の生産、主として窒化物半導体の実用的な生産には、ＭＯＣＶＤ法が用いられている（非特許文献１）。
現在、高耐圧で低オン抵抗の特性を合わせ持つ次世代の電子デバイスが求められている。そのためには、２元系、３元系または４元系の化合物半導体、より具体的には、１３族窒化物半導体を用いた化合物半導体素子の実現が求められている。そのためには、化合物半導体の結晶のさらなる高品質化と、ドーピング技術の精緻化が求められる。特に、ＧａＮ基板上に形成される縦型パワーデバイスにおいては、ｎ型ドリフト層の炭素濃度の低減と、電子移動度の向上が急務である。先行技術として以下の文献をあげることができる。
特許文献１には、銅基板上に金属窒化物からなるバッファ層、半導体層が備えられた半導体素子が開示されている。
特許文献２には、厚みが１０〜１００μｍで、焼結されたポリマーを含み、耐熱性を有する可撓性を有するグラファイト基板上に設けられたＨｆＮをバッファ層とし、バッファ層上に設けられたＧａＮからなる半導体層とを備えた半導体基板の実施例が開示されている。また、特許文献３には、ＺｎＯ基板上にＩＩＩ−Ｖ族の化合物半導体をエピタキシャル成長させる製造方法が開示されている。
特許文献４と特許文献５は窒化物半導体に関するものであるが本明細書の段落０１６７以降において説明を行う。
そして、特許文献６は、後述するＰＣＴ特許出願（本出願人によるPCT/JP2017/020513）の国際調査報告で引用された先行技術である。Ｓｉ濃度を2×10E+20／cm3まで高めても、ＡｌＧａＮに膜荒れが生じないという実験結果（図４）が開示されている。
次に、上記した非特許文献１には、ＭＯＣＶＤを用いて形成したｎ型ＧａＮ半導体層の物性に関する研究成果が開示されている。非特許文献２にはｐ型のＧａＮ半導体層の接触抵抗に関する研究成果が開示されている。非特許文献３には、ＩｎＧａＮをベースとしたＬＥＤ素子のｐ型ＧａＮをＰＳＤ法で低温成長で製造する研究成果が開示されている。非特許文献４には、シリコンにおける電子の移動度とドーピング濃度についての研究成果が開示されている。
非特許文献５には、ＧａＮにおけるキャリア移動度のモデルについての研究成果が開示されている。非特許文献６には、ＰＳＤ法で形成したｐ型のＧａＮに対する接触抵抗の評価に関する研究成果が開示されている。非特許文献７には、ＬＥＤをガラス上に作成した実験例が開示されている。非特許文献８には、ＰＳＤ法を用いて成長させた窒化物単結晶に関する研究成果が開示されている。非特許文献９には、オン抵抗が極めて低いノーマリーオフ型のＧｅドープＧａＮトランジスタが開示されている。
非特許文献１０には、低抵抗でキャリア濃度が高いＳｉドープＡｌＧａＮの研究成果が開示されている。非特許文献１１には、Ｓｉ濃度を２×１０16ｃｍ-3で移動度が１０３４ｃｍ2／（Ｖ・ｓ）の実験例が開示されている。非特許文献１２には、ＰＳＤ法でＧｅをドープしたＧａＮのエピタキシャル成長膜について開示されている。
非特許文献１３には、ＧｅとＳｉをドープした新しい物性を提供し得るｎ型ＧａＮの諸特性について詳細に開示がされている。
最後に、非特許文献１４には、スパッタリング法による高品質窒化物半導体の形成とデバイス応用に関する研究成果が報告されている。
特開２００８−２４３８７３号公報 ＷＯ２０１１／０２１２４８Ａ１国際公開パンフレット 特開２０１０−５６４３５号公報 特開２０１６−１１５９３１号公報 米国特許公開ＵＳ２０１６／０１７２４７３号公報 特開２０１５−１４９３４２Ａ号公報
G.T. Zhao et. Al."Optical Absorption and Photoluminescence Studies of n-type GaN", Jpn. J. Appl. Phys. 38, L933-L995 (1999). 荒川他、第63回応用物理学会春季学術講演会、20p-H121-8 E. Nakamura et al., Appl. Phys. Lett. 104, 051121 (2014). D. M. Caughey et al., Proc. IEEE 55, 2192 (1967) T. T. Mnatsakanov et al., Solid-State Electron. 47, 111 (2003) 第62回応用物理学会春季学術講演会 予稿集 日経エレクトロニクス ＮＥレポート 14-15頁、2014年7月7日号 藤岡「フレキシブルデバイス」プロジェクト研究概要集 89-94頁（平成20年3月4日発行） A. Suzuki et al., "Extremely low on-resistance Enhancement-mode GaN-based HFET using Ge-doped regrowth technique" (IEDM14, p.275-278（2014）) Motoaki Iwaya et al.,"Extremely low-resistivity and high-carrier-concentration Si-doped AlGaN with low AlN molar fraction for improvement of wall plug efficiency of nitride-based LED", 2015 Conference on Lasers and Electro-Optics Pacific Rim (Optical Society of America, 2015), paper 28C2_2 上野他、"ＰＳＤ法によるGaNへのn型ドーピング技術の開発"、第77回応用物理学会秋季学術講演会 講演予稿集 (2016) Ueno et al., "Highly conductive Ge-doped GaN epitaxial layers prepared by pulsed sputtering",Applied Physics Express 10, 101002(2017) Ueno et al., "Electron transport properties of degenerate n-type GaN prepared by pulsed sputtering",APL MATERIALS 5,126102(2017) 藤岡他、"スパッタリング法による高品質窒化物半導体の形成とデバイス応用"、応用物理 第86巻第7号 576-580頁（2017）
従来技術において、１３族窒化物半導体をＭＯＣＶＤ法で結晶成長しようとすると、原料ガス中に含まれる炭素や水素が膜中に取り込まれる。そのため、炭素や水素といった不純物濃度の低い高品質膜を得ることが難しいという問題が発生した。
加えて、ＭＯＣＶＤ法で１３族窒化物半導体を結晶成長させようとすると、熱力学な制約により、５×１０19ｃｍ-3以上のドナー濃度の膜では、概して、約４６ｃｍ2／（Ｖ・ｓ）以上の電子移動度を有する膜を得ることが難しくなる。また、ＭＯＣＶＤ法は化学的反応に基づくものであるため、低温での結晶成長が事実上不可能であることに加え、原料ガス中に含まれる炭素や水素が製造した成膜中に取り込まれ易い。
また、ＭＯＣＶＤ法に代わる窒化物半導体結晶の成長方法としてのパルススパッタ堆積（ＰＳＤ)法が提唱されている。このＰＳＤ法により残留水素濃度の低い高正孔移動度のp型ＧａＮ薄膜が得られることが実証された（非特許文献２）。
しかし、窒化物半導体基板上に形成される電子素子や発光素子の素子抵抗の低減に重要となる高ドナー濃度ｎ型層の特性については、素子の実用生産に利用されているＭＯＣＶＤ法では作製困難であるため、報告例が極めて少ない。
このように、高ドナー濃度領域においても、高い電子移動度を示すｎ型導電型の１３族窒化物半導体膜の開発が求められている。このように電子デバイスや発光デバイスの高性能化、省エネルギー化、高効率化といった目的を達成するために出来るだけ高い電子移動度を持つ半導体材料の実現が課題となっている。
また、本発明者らの研究グループは、窒化物半導体の高性能化のための研究開発を進め、その成果として、「窒化物ＬＥＤ低温製造プロセスの開発」（第60回応用物理学会春季講演会 30a-G21-10）（図９参照）や「プロセスインテグレーションによる機能発現ナノシステムの創製」（戦略的創造研究推進事業 CREST）（図１０Ａ、図１０Ｂを参照）、あるいは「ＰＳＤ法によるＧａＮへのｎ型ドーピング技術の開発」（第77回応用物理学会秋季学術講演会 13p-A21-3 講演会予稿集 2016年秋）（非特許文献１１、図１１参照）などを発表している。
本発明は斯かる課題に鑑みてなされたもので、その目的とするところは、高ドナー濃度領域においても高い電子移動度を示すｎ型導電型を示す２元系、３元系または４元系の化合物半導体、より具体的には、１３族窒化物半導体膜を容易に製造し、提供することにある。
なお、本発明者らは、ＰＣＴ特許出願（出願番号：PCT/JP2017/020513（出願日：2017/6/1）、優先権主張出願：特願2016-169994、WO2018/042792A1 国際公開日：2018年3月8日）により、新しい窒化物半導体およびその製造方法を開示した。
本願発明は、これらの特許出願の内容と実施例の一部が重複し、さらに新しい実施例を追加したものである。
上記課題を解決するために、本発明は以下の［態様１］〜［態様２０］を提供する。
［態様１］
窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、
電子濃度と比抵抗の二つの物性値の組み合わせについて、
（ａ）電子濃度が１．８×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
（ｂ）電子濃度が３．６×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
（ｃ）電子濃度が６×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、
及び、
（ｄ）電子濃度が３×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、の４点で囲まれた数値条件を満たす化合物半導体。
または、上記の（ａ）〜（ｂ）の数値範囲に変えて、電子濃度と比抵抗の二つの物性値の組み合わせについて、
（ａ−１）電子濃度が１．５×１０20ｃｍ-3、且つ、比抵抗が０．２０×１０-3Ω・ｃｍ、
（ｂ−１）電子濃度が６×１０20ｃｍ-3、且つ、比抵抗が０．２０×１０-3Ω・ｃｍ、
（ｃ−１）電子濃度が６×１０20ｃｍ-3、且つ、比抵抗が０．１０×１０-3Ω・ｃｍ、及び、
（ｄ−１）電子濃度が４×１０20ｃｍ-3、且つ、比抵抗が０．１０×１０-3Ω・ｃｍ、の４点で囲まれた数値条件を満たす化合物半導体であってもよい。また、上記の（ａ−１）−（ｂ−１）の上限域に変えて、比抵抗を０．１８×１０-3Ω・ｃｍ以下にすることがより好ましい。
［態様２］
比抵抗が０．１９０×１０-3Ω・ｃｍ以下である態様１に記載の化合物半導体（（ａ）〜（ｄ）の場合に限る。）。
［態様３］
Ｓｉを含有する態様１または２に記載の化合物半導体。
［態様４］
ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が１．５ｎｍ以下である態様１、２または３に記載の化合物半導体。
［態様５］
ｎ型導電性であり、電子移動度が８０ｃｍ2／（Ｖ・ｓ）以上である態様１、２、３または４に記載の化合物半導体。
［態様６］
電子移動度がｎ型導電性であり、電子移動度が１３０ｃｍ2／（Ｖ・ｓ）以下である態様１〜５のいずれかに記載の化合物半導体。
［態様７］
ＧａとＮを主成分とする態様１〜６のいずれかに記載の化合物半導体。
［態様８］
前記１３族元素としてＧａを含み、さらにＡｌ及び／またはＩｎを含有する態様１〜７のいずれかに記載の化合物半導体。
［態様９］
Ｇｅを含有する態様１〜８のいずれかに記載の化合物半導体。
［態様１０］
態様１〜９のいずれかに記載の化合物半導体が用いられた導電部と電極とが接続されてなるコンタクト構造。
［態様１１］
態様１０に記載のコンタクト構造が備えられた半導体素子。
［態様１２］
態様１〜９のいずれかに記載の化合物半導体が用いられた透明電極。
［態様１３］
窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体の製造方法であって、
希ガス、窒素ガス、及び酸素を含むプロセス雰囲気で、少なくともＧａを含むターゲット金属をチャンバ内でパルススパッタリングし、
成長レートを４５０ｎｍ／ｈ以下とし、０．４×１０-3Ω・ｃｍ以下の比抵抗を有する化合物半導体を成膜する化合物半導体の製造方法。
［態様１４］
態様１３の化合物半導体の製造方法において、成膜時の基板温度を７００℃以下で行う化合物半導体の製造方法。
［態様１５］
態様１３または１４の化合物半導体の製造方法において、成長レートを９０〜４５０ｎｍ／ｈに設定する化合物半導体の製造方法。また、本態様において、成長レートを１００〜４００ｎｍ／ｈに設定することがより好ましく、さらには、成長レートを１８０〜３７０ｎｍ／ｈに設定することが好ましい。
［態様１６］
態様１３、１４または１５に記載の化合物半導体の製造方法において、プロセス雰囲気に酸素ガスを供給する化合物半導体の製造方法。
［態様１７］
態様１３〜１６のいずれかに記載の化合物半導体の製造方法において、酸素ガスをチャンバ内に供給することなく、チャンバ内の残留成分に含まれる酸素成分、または、他の原料ガス若しくはターゲット金属に含まれる微量な酸素成分を用いてスパッタリングを行う化合物半導体の製造方法。
［態様１８］
態様１３〜１７のいずれかに記載の化合物半導体の製造方法において、化合物半導体を成膜する面とターゲット金属との距離を１０〜５０ｃｍに設定する化合物半導体の製造方法。より好ましくは、上記距離を１５〜３０ｃｍに設定する。
［態様１９］
態様１３〜１８のいずれかの化合物半導体の製造方法に用いられるスパッタガンであって、
ターゲット金属がスパッタガンのヘッド部に備えられ、ヘッド部が基板電極に対向するようにチャンバに組み込まれ、
ヘッド部の有効サイズが約１インチ〜４インチであるスパッタガン。
［態様２０］
態様１９に記載のスパッタガンにおいて、平面形状が円形または矩形であるターゲット金属をヘッド部に搭載するように構成されてなるスパッタガン。
本発明に係わる新たな４つの実験例を図１〜図３に示す。図１はＳｉをドープしたＧａＮの成長レート（横軸）と得られた化合物半導体の膜の電子濃度をプロットしたものであり、電子濃度が２×１０２０ｃｍ−３以上の高濃度領域の成長速度と電子濃度の関係を示している。同様に、縦軸を比抵抗としたものを図２に示す。
さらに、これらの４点の実験例に基づいて、成長レートと比抵抗の散布データから、比抵抗の下限値をフィッティングしたところ、０．０８３ｍΩｃｍという予測値を得た（図３参照）。
現在、商業的に用いられているスパッタリング装置における、利用可能な実効的な成長レートを５９ｎｍ／ｈと仮定すると、フィッテイング直線との交点から約０．１ｍΩｃｍという結果が得られた。このように、用いる材料、プロセス条件などを調整することで、この０．１ｍΩｃｍという比抵抗を十分実現できると考えられる。
本発明において、所望の物性を持つ化合物半導体の成膜を実現するには、さまざまな条件を調整し必要となる成長レートを徐々に見出して量産製造に適した値に設定すればよい。例えば、チャンバの構造、電極の形状や配置を決め、次に成膜オペレーション上のパラメータとなるチャンバ内圧力や、背圧（真空ポンプの性能）、用いるガスの種別、ガスのフロー、不純物ガスの制御、磁界の制御、電源、基板温度、ターゲットと基板の距離などを最適化していく手法が考えられる。また、スパッタリングにおいて通常行われ得る、前洗浄、乾燥、加熱などの処理を必要に応じて実行すればよい。さらに、成膜したサンプルの諸特性、例えば、膜厚、膜の状態（表面粗さ、断面構造）、光学特性、導電率、膜の機械的特性などを高精度で評価することで本発明に係わる成膜のオペレーションを適切に管理することができる。
図４に、非特許文献１３において、本発明者らが開示したＧｅまたはＳｉをドープした高濃度ｎ型ＧａＮの比抵抗と電子濃度の散布図を示す。図５は図４のデータに加えて、本願において新たに追加した実験例を同じ散布図中に重ねてプロットしたものである。図中、星印が新たな実験例である。一点の実験例は、従前の実験例と同程度の数値であるが、他の実験例は従前のものに比べて比抵抗が下がっていることがわかる。
また、図６Ａ及び図６Ｂは、図５の一部を拡大表示したものである。本願において本発明の主題とする領域を破線で示している（図６Ａ及び図６Ｂ：領域Ｘ１及びＸ２を参照）。領域Ｘ１と領域Ｘ２（両者を合わせて領域Ｘとも呼ぶ。）の境界は、比抵抗が0.190mΩ・cmのラインである。
領域Ｘ1と領域Ｘ2を含む平行四辺形の座標値は、（1.8×10E+20 : 0.25mΩcm）、（3.6×10E+20 : 0.25mΩcm）、（3.0×10E+20 : 0.15mΩcm）及び（6.0×10E+20 : 0.15mΩcm）である。これらの四点で囲まれた領域において移動度は約７０〜約１４０ｃｍ2／（Ｖ・ｓ）となる。比抵抗、移動度及び電子濃度の三つのパラメータを制御しつつ高濃度ｎ型の化合物半導体を安定して製造することが容易である。また、用途や仕様によって必要となる比抵抗の値に応じて領域Ｘ1または領域Ｘ2の条件に相当する製品を製造すればよい。なお、図６Ａ及び図６Ｂにおける領域Ｘ1に含まれる□で示した２点（当該□内に＊印があるもの）は、上記の非特許文献１３において開示があった実験例に相当する。このように領域Ｘにおいて製造条件を調整して所望の物性の高濃度ｎ型の特性を示す化合物半導体を製造することができる。
次に、図７と図８は、非特許文献１３において示した高濃度ｎ型ＧａＮの諸特性（電子移動度、温度依存性など）を示すグラフである。図７は、縦軸が電子移動度、横軸が電子濃度である。以下、上記のＰＣＴ出願において開示した第１の発明（優先権主張の基礎出願）及び第２の発明（ＰＣＴ出願での追記内容）を含めて、本発明の説明を行う。
本発明の態様１では、上記の（ａ）〜（ｄ）の４点、または（ａ−１）〜（ｄ−１）で囲まれた数値範囲の条件を満たすことを必須とするものである。
また、本発明は上記の各態様において、さらに以下の構成を備えていることが好ましい。
各態様において、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ-1以下であることが好ましい。
また、各態様において、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ-1以下であることが好ましい。
本発明において、２元系窒化物とは、Ｂ、Ａｌ、ＧａまたはＩｎのいずれか一つの元素と窒素との化合物を意味する。すなわち、ＢＮ（窒化ホウ素）、ＡｌＮ（窒化アルミニウム）、ＧａＮ（窒化ガリウム）またはＩｎＮ（窒化インジウム）の２元系混晶である。
また、３元系窒化物とは上記の２元系の１３族元素の一部が他の１３族元素で置換された化合物である。たとえば、ＩｎＧａＮ（窒化インジウムガリウム）、ＡｌＧａＮ（窒化アルミニウムガリウム）、ＡｌＩｎＮ（窒化アルミニウムインジウム）の３元混晶である。また、３元系化合物はその組成比を調整することでバンドギャップを２元系化合物の特性を限度として、その範囲内で調整できることが知られている。
上記の発明において、化合物半導体の主成分となる１３族元素に対して、他の１３族元素が微量含有されていても本発明の範囲に含め得るものとする。本発明の効果を損しない限り元素の組み合わせは任意である。
また、用いる元素の組み合わせが異なる他の発明においては、窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度と比抵抗が上記の態様１における（ａ）〜（ｄ）の４点、または（ａ−１）〜（ｄ−１）で囲まれた数値条件を満たした、窒化物半導体である。
また、本発明の態様において、好ましい数値範囲は、例えば０．２０×１０-3Ω・ｃｍ以下、且つ、電子移動度が７０〜１４０ｃｍ2／（Ｖ・ｓ）の範囲である。
より好ましくは、比抵抗が０．１８×１０-3Ω・ｃｍ以下、電子移動度が７０〜１４０ｃｍ2／（Ｖ・ｓ）、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ以上の所定の範囲である
（図６Ａ及び図６Ｂ参照：領域Ｘ1）。
また、好ましくは、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０-4Ωｃｍ 2 以下である。
ある態様では、酸素不純物を１×１０17ｃｍ-3以上含有する。
好ましくは、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ-1以下である。また、好ましくは、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ-1以下である。さらに、好ましくは、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である。
ある態様では、前記少なくとも１種の１３族元素はＧａである。
また、ある態様では、前記窒化物半導体は、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
上記発明は、窒化物半導体を導電部として備えたコンタクト構造とすることができる。
また、上記窒化物半導体を電極部として備えたコンタクト構造とすることもできる。このようなコンタクト構造は半導体素子への利用が可能である。
本発明に係る窒化物化合物半導体は、凡そ、１．８×１０20ｃｍ-3以上という高い電子濃度領域においても、０．２５×１０-3Ω・ｃｍ以下の低抵抗性を示す。また、電子移動度も７０ｃｍ2／（Ｖ・ｓ）以上の値を示す。
但し、半導体素子の仕様や用途等によっては、必ずしも０．１９×１０-3Ω・ｃｍ以下の低抵抗性をほとんど必須としない場合もありえる。その場合は、製造上の生産性を考慮し、製造プロセスの条件（ガス、カソード電力、ターゲットの電子濃度）を調整することによって、０．２０〜０．２５×１０-3Ω・ｃｍ程度の化合物半導体を製造し、素子に求められる構造部分に適用することもできる。
本発明においては、パルススパッタリング堆積法（ＰＳＤ法）を用いることにより、高温プロセスを経ることなく、単結晶のスパッタリング膜を形成することができる。より好ましくは、ほぼ室温条件でのプロセスによって化合物半導体の膜を成膜する。基板面積は制約がなく、小型サイズから大面積の膜を製造できる。
例えば、少なくとも外形が矩形であって、矩形の一辺または円形の直径が２インチサイズ以上、または膜の形成面積が３０ｃｍ2以上であって、スパッタリング装置の内部空間の制限内で許容され得る面積の化合物半導体の膜を成膜することができる。
その際、従来技術のように、バッファ層を必須とせずに良質の化合物半導体を容易に成膜することができる。
次に、本発明の化合物半導体の物性に関して説明する。ｎ型窒化物半導体膜の抵抗率ρは、電子移動度μnとキャリア濃度ｎに反比例する（ρ＝（ｑ・ｎ・μn）-1）。しかし、本発明においては、高いキャリア濃度においても高い電子移動度を示している。このことは、即ち、電気的に低抵抗である良質な膜を製造できることを意味している。つまり、本発明によれば、半導体デバイスとして利用し易く良質な１３族窒化物半導体膜を提供することができる。本発明に係わる化合物半導体の貫通転位密度は１×１０6／ｃｍ2〜５×１０10／ｃｍ2程度である。好ましくは、１０5 ／ｃｍ 2 以下、即ち１０3〜１０4 ／ｃｍ 2 台の窒化物半導体の膜を製造することも可能である。
本発明における、電子濃度と成長レートの相対的関係を示すグラフ。 本発明における、比抵抗と成長レートの相対的関係を示すグラフ。 本発明における、抵抗率と成長レートの指数フィッティングを示すグラフ。 本発明における、電子濃度と比抵抗の散布図。 本発明と従来例を含む、高濃度ｎ型−窒化物半導体の電子濃度と比抵抗の散布図。 高濃度ｎ型−窒化物半導体の電子濃度と比抵抗の散布図（拡大図）。 高濃度ｎ型−窒化物半導体の電子濃度と比抵抗の散布図（補助図）。 本発明における、電子濃度（ｎ（ＲＴ））の関数として高濃度ｎ型ＧａＮについての電子移動度の実験結果と補償比θを変化させ関係式（１）で計算された電子の移動度を示すグラフ（非特許文献１３：APL MATERIALS 5,126102 (2017)，"Electron transport properties of degenerate n-type GaN prepared by pulsed sputtering"より引用）。 本発明における、室温での電子濃度が３．３×１０20ｃｍ-3の場合のＳｉドープ−ＧａＮの電子の移動度の温度依存性（ａ）、ＳｉドープのサンプルとＧｅドープのサンプルについての電子の移動度の温度依存性とフィッティングカーブ（ｂ）、室温での電子濃度の関数としてフィッティングした非放物線係数αと補償比θのグラフ（ｃ）（非特許文献１３：APL MATERIALS 5,126102 (2017)，"Electron transport properties of degenerate n-type GaN prepared by pulsed sputtering"より引用）。 ＭｇドープＧａＮ薄膜の表面ＡＦＭ像（Fig.1）、およびＭｇアクセプターの活性化エネルギーを評価するためのグラフ（Fig.2）（第60回応用物理学会春季学術講演会 講演予稿集 30a-G21-10 15-190より引用）。 ＰＳＤ法を用いて作製したＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴの（ａ）光学顕微鏡写真と（ｂ）ＩＶカーブ（科学技術振興機構 CREST研究領域「プロセスインテグレーションによる機能発現ナノシステムの創製」の研究終了報告書より引用）。 （ａ）パルススパッタ堆積法によって作製したＧａＮ薄膜の電子濃度と移動度の関係、（ｂ）ＭｇドープＧａＮホール濃度の温度依存性（科学技術振興機構 CREST研究領域「プロセスインテグレーションによる機能発現ナノシステムの創製」の研究終了報告書より引用）。 ＰＳＤ法で作製したＳｉドープのｎ型ＧａＮ膜の電子濃度（Ｎe）と電子移動度（μe）の関係を示すグラフ。 Ｓｉ濃度が２×１０20ｃｍ-3のＧａＮ膜の酸素濃度の深さ方向のプロファイルを示すＳＩＭＳデータのグラフ。 図１２に示したＳｉドープのＧａＮスパッタリング膜の表面ＡＦＭ像。 Ｓｉ濃度（電子濃度）が２×１０20ｃｍ-3のＧａＮ膜の吸収係数と屈折率をエリプソメータで測定した結果を示すグラフ。 ＧａＮの結晶構造を示す模式図（Ａ）、平面方向の模式図（Ｂ）。 本発明で用いるスパッタ装置の構成を示す模式断面図。 本発明で用いるスパッタガンの模式側面図。 本発明においてスパッタリング時にスパッタ装置の電極に印加するパルスシーケンスの一例を示すグラフ。 本発明で用いるスパッタリング装置の内部構造を示す縦断面の模式図。 本発明の実施形態１に係る半導体素子の断面模式図。 本発明の実施形態２に係わるコンタクト構造を示す断面模式図。 本発明の実施形態３に係わるコンタクト構造を示す断面模式図。 本発明を適用し得る薄膜トランジスタの断面模式図。 本発明を適用し得るＡｌＧａＮ／ＧａＮ・ＨＥＭＴの断面模式図。 本発明を適用し得るＬＥＤ素子の断面模式図。 本発明を適用し得る面発光レーザ素子の断面模式図。 本発明に係るＧａＮの電子濃度と抵抗率の関係を説明するための図である。 本発明に係るＧａＮにおける、ＳＩＭＳ測定で得たドナー不純物の濃度と電子濃度との関係を纏めた図である。 ＧａＮの表面状態の例としての、ＧｅドープのＧａＮの試料表面のＡＦＭ像である。 縦形パワーＭＯＳＦＥＴの断面概略図である。 ＧａＮ系ＬＥＤの断面概略図である。 ショットキダイオードの断面概略図である。
以下に、図面を参照しながら本発明の実施形態として、１３族窒化物半導体をパルススパッタリングで製造して形成した化合物半導体について説明する。
本発明の実施形態に係る１３族窒化物半導体は、パルススパッタ堆積法（ＰＳＤ法）により成膜する。
（パルススパッタリング法）
本発明において、窒化物の化合物半導体を製造するために用いる「パルススパッタリング法（ＰＳＤ法）」や化合物半導体を製造するための材料・製造方法は当業者において周知の基礎的事項である。
例えば「窒化物基板および格子整合基板の成長とデバイス特性」（シーエムシー出版 ２００９年１０月３０日 第１刷発行）、「高周波半導体材料・デバイスの新展開」（シーエムシー出版 ２００６年１１月１３日 第１刷発行）、「次世代パワー半導体の高性能化とその産業展開」（シーエムシー出版 ２０１５年６月１０日 第１刷発行）、特開２００９−１３８２３５号公報「パルススパッタ装置およびパルススパッタ方法」、及び特開２０１４−１５９３６８「窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法」等に開示された標準的な技術を本発明の実施に際して問題なく利用することができる。また、上記の特許文献２、特許文献３、非特許文献３、非特許文献４などを参照されたい。
本発明で採用するＰＳＤ法においては、結晶成長は物理的反応に基づき進行するために低温での結晶成長が可能である。これに加えて、成膜環境中の炭素や水素を顕著に除去することが可能である。低温での結晶成長が可能であることから、膜中の熱ストレスの発生が抑制されるとともに、例えばＩｎＧａＮのように相分離し易い化合物も安定的に成長させることができる。
本発明における化合物半導体の単結晶成長は、その状態を直接視認することができないが、結晶成長の作用原理の概要は以下の通りと考えられる。まず、図１５に１３族２元化合物の一つであるＧａＮの結晶構造を示す。本発明の化合物半導体を成膜しようとする際、ＧａＮのＧａ原子が６角形状の配置構造を呈する有極性面（Ｇａ原子面）が、下地となる基板の表面に揃うようにして単結晶状の構造が形成されていくものと考えられる。
その際、本発明で用いる製造方法はＭＯＣＶＤ法のような１０００℃超の高温ではなく、比較的低温の条件で成膜を行うことができる。室温２５℃を含み得る７００℃以下の温度範囲である（室温〜７００℃）。成膜速度との兼ね合いがあるが、好適には、例えば３００〜７００℃の範囲があげられる。
このため、成膜雰囲気に僅かに含有されている酸素原子が成膜中に膜の表面を覆うように存在している状態と推定される。その結果、酸素原子は１３族元素と窒素の結合を妨害するかのように働き、所望の化合物を構成することになる主要元素が自由な状態を保持しつつ成膜プロセスが進行すると考えられる。
さらに、下地の面方向全体において成膜条件が同一条件に置かれることにより、全体として均一で結晶性が優れた結晶構造が形成されていくと考えられる。
このようにして、スパッタ膜として形成されたＧａＮの化合物半導体は６角形状の軸方向（膜の厚み方向）に徐々に成長し面内で均一であって、かつ一定以上の面積を持つ化合物半導体の膜が最終的に製造できると考えられる。
また、用いる下地は化合物半導体が成長しやすい格子が整合する条件または擬似的に整合し得る条件の材料であることが好ましい。ＰＳＤ法による成膜プロセスは１０００℃を超えるような高温条件ではない。そのため、下地材料が高耐熱性であることは必須ではないが、結晶性を向上させるには結晶と下地材料との格子整合または疑似格子整合の条件が成立することが好ましい。
従って、本発明において、下地材料としてはＳｉＣ、サファイア、ＧａＮ、単結晶シリコンの４種類から選択することが特に好ましい。サファイアは耐熱温度が１２００℃、単結晶シリコンは耐熱温度が１１００℃である。それぞれＡｌＧａＮ／ＧａＮ ＨＥＭＴ、フルカラーＬＥＤ、ＩｎＧａＮ−ＴＦＴ、センサーなどの半導体素子の製造に用いることができる。
また、上記の材料よりは化合物半導体の成膜後の結晶品質が悪くなるが、金属フォイルや耐熱温度が６００〜７００℃のＦＰＤ用無アルカリガラス等にも適用することができる。この際、結晶成長の下地となる材料の表面に予め疑似格子整合をとるため等の目的でバッファ層を形成しておくことが好ましい。
また、本発明は、成膜サイズとして、矩形の一辺または円形の直径が２インチサイズから１０インチサイズの素子を製造することができる。また、矩形の対角サイズが１０〜３０インチサイズの中型サイズ、または３０インチサイズ以上となる大型の素子にも適合させることができる。下地となる素子構造や基板等の形状は円形、正方形、矩形、または非対称形状のいずれでもよい。
図１６Ａ，図１６Ｂ及び図１７に本発明に係わる化合物半導体を製造する際に用いるスパッタリング装置の模式図とパルスシーケンスを示す。スパッタリング装置１は、チャンバ１１、基板電極１２、ターゲット電極１３、直流電源１４、電源制御部１５、窒素供給源１６、加熱装置１７、アルゴン供給源１８等を主体として構成されている。
チャンバ１１は、外部に対して密閉可能に設けられている。チャンバ１１内は図示しない真空ポンプなどによって減圧できるようになっている。基板電極１２は、チャンバ１１内に配置されており、放熱シート１２ａを保持可能になっている。
スパッタ源（またはスパッタガン）１３は、スパッタ材料１３ａを載置した円筒状のヘッド部１３ｂに、軸体部１３ｃが接続されている。軸体１３ｃの内部には電源線１３ｄが備えられている。ヘッド部の有効サイズは、約１インチ〜４インチである。スパッタ源１３は、チャンバ１１内に基板電極１２に対向して設けられており、ターゲット１３ａを保持可能になっている。
基板面とスパッタ源１３との距離をＬHとする。距離ＬHは本発明の実施の形態の場合、約１０〜５０ｃｍに設定すればよい。より好ましくは１５〜４０ｃｍ、さらに好ましくは２０〜３０ｃｍに設定する。
次に、ターゲット１３ａは、１３族元素と窒素との化合物からなる。現在、一般的に入手できる不純物の少ない高品質のターゲット材料を用いる。例えば、ファイブナインあるいはシックスナインといった高品位の材料であることが必要となる。用いるターゲットのタイプにより、スパッタガンの形状と大きさは必要に応じて、その形状と大きさを調整することができる。バッチ処理をするには、例えば、大口径サイズの円形形状やリニア（矩形）のターゲットを用いることができる。また、複数のスパッタガンをチャンバ内に配置することができることは言うまでもない。なお、Ｇａ、ＡＬ、Ｓｉのターゲットでも、ＧａＮ、ＡｌＮのターゲットでも本発明の化合物半導体を成膜することができる。
直流電源１４は、基板電極１２及びスパッタ源１３にそれぞれ電気的に接続されており、基板電極１２とスパッタ源１３との間に直流電圧を印加する電圧源である。
電源制御部１５は、直流電源１４に接続されており、直流電源１４の動作のタイミングに関する制御を行う。電源制御部１５により、基板電極１２とスパッタ源１３との間にパルス電圧を印加することが可能になっている。
窒素供給源１６は、例えば供給管などによってチャンバ１１内に接続されており、チャンバ１１内に窒素ガスを供給する。アルゴンガスを供給するアルゴン供給源１８はスパッタリングに必要なプラズマを生成するためである。
また、所定の分量の酸素ガスを供給する酸素供給源も設けられている。成膜しながら内部圧力を常にモニターできるようになっている。また、化合物半導体の成膜時に、チャンバ内の酸素の含有量が、ほぼ定常的に約１０ｐｐｍを保持するように制御することが必要である。あるいは、主たる供給ガス中の不純物として含有される酸素の含有量をコントロールしつつスパッタリングを行うこともできる。または、その他の原料に僅かに含有されている酸素成分を大凡推定し、プロセス全体として、窒化物半導体に含まれる酸素成分を所定の限度内に抑制するよう設定することもできる。
そのためには、パルススパッタリング法に用いるチャンバの構造、プロセスガスの供給系、排気系（主排気、粗引き）は、ガス漏れが無く、外気の侵入がないことが不可欠であり、成膜時の圧力管理も極めて安定していることが重要である。なお、酸素は極微量の含有量を意図的にチャンバ内に供給することが基本と考えられる。その前提としてチャンバ内のクリーニングの確認と、用いる材料の純度は精選しなければならない。
加熱装置１７は、例えば基板電極１２に固定されており、基板電極１２上の放熱シート１２ａの周囲温度を調節できるようになっている。また、本発明で用いる成膜条件の代表例は以下の通りである。図１７はパルスシーケンスの一例であり、駆動パルスの電圧ＰAを調整することができる。成膜速度は、概して、平均して０．１〜４ｎｍ／秒であり、より好ましくは０．２〜２ｎｍ／秒である。なお、電子濃度が２×１０２０ｃｍ−３以上の高濃度領域では、０．０２５ｎｍ／秒〜０．１２５ｎｍ／秒である。
（ａ）駆動法：パルススパッタ法（ＰＳＤ法）
（ｂ）デューティー比：５％
（ｃ）平均投入電力：１００Ｗ
（ｄ）パルス周波数：１ｋＨｚ
（ｅ）成長圧力：２×１０-3Ｔｏｒｒ
（ｆ）ドーパント：Ｓｉ
なお、スパッタリング成膜はアルゴンガスを主成分とする雰囲気ガス中で行い、成膜時の基板温度は３００〜７００℃の範囲に設定した。この際、高濃度のｎ型１３族窒化物化合物半導体を形成するため、ドーピング材料としてＳｉＨ4やＧｅＨ4等のドーピングガスやＳｉやＧｅ原子を含むターゲットを使うことができる。
そして、製造しようとしている目的の化合物半導体の膜に酸素を導入する目的で、スパッタリングの雰囲気ガス中に濃度１０ｐｐｍの酸素を添加した場合と、酸素を添加しない場合の両方について実験を行った。そして酸素の有り無しの条件を替えて製造した化合物半導体の物理特性を比較検証した。
次に図１８はロールツーロール方式による連続成膜装置１０の縦断面模式図を示す。内部に複数の成膜室５が設けられている。基板フィルム４が金属フォイルやフィルム状で巻き取ることができる極薄ガラス基板であれば本発明を適用することができる。巻きだしロール２から巻き取りロール３に向けて柔軟性のある基板フィルム４が水平方向に搬送される間に、基板フィルム４に対して成膜室内で複数のスパッタリングを実行できる。その結果、所望の化合物半導体等を含む半導体素子を高速処理することができる。チャンバ内のテーブルは、例えばφ３２０〜φ６００ｍｍに対応できる。
ロールツーロールの工程においては、成長レートが刻々と変化していく可能性が高く、その場合は実効的な成長レートを想定し管理すればよい。概して、バッチ式よりも成長レートは低めになると考えられる。
本発明において、少なくとも矩形の一辺または直径が２インチサイズ以上となる面積を持つ下地または基板に対して化合物半導体を結晶成長させることができる。低温かつ高速での製造が可能であり、一定面積の結晶を均一に製造できる。また、生産コストを抑えつつ新規な化合物半導体を量産製造することができる。
図１１は、本発明者らがＰＳＤ法で作製した、Ｓｉドープのｎ型ＧａＮ膜の電子濃度（Ｎe）と電子移動度（μe）の関係を、室温ホール効果測定により調べた結果をまとめた図である。本図においてプロットされた実験例においては約2×1020ｃｍ-3付近が上限となっている。電子濃度（Ｎｅ）は実質的にＳｉドナー濃度に等しいと考えられる。なお、スパッタリング成膜はアルゴンガスを主成分とする雰囲気ガス中で行い、成膜時の基板温度は３００〜７００℃の範囲であった。
この膜に酸素を導入する目的でスパッタリングの雰囲気ガス中に濃度１０ｐｐｍの酸素を添加し、単結晶性を示す結晶膜を形成した。このＧａＮ薄膜の表面に、n型オーミック電極金属積層構造（Ｔｉ（２０ｎｍ）／Ａｌ（６０ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（５０ｎｍ））を形成し、窒素中７００℃でアニール処理を行った。このような試料についてＴＬＭ法により、コンタクト抵抗を評価したところ、８．５×１０-5 Ωｃｍ2であった。
この図中に丸印で示したものは実測値であり、曲線で示したものは、低電界での移動度の記述に用いられるCaughey-Thomas型の経験式（下式１：非特許文献４参照）に基づくフィッティング結果である。なお、下式中のＮDはドナー濃度であるが、上述のとおり電子濃度（Ｎe）は実質的にＳｉドナー濃度に等しいと考えられるため、ＮD＝Ｎeとしてフィッティングを行っている。
μ＝μmin＋［μmax−μmin］／［１＋（ＮD／ＮR）γ］ ・・・（１）
上記フィッティングの結果から、μmax＝１０３４ｃｍ2／（Ｖ・ｓ）、μmin＝１２５ｃｍ2／（Ｖ・ｓ）と求められた。これらの値は、従来報告されているＭＯＣＶＤ法で成膜したｎ型ＧａＮ薄膜の移動度の最高値（例えば、非特許文献５参照）と比較しても遜色ない値である。このように本発明で製造した化合物半導体の膜において、キャリア散乱が十分抑制されていることを確認することができた。
従来技術のＭＯＣＶＤ法では、ドナー濃度が概ね５×１０19ｃｍ-3以上になると、このような高い電子移動度を示すＧａＮ薄膜を得ることが困難とされていた。本発明においては、図１１に示したとおり、ＰＳＤ法で作製したＳｉドープのｎ型ＧａＮ膜は、少なくとも２×１０20ｃｍ-3のドナー濃度においてもCaughey-Thomas型の経験式（非特許文献４）に一致している。
つまり、ＰＳＤ法で作製した第１の発明に係るｎ型ＧａＮ膜は、５×１０19ｃｍ-3以上の電子濃度においても、４６ｃｍ2／（Ｖ・ｓ）以上の電子移動度を示す極めて良質な膜であることが分かった。好ましくは５０ｃｍ2／（Ｖ・ｓ）以上の電子移動度の膜を利用することができる。
ｎ型窒化物半導体膜の抵抗値ρは、電子移動度μnとキャリア濃度ｎに反比例する。しかし、本発明においては、高いキャリア濃度においても高い電子移動度を示している。このことは、即ち、電気的に低抵抗である良質な膜を製造することができることを意味している。
図１１に結果を示した試料は何れもＳｉドープのものであるが、ドナーとして混入させる不純物はＳｉに限定されず、Ｇｅ等であってもよい。
ところで、高い電子濃度を実現するために窒化物半導体膜中のドナー濃度が高くなると、当該膜の可視光に対する透明性が低下してくる。そのため、本発明に係る窒化物半導体膜を透明電極等に利用する場合には支障が生じる懸念がある。
そこで、本発明では、化合物半導体の膜中での電子濃度が高くなることに起因して低下する透明性を以下のようにして補っている。つまり、窒素サイトを置換してドナーとして作用するドーパントである酸素を不純物として混入させて膜のバンドギャップを広げて補償している。
酸素ドープした膜のバンドギャップはドーピング量に依存するが、例えばＧａＮの場合には、室温でのバンドギャップを、３．４ｅＶ〜４．９ｅＶ（酸化Ｇａのバンドギャップの値）の範囲内で変化させることが可能である。例えば、ＧａＮの場合、膜中に１×１０17ｃｍ-3以上の酸素を不純物として含有させると、室温でのバンドギャップは概ね３．４〜３．６ｅＶ程度となる。
このような酸素の効果により、本実施例の窒化物半導体膜を、例えば、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ-1以下の膜としたり、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ-1以下の膜としたりすることができる。このことから、透明電極としての利用に支障がなくなる。
図１２はＰＳＤ法で製造した本発明に係わるＧａＮ膜の酸素濃度を示したグラフである。図１２（ｂ）は、図１１に示した試料のうち、Ｓｉ濃度が２×１０20ｃｍ-3のＧａＮ膜の酸素濃度の深さ方向のプロファイルを示すＳＩＭＳデータである。１〜３×１０18ｃｍ-3程度の濃度で酸素が含有されていることが分かる。なお、この膜の電子移動度は１１０ｃｍ2／（Ｖ・ｓ）である。
また、この膜の表面粗さを表すＡＦＭ像のＲＭＳ値は図１３（ｂ）からわかるように３．９７ｎｍであった。本発明者らが種々の電子濃度条件で成膜した電子濃度５×１０19ｃｍ-3以上の酸素を含む試料をＡＦＭ測定した結果、何れの試料においても、ＲＭＳ値は５．０ｎｍ以下であった。
一方、雰囲気ガスへの１０ｐｐｍの酸素添加なしでほぼ同条件で結晶成長を行った。その結果、酸素濃度は図１２（ａ）のプロファイルに示すように１×１０16ｃｍ-3程度であり、この時の移動度は４５ｃｍ2／（Ｖ・ｓ）であった。また、図１３（ａ）から分かるように、この時の薄膜の表面粗さのＲＭＳ値は１４．１ｎｍであった。
ここで酸素有りと酸素無しの二通りの条件について考察を試みる。酸素有りの場合は、雰囲気中の酸素原子が成膜中の表面を覆い、応力の緩和と原子の表面でのマイグレーションを促進に役立っているためと考えられる。また、この表面荒れの抑制が点欠陥の導入を抑制し、移動度が向上しているものと考えている。尚、従来技術のＭＯＣＶＤ法などで使用される高温条件では、酸素が表面から蒸発してしまう。そのため、ＰＳＤ法のような低温成長でみられる品質改善の効果を得ることが難しいと考えられる。
これに対して酸素無しの場合は、上記の作用が起こりにくく、ＰＳＤ法で成膜した結晶に欠陥を含みやすいためと考えられる。
図１４は、Ｓｉ濃度（電子濃度）が２×１０20ｃｍ-3のＧａＮ膜の吸収係数（図１４（ａ））と屈折率（図１４（ｂ））をエリプソメータで測定した結果を示すグラフである。なお、この膜の電子移動度は１１５ｃｍ2／（Ｖ・ｓ）である。青色ＬＥＤで標準的に使われる波長である４５０ｎｍにおける吸収係数は８４４ｃｍ-1であり、青紫色レーザで標準的に使われる波長である４０５ｎｍにおける吸収係数は１８６０ｃｍ-1であった。
このように、酸素ドーピングにより、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ-1以下の膜としたり、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ-1以下の膜としたりすることが可能である。その結果、得られた化合物半導体を透明材料として用いることができる。
以下、本発明の化合物半導体を適用し得る電子デバイスの各種の態様について説明する。
（実施形態１）
まず、図１９は本発明の１３族窒化物半導体を基板上に形成した化合物半導体素子２０の断面模式図を示す。２１は基板（サファイア）、２２はＧａＮである。
（実施形態２）
図２０は、本発明の化合物半導体を用いたコンタクト構造の断面模式図を示す。３１はＧａＮ基板、３２はＧａＮ（ＰＳＤ法で成膜した化合物半導体の膜）、３４は絶縁層、３３は外部に接続され得る配線電極、３５はコンタクトホール部である。
（実施形態３）
図２１は、本発明の１３族窒化物化合物半導体を用いたコンタクト構造４０の断面模式図を示す。図２１中、４１はｎ型ＧａＮコンタクト層、４２はＴｉ層、４３はＡｌ層、４４はＮｉ層、４５はＡｕ層である。本例では複合型の金属電極が用いられている。成膜後に９００℃程度で熱処理が行われる。
（応用例）
図２２は、本発明を適用し得る薄膜トランジスタの断面模式図である。薄膜トランジスタの電極のコンタクト層に高濃度のｎ型ＧａＮ層を適用することができる。
図中、５１は無アルカリガラス基板等の基板、５２は層間絶縁膜、５３Ｓはソース側のコンタクト層（高濃度ｎ+ＧａＮ層）、５４Ｓはソース領域、５５は活性層、５４Ｄはドレイン領域、５３Ｄはドレイン側のコンタクト層（高濃度ｎ+ＧａＮ層）、５６はゲート酸化膜、５７はソース電極、５８はゲート電極、５９はドレイン電極である。ソース領域５４Ｓとドレイン領域５４Ｄはコンタクト層と活性層との間で不純物の濃度が徐々に変化するように形成されている。
図２３は、本発明を適用し得るＨＥＭＴの断面模式図である。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴのソース・ドレイン電極に接触する下部に配置されるコンタクト層に、本発明に係わる高濃度のｎ型ＧａＮ層を適用することができる。同図中、６１はＧａＮ、サファイア、ＳｉＣまたはＳｉ等の基板、６２はＧａＮまたはＡｌＮ等のバッファ層、６３はＧａＮアンドープ層、６４はＡｌＧａＮバリア層、６５は高濃度ｎ型ＧａＮ層を用いたコンタクト層である。さらに、ソース電極６６、ゲート電極６７、及びドレイン電極６８がＨＥＭＴの上部に備えられている。
上記の薄膜トランジスタ（図２２）及びＨＥＭＴ（図２３）において、高濃度のｎ型ＧａＮ層をコンタクト層に適用することができる。そして、動作電流が流れる回路要素（これらの薄膜トランジスタおよびＨＥＭＴにおいては、即ちソース、ドレインの部位）における電極との接触抵抗をかなり低減することができる。その結果、電子デバイスの性能向上に大きく寄与することができる。
図２４は本発明を適用し得るＧａＮ系半導体デバイスの一例として、ＬＥＤ素子の断面模式図を示す。
同図において、ＧａＮ、サファイア、ＳｉＣまたはＳｉの基板７１側から複数の化合物半導体層を順次積層していく。バッファ層７２、ｎ型ＧａＮ層７３、ＧａＩｎＮ／ＧａＮのＭＱＷ発光層７４、ｐ型ＧａＮ層７５、ｐ型ＧａＮ層７６ａ、高濃度のｎ型ＧａＮ層７６ｂからなるトンネル接合部７６、ｎ型ＧａＮ層７７、高濃度のｎ型ＧａＮ層のコンタクト層７８，及び電極７９Ａ、電極７９Ｂが備えられている。
図２５に本発明を適用し得るＩｎＧａＮ／ＧａＮ ＶＣＳＥＬ（面発光レーザ）構造の断面模式図を示す。垂直共振器面発光型レーザ（ＶＣＳＥＬ : Vertical Cavity Surface Emitting Laser）は、共振器が半導体の基板面に対して垂直方向に形成されている。よって、レーザ光も基板面に垂直に射出される。
同図中、８１はＧａＮ基板、８２Ｄは内部の多層膜反射鏡、８３はｎ型ＧａＮ層、８４はＧａＩｎＮ／ＧａＮからなるＭＱＷ活性層、８５はｐ型ａｌＧａＮ層、８６ａはｐ型ＩｎＧａＮ層、８６ｂは高濃度のｎ型ＧａＮ層であり、８６ａと８６ｂでトンネル接合部８６が形成されている。さらに、８７はｎ型ＧａＮ層、８８は高濃度のｎ型ＧａＮ層（コンタクト層）、８９Ａと８９Ｂは電極、及び８２Ｕは上部の多層膜反射鏡が備えられている。
上述したように、本発明に係る化合物半導体は、発光素子や電子素子の大電流が流れる部位や、半導体素子のコンタクト部、透明電極等の電極構造等々に利用することができる。微小電圧で駆動する電子デバイスの配線などに好適に用いることができる。あるいは、従来技術では困難な大電流・大電力の仕様に適合させることができる。
また、高電子移動度を有しているので抵抗が低く素子の高速化に寄与すると考えられる。
これまで、第１の発明に係る化合物半導体、即ち、窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、１×１０17ｃｍ-3以上の酸素を不純物として含有し、５×１０19ｃｍ-3以上の電子濃度を有し、ｎ型導電性であり、電子移動度が４６ｃｍ2／（Ｖ・ｓ）以上である化合物半導体について説明した。
以降では、本発明者らによる第２の発明に係る窒化物半導体について説明する。
この窒化物半導体は、高濃度にドナーをドープした結晶であるにも拘らず、従来のものに比較して比抵抗が低い（つまり、移動度が高い）という顕著な特徴を有している。
具体的には、窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度が１×１０20ｃｍ-3以上で、且つ、比抵抗が０．３×１０-3Ω・ｃｍ以下である、窒化物半導体であり、好ましくは、少なくとも１種の１３族元素はＧａであり、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
従来、ＭＢＥ法により育成されたＧｅを高濃度でドープした窒化物半導体であって、比較的低い比抵抗を示すものは知られていたが、そのようなものに比較しても、本発明のものは更に低い比抵抗を、しかも、より高い電子濃度領域において実現している。
このような、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）窒化物半導体は、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待できる。
図２６は、本発明に係るＧａＮの電子濃度（ｃｍ-3）と比抵抗率（ｍΩ・ｃｍ）の関係を説明するための図である。図中に星印で示したものが本発明に係るＧａＮであり、白抜きのものはＳｉドープのもの、灰色のものはＧｅドープのものである。同図には、比較のため、これまでに報告されている、ＭＯＣＶＤ法（菱形印）およびＭＢＥ法（丸印）で得られたＧａＮのデータも示すと同時に、理論計算から得られる電子濃度と抵抗率の関係も示した。なお、図中にθで示した値はイオン化不純物濃度の補償比（アクセプタ濃度ＮAとドナー濃度ＮDの比：ＮA／ＮD）である。（注：この図２６は、最も比抵抗が低い最下部の実験例一点を除いて、上記の非特許文献１３の図４と同一である。）
従来の報告にあるＧａＮ結晶は、ＭＢＥ法で得られたものもＭＯＣＶＤ法で得られたものも、電子濃度が高くなるにつれて比抵抗が低くなる傾向は示すものの、ある電子濃度を超えると比抵抗が上昇している。
例えば、ＭＯＣＶＤ法で得られたＧａＮでは、ＳｉドープのＧａＮでは電子濃度が５×１０19ｃｍ-3を超えるあたりから比抵抗の上昇が認められ、ＧｅドープのＧａＮでは電子濃度が１×１０20ｃｍ-3を超えるあたりから比抵抗の上昇が認められる。また、ＭＢＥ法で得られたＧａＮでは、ＳｉドープのＧａＮでは電子濃度が１．５×１０20ｃｍ-3を超えるあたりから比抵抗の上昇が認められ、ＧｅドープのＧａＮでは電子濃度が５×１０20ｃｍ-3を超えるあたりから比抵抗の上昇が認められる。
これに対し、本発明に係るＧａＮの場合、Ｓｉドープのもの（白抜きのもの）もＧｅドープのもの（灰色のもの）も、少なくとも５×１０20ｃｍ-3の電子濃度においても、斯かる比抵抗の上昇は認められない。
しかも、従来のものは、高電子濃度領域において最も低い比抵抗を示すＭＢＥ法で得られたＧｅドープのＧａＮでさえ、概ね５×１０20ｃｍ-3の電子濃度において比抵抗は精々０．４ｍΩ・ｃｍ（０．４×１０-3Ω・ｃｍ）でしかないのに対し、本発明に係るＧａＮの場合、略同じ電子濃度における比抵抗は０．２ｍΩ・ｃｍ（０．２×１０-3Ω・ｃｍ）を示している。
この図に示した結果から明らかなように、本発明に係るＧａＮは、従来のものに比較して、特に電子濃度が１×１０20ｃｍ-3以上の場合に、０．３×１０-3Ω・ｃｍ以下という顕著に低い比抵抗を示すという特徴をもち、この特徴は電子濃度が２×１０20ｃｍ-3以上であっても失われない。この傾向は、下表に整理したように、少なくとも約０．１６×１０-3Ω・ｃｍまでの比抵抗範囲で実験的に確認済みである。なお、イオン化不純物散乱による抵抗値の下限の理論値は０．０４×１０-3Ω・ｃｍであるが、成膜条件等により、例えば０．２×１０-3Ω・ｃｍ、或いは０．１５×１０-3Ω・ｃｍ、または０．１×１０-3Ω・ｃｍなどとなる。図３のフィッティングでは、０．０８３×１０-3Ω・ｃｍ、という推定値が得られた。
また、図２７には、本発明に係るＧａＮにおける、ＳＩＭＳ測定で得たドナー不純物の濃度と電子濃度との関係を纏めた。この結果から、ＰＳＤ法により得られた本発明に係るＧａＮにおいては、ドナーの活性率が略１となることが分かる。つまり、本発明に係るＧａＮにおいては、ドナー不純物のドーピング濃度を制御しさえすれば、電子濃度制御が可能であることが分かる。
上述した本発明に係るＧａＮの諸特性（電子濃度、電子移動度、比抵抗、表面粗さ）を、表１（ＳｉドープのＧａＮ）および表２（ＧｅドープのＧａＮ）に纏めた。また、本発明に係る高濃度領域のＳｉ―ドープＧａＮの成長速度と諸特性（電子濃度、電子移動度、比抵抗、表面粗さ）の関係を表３（ＳｉドープのＧａＮ）に纏めた。
Figure 0006788302
Figure 0006788302
Figure 0006788302
表１〜３に整理したＧａＮは、何れも、既に説明したＰＳＤ法の結晶成長条件と概ね同様の条件下で得られたものであり、材料等は下記の純度のものを用いた。また、電子濃度は、カソード投入電力を２０〜１５０Ｗまで変化させて変化させた。
成長時基板温度：６００〜７００℃
スパッタリングターゲット（Ｓｉ）：純度９９．９９９％の単結晶
スパッタリングターゲット（Ｇｅ）：純度９９．９９％の単結晶
Ｇａ：純度９９．９９９９９％
窒素ガス：純度９９．９９９９％
なお、本発明者は、高品質の結晶を成長させるに際し、成膜環境の真空度および真空の質が重要である点に留意しており、所望の膜質の結晶を得るために、パルススパッタの条件（パルス電圧、パルス幅、デューティ比など）を適宜調整している。このような細かな調整が迅速にできる点は、ＰＳＤ法の利点のひとつである。
また、上記諸物性の測定条件等は、下記のとおりである。
電子濃度および電子移動度は、ホール測定装置（東陽テクニカ Resitest8400）を用い、試料の抵抗率により、印加電流は1mA〜10mAの範囲、印加磁場は0.1〜0.5T(テスラ)の範囲で測定した。測定温度は室温である。
また、表面粗さは、ＡＦＭ装置（JEOL社製JSPM4200）を用いて測定した。
図２８に、上記ＧａＮの表面状態の例として、ＧｅドープのＧａＮの試料表面のＡＦＭ像を示す。これらの試料のＲＭＳ値は何れも１ｎｍ未満である。一般に、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下であれば十分に平坦な表面であると評価し得ることを考慮すると、本発明に係る窒化物半導体は、極めて平坦な表面を有していることが分かる。
また、ＧａＮのＧａサイトを一部ＡｌまたはＩｎで置換した窒化物半導体（ＡｌＧａＮおよびＩｎＧａＮ）についても結晶を作製して、それらの諸特性を調べた。その結果を表４および表５に示す。なお、これらの試料において、Ａｌ濃度は１％、Ｉｎ濃度は１％であり、結晶成長に用いた材料の純度等は下記のとおりである。
成長時基板温度：６００〜７００℃
スパッタリングターゲット（Ｓｉ）：純度９９．９９９％の単結晶
スパッタリングターゲット（Ｇｅ）：純度９９．９９％の単結晶
Ｇａ：純度９９．９９９９９％
Ａｌ：純度９９．９９９％
Ｉｎ：純度９９．９９９％
窒素ガス：純度９９．９９９９％
Figure 0006788302
Figure 0006788302
さらに、表１〜５に示した各窒化物半導体のコンタクト抵抗を測定したところ、何れの試料においても、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０-4Ωｃｍ 2 以下であることを確認した。この値は十分に低い値であり、上述した窒化物半導体を導電部として備えたコンタクト構造とすることで、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待できる。
コンタクト抵抗の測定は、TLM（Transmission Line Model）測定装置（半導体パラメータアナライザ Agilent 4155C）を用い、Ti/Al/Ti/Auの電極構造（100μm×100μm）を電極間距離2μm〜100μmで配置したTLMパターンのもので実施した。
なお、既に説明したように、窒化物半導体の窒素サイトを置換してドナーとして作用するドーパントである酸素を不純物として混入させて膜のバンドギャップを広げて補償することにより、窒化物半導体の膜中での電子濃度が高くなることに起因した透明性の低下を補うことができる。
この目的のためには、例えば、上述した窒化物半導体に、酸素不純物を１×１０17ｃｍ-3以上含有させる。このような酸素不純物含有により、４０５ｎｍの波長領域の光に対する吸光係数を２０００ｃｍ-1以下としたり、４５０ｎｍの波長領域の光に対する吸光係数を１０００ｃｍ-1以下とすることができる。
上述した本発明に係る窒化物半導体はＰＳＤ法で形成されたものであるが、上記特性が得られる理由につき、本発明者らは、他の結晶成長方法では結晶成長が熱平衡状態下で進行するのに対し、ＰＳＤ法においては熱的に非平衡な状態下で結晶成長が進行することによるものと考えている。
高濃度にドナーをドープしたＧａＮ等の窒化物半導体は熱力学的に不安定であるため、結晶成長の進行中にも部分的に分解が生じる。つまり、結晶の成長と分解の両方が同時に生じているため、この分解の際に、結晶中に一旦取り込まれたドナー不純物が吐き出されてしまう。そして、ドナー不純物を高濃度でドープしようとすると、このドナー不純物の吐き出し現象が無視できないレベルに達し、結晶性そのものを低下させてしまう。つまり、ドナー不純物を高濃度でドープする場合には、熱的平衡状態に近い結晶成長条件では結晶性の低下が避けられないのである。
しかし、ＰＳＤ法においては、熱的に非平衡な状態下で結晶成長が進行するため、上述のドナー不純物の吐き出しが生じ難いため、結晶性の低下が生じ難いのである。
なお、一般的な傾向として、ドナーとしてＧｅを用いたものの方が、Ｓｉを用いたものに比して、窒化物半導体結晶中に高濃度で取り込まれ易い。その理由のひとつとして、Ｇｅのイオン半径がＧａのイオン半径に近いためにＧａイオンサイトを容易に置換することが考えられる。その結果、窒化物半導体膜中の応力の蓄積も小さくなり、膜の表面も平坦になり易い傾向が認められる。
このように、本発明のものは、従来のものに比較して、より低い比抵抗を、より高い電子濃度領域において実現する。
なお、オン抵抗が小さい窒化物半導体装置に関する発明を開示する文献としては、例えば下記のものがある。
特開２０１６−１１５９３１号公報（特許文献４）には、オン抵抗が小さい窒化物半導体装置の発明が開示されており、段落００４９には「前述したように、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは高濃度にｎ型不純物を含んでいてもよい。しかし、図４に示すように、不純物がシリコン（Ｓｉ）である場合、窒化物半導体層の成長中に供給する不純物量を多くしても、形成される窒化物半導体層におけるキャリア濃度は高くならない。つまり限界がある。これに対し、ゲルマニウム（Ｇｅ）を不純物として用いた場合、シリコンよりも高いキャリア濃度を実現することが可能である。」なる記載がある。
また、段落００９５には「作製した窒化物半導体装置２００の複合電極の特性を調べるため、窒化物半導体再成長層単体のシート抵抗と２ＤＥＧへのコンタクトをとった場合のコンタクト抵抗とを伝送路測定（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅａｓｕｒｅｍｅｎｔ：ＴＬＭ）法によって測定した。図７は、Ｇｅの供給量に対する窒化物半導体再成長層単体のシート抵抗を示す。ＴＥＧｅの供給量増加とともに、ＴＭＧに対してＴＥＧｅの流量比を０．０９以上にすることにより、１．５×１０-6Ωｃｍ程度までシート抵抗が低下した窒化物半導体再成長層が得られることが分かった。この条件を用いて作製した窒化物半導体再成長層を用いた場合の窒化物半導体装置２００のコンタクト抵抗は１〜５×１０-6Ωｃｍとなり、２ＤＥＧへの良好なコンタクトが得られていることが分かった。」なる記載がある。
ここで特許文献４について、優先権主張がなされた基礎出願、及び対応米国出願の米国特許公開ＵＳ２０１６／０１７２４７３号公報（特許文献５）の関連箇所の記載を見比べてみる。すると、図１７の縦軸の名称・単位が様々に変化しており、何らかの誤記を内包していたものと推測される。
さらに、特許文献４の発明者らによる技術文献（IEDM14：非特許文献９）の275-278頁（"Extremely low on-resistance Enhancement-mode GaN-based HFET using Ge-doped regrowth technique"）を参照する。そこには、低いオン抵抗を示すＧｅドープの窒化物半導体再成長層が開示されており、Fig.3には、特許文献４の図７と全く同じ図が示されている。
その縦軸は「Specific contact resistance(Ωcm2)」とされ、当該Fig.3に関し、本文には「The measured specific contact resistance as a function of TEGe supply is shown in fig. 3, where extremely low specific contact resistance of 1.5 x 10-6 Ω・cm2 was achieved.」との記載がある。そうすると、特許文献４の図１７の縦軸は、恐らくは「コンタクト抵抗」であり、単位は「Ωｃｍ2」であるべきものと考えられる。
仮に、特許文献４の図７のように、比抵抗が１．５×１０-6Ωｃｍ程度であったとし、Ｇｅ濃度（電子濃度）を１×１０20ｃｍ-3と仮定した場合、電子の移動度が概ね４２，０００ｃｍ2／（Ｖ・ｓ）といった数値になってしまう。これはＧａＮ結晶中の電子移動度として知られる常識的な値（１,２００ｃｍ2／（Ｖ・ｓ）程度）から大きくかけ離れた数値である。このことからも、上記の箇所に誤記があったことは明らかであろう。
このように、特許文献４に開示のものは、「１．５×１０-6Ωｃｍ2程度までコンタクト抵抗が低下した窒化物半導体再成長層」であったと考えられる。
上述した本発明に係る窒化物半導体は、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）という特徴を生かし、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待でき、例えは下記のような応用が可能である。
［縦型パワーＭＯＳＦＥＴへの応用］
図２９は、縦形パワーＭＯＳＦＥＴの断面概略図である。この縦形パワーＭＯＳＦＥＴ１００は、ｎ+−ＧａＮ層１０２、ｎ-−ＧａＮ層１０３、p−ＧａＮ層１０４の積層構造の上に、本発明に係る窒化物半導体のｎ+−ＧａＮ層１０５が形成されている。この本発明に係るｎ+−ＧａＮ層１０５のパターニング加工には全面にｎ+−ＧａＮ層を堆積した後に、リソグラフィー技術を用いるか、あるいは、試料表面の一部のみに窒化ガリウムの結晶面を露出させ、その露出部に選択的にｎ+−ＧａＮ層をエピタキシャル成長する選択成長技術を用いてもよい。なお、符号１０６で示したものは絶縁膜、符号１０１で示したものはドレイン、符号１０７で示したものはソース、符号１０８で示したものはゲートである。
［ＬＥＤへの応用］
図３０は、ＧａＮ系ＬＥＤの断面概略図である。ＬＥＤ２００は、窒化物半導体から成る基板２０１の上に、ｎ型窒化物半導体層２０２、量子井戸層を含む活性層２０３、ｐ型窒化物半導体層２０４、および本発明のｎ+−ＧａＮ層２０５が順次積層されている。
また、ｎ+−ＧａＮ層２０５とｐ型窒化物半導体層２０４と活性層２０３の一部が除去されて露出したｎ型窒化物半導体層２０２の領域にカソード電極２０６が形成され、ｐ型窒化物半導体層２０４の上方には、ｎ+−ＧａＮ層２０５を介してアノード電極２０７が形成されている。ここで、本発明のｎ+−ＧａＮ層２０５は、ｐ型窒化物半導体層２０４と、トンネル接合で導通している。
［ショットキダイオードへの応用］
図３１は、ショットキダイオードの断面概略図である。このショットキダイオード３００は、裏面に本発明のｎ+−ＧａＮ層３０６を形成したｎ+−ＧａＮ基板３０１の表面にｎ-−ＧａＮ層３０２が形成され、ｎ+−ＧａＮ層３０６の側にはオーミック電極３０３が、ｎ-−ＧａＮ層３０２側にはショットキ電極３０４が形成されている。なお、図中に符号３０５で示したものは絶縁膜である。
本発明に係る、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）窒化物半導体は、上述しデバイス以外にも、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）のｎ+−ＧａＮ層にも利用可能である。
以上説明したように、本発明者らによる上記のＰＣＴ出願に開示した第２の発明である化合物半導体は、下記のように整理することができる。
窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度が１×１０20ｃｍ-3以上で、且つ、比抵抗が０．３×１０-3Ω・ｃｍ以下である、窒化物半導体である。
好ましくは、前記電子濃度が２×１０20ｃｍ-3以上である。
また、好ましくは、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０-4Ωｃｍ 2 以下である。
ある態様では、酸素不純物を１×１０17ｃｍ-3以上含有する。
好ましくは、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ-1以下である。
また、好ましくは、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ-1以下である。
さらに、好ましくは、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である。
ある態様では、前記少なくとも１種の１３族元素はＧａである。
また、ある態様では、前記窒化物半導体は、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
上記比抵抗の下限値は、例えば０．２×１０-3Ω・ｃｍ、或いは０．１５×１０-3Ω・ｃｍ、または０．１×１０-3Ω・ｃｍである。
上記窒化物半導体の電子濃度と比抵抗の関係は、（ａ）電子濃度が１×１０20ｃｍ-3、且つ、比抵抗が０．３×１０-3Ω・ｃｍ、（ｂ）電子濃度が３×１０20ｃｍ-3、且つ、比抵抗が０．３×１０-3Ω・ｃｍ、（ｃ）電子濃度が４×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、及び（ｄ）電子濃度が９×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍの４点で囲まれた数値範囲を満たす。
上記発明は、窒化物半導体を導電部として備えたコンタクト構造とすることができる。また、上記窒化物半導体を電極部として備えたコンタクト構造とすることもできる。このようなコンタクト構造は半導体素子への利用が可能である。
本発明に係わる発明は、上記のＰＣＴ出願に開示した高濃度ｎ型−ＧａＮの好ましい数値範囲に一部重複する領域を含みつつ、且つ、より低抵抗の領域に該当する化合物半導体の実現を目指したものである。
本発明の態様１は、窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、
電子濃度と比抵抗の二つの物性値の組み合わせについて、
（ａ）電子濃度が１．８×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
（ｂ）電子濃度が３．６×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
（ｃ）電子濃度が６×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、
及び、
（ｄ）電子濃度が３×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、
の４点で囲まれた数値条件を満たす化合物半導体を提供する。あるいは、上記の（ａ−１）〜（ｄ−１）の４点で囲まれた数値条件を満たす化合物半導体を提供する。具体的には、ＧａＮを主成分とする窒化物半導体である。
また、製造方法に関する態様においては、窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体の製造方法であって、
希ガス、窒素ガス、及び酸素を含むプロセス雰囲気で、少なくともＧａを含むターゲット金属をチャンバ内でパルススパッタリングし、
成長レートを４５０ｎｍ／ｈ以下とし、０．４×１０-3Ω・ｃｍ以下の比抵抗を有する化合物半導体を成膜する化合物半導体の製造方法を提供する。
上記の（ａ）〜（ｄ）の４点で囲まれた数値条件の中で、仕様や用途に合わせて所望の物性値を示す化合物半導体を製造することができる。さらに領域Ｘの中から選択することが容易にできる。また、化合物半導体の低抵抗性をそれほど必要としない用途であれば、領域Ｘ2の条件に合致する化合物半導体を製造し使用することができる。低抵抗性を追求する必要があれば、領域Ｘ1の条件に合致する化合物半導体を製造し使用することができる。
本発明に係る２元系、３元系または４元系の窒化物半導体は、（ａ）〜（ｄ）または（ａ−１）〜（ｄ−１）で囲まれた数値条件を満たすことにより、従来技術にはなかった優れた抵抵抗性または高い電子移動度を示す。
本発明によれば、電気抵抗が低くかつ大電流を必要とする電子デバイス、例えば、ＨＥＭＴなど横型や縦型のパワー半導体デバイス、高耐圧ダイオード、薄膜トランジスタ、ディスプレイデバイス等の配線構造のコンタクト部、活性層など、電子回路の性能を決定づける重要な回路要素に適用することができる。
また、本発明の窒化物半導体は、パワー半導体デバイスやディスプレイデバイス、発光素子だけでなく、高速通信素子、演算素子、太陽電池、制御回路、自動車用電子装置等に用いることができる。
１ スパッタリング装置
２ 巻きだしロール
３ 巻き取りロール
４ 基板フィルム
５ 成膜室
１０ 連続成膜装置
１１ チャンバ
１２ 基板電極
１３ スパッタ源
１４ 直流電源
１５ 電源制御部
１６ 窒素供給源
１７ 加熱装置
１２ａ 放熱シート
２１ 基板
２２ ＧａＮ
３１ 基板
３２ ＧａＮ
３３ 絶縁層
３４ 絶縁層
３５ コンタクトホール部
４１ ｎ型ＧａＮコンタクト層
４２ Ｔｉ層
４３ Ａｌ層
４４ Ｎｉ層
４５ Ａｕ層
１００ 縦形パワーＭＯＳＦＥＴ
１０１ ドレイン
１０２ ｎ+−ＧａＮ層
１０３ ｎ−ＧａＮ層
１０４ ｐ−ＧａＮ層
１０５ ｎ+−ＧａＮ層
１０６ 絶縁膜
１０７ ソース
１０８ ゲート
２００ ＬＥＤ
２０１ 基板
２０２ ｎ型窒化物半導体層
２０３ 活性層
２０４ ｐ型窒化物半導体層
２０５ ｎ側電極
２０６ ｐ側電極
３００ ショットキダイオード
３０１ ｎ+−ＧａＮ基板
３０２ ｎ-−ＧａＮ層
３０３ オーミック電極
３０４ ショットキ電極
３０５ 絶縁膜
３０６ ｎ+−ＧａＮ層

Claims (20)

  1. 窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、
    電子濃度と比抵抗の二つの物性値の組み合わせについて、
    （ａ）電子濃度が１．８×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
    （ｂ）電子濃度が３．６×１０20ｃｍ-3、且つ、比抵抗が０．２５×１０-3Ω・ｃｍ、
    （ｃ）電子濃度が６×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、
    及び、
    （ｄ）電子濃度が３×１０20ｃｍ-3、且つ、比抵抗が０．１５×１０-3Ω・ｃｍ、
    の４点で囲まれた数値条件を満たす化合物半導体。
  2. 比抵抗が０．１９０×１０-3Ω・ｃｍ以下である請求項１に記載の化合物半導体。
  3. Ｓｉを含有する請求項１に記載の化合物半導体。
  4. ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が１．５ｎｍ以下である請求項１、２または３に記載の化合物半導体。
  5. ｎ型導電性であり、電子移動度が８０ｃｍ2／（Ｖ・ｓ）以上である請求項１、２、３
    または４に記載の化合物半導体。
  6. ｎ型導電性であり、電子移動度が１３０ｃｍ2／（Ｖ・ｓ）以下である請求項１〜５のいずれか１項に記載の化合物半導体。
  7. ＧａとＮを主成分とする請求項１〜６のいずれか１項に記載の化合物半導体。
  8. 前記１３族元素としてＧａを含み、さらにＡｌ及び／またはＩｎを含有する請求項１〜７のいずれか１項に記載の化合物半導体。
  9. Ｇｅを含有する請求項１〜８のいずれか１項に記載の化合物半導体。
  10. 請求項１〜９のいずれか１項に記載の化合物半導体が用いられた導電部と電極とが接続されてなるコンタクト構造。
  11. 請求項１０に記載のコンタクト構造が備えられた半導体素子。
  12. 請求項１〜９のいずれか１項に記載の化合物半導体が用いられた透明電極。
  13. 窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体の製造方法であって、
    希ガス、窒素ガス、及び酸素を含むプロセス雰囲気で、少なくともＧａを含むターゲット金属をチャンバ内でパルススパッタリングし、
    成長レートを４５０ｎｍ／ｈ以下とし、０．４×１０-3Ω・ｃｍ以下の比抵抗を有する化合物半導体を成膜する化合物半導体の製造方法。
  14. 請求項１３の化合物半導体の製造方法において、成膜時の基板温度を７００℃以下で行う化合物半導体の製造方法。
  15. 請求項１３または１４の化合物半導体の製造方法において、成長レートを９０〜４５０ｎｍ／ｈに設定する化合物半導体の製造方法。
  16. 請求項１３、１４または１５に記載の化合物半導体の製造方法において、プロセス雰囲気に酸素ガスを供給する化合物半導体の製造方法。
  17. 請求項１３〜１６のいずれか１項に記載の化合物半導体の製造方法において、酸素ガスをチャンバ内に供給することなく、チャンバ内の残留成分に含まれる酸素成分、または、他の原料ガス若しくはターゲット金属に含まれる微量な酸素成分を用いてスパッタリングを行う化合物半導体の製造方法。
  18. 請求項１３〜１７のいずれか１項に記載の化合物半導体の製造方法において、化合物半導体を成膜する面とターゲット金属との距離を１０〜５０ｃｍに設定する化合物半導体の製造方法。
  19. 請求項１３〜１８のいずれか１項に記載の化合物半導体の製造方法に用いられるスパッタガンであって、
    ターゲット金属がスパッタガンのヘッド部に備えられ、ヘッド部が基板電極に対向するようにチャンバに組み込まれ、
    ヘッド部の有効サイズが１インチ〜４インチであるスパッタガン。
  20. 請求項１９に記載のスパッタガンにおいて、平面形状が円形または矩形であるターゲット金属をヘッド部に搭載するように構成されてなるスパッタガン。
JP2019521337A 2017-06-01 2018-06-01 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン Active JP6788302B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
PCT/JP2017/020513 WO2018042792A1 (ja) 2016-08-31 2017-06-01 化合物半導体及びその製造方法ならびに窒化物半導体
JPPCT/JP2017/020513 2017-06-01
JP2018041338 2018-03-07
JP2018041338 2018-03-07
PCT/JP2018/021122 WO2018221711A1 (ja) 2017-06-01 2018-06-01 化合物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018221711A1 JPWO2018221711A1 (ja) 2020-04-09
JP6788302B2 true JP6788302B2 (ja) 2020-11-25

Family

ID=64455654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019521337A Active JP6788302B2 (ja) 2017-06-01 2018-06-01 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン

Country Status (5)

Country Link
US (1) US11888033B2 (ja)
JP (1) JP6788302B2 (ja)
KR (1) KR102517883B1 (ja)
TW (1) TWI732122B (ja)
WO (1) WO2018221711A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770758B (zh) * 2021-01-07 2022-07-11 鴻鎵科技股份有限公司 具反射結構之高電子移動率電晶體
CN116469981A (zh) * 2023-06-09 2023-07-21 江西兆驰半导体有限公司 一种高光效发光二极管及制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278433A (en) 1990-02-28 1994-01-11 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound with double layer structures for the n-layer and/or the i-layer
JP2623466B2 (ja) * 1990-02-28 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
JP2006013473A (ja) 2004-05-24 2006-01-12 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
WO2005114754A1 (en) 2004-05-24 2005-12-01 Showa Denko K.K. Group iii nitride semiconductor light emitting device
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
JP2007243006A (ja) 2006-03-10 2007-09-20 Kyocera Corp 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置
JP2007250727A (ja) 2006-03-15 2007-09-27 Toyota Central Res & Dev Lab Inc 電界効果トランジスタ
JP2008053426A (ja) 2006-08-24 2008-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
JP5296995B2 (ja) 2007-03-26 2013-09-25 公益財団法人神奈川科学技術アカデミー 半導体素子、半導体素子の製造方法、発光素子及び電子素子
US8354663B2 (en) 2007-08-14 2013-01-15 Nitek, Inc. Micro-pixel ultraviolet light emitting diode
WO2009035648A1 (en) 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
JP4931013B2 (ja) 2007-12-06 2012-05-16 株式会社神戸製鋼所 パルススパッタ装置およびパルススパッタ方法
JP2010056435A (ja) 2008-08-29 2010-03-11 Kanagawa Acad Of Sci & Technol 化合物エピタキシャル層の製造方法および半導体積層構造
JP2010070430A (ja) 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
JP5545576B2 (ja) 2009-08-20 2014-07-09 国立大学法人 東京大学 半導体基板、半導体層の製造方法、半導体基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US8592309B2 (en) * 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs
WO2011067893A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
JP5821164B2 (ja) 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
CN105347800B (zh) 2010-12-20 2018-09-14 东曹株式会社 氮化镓成形物及其制造方法以及氮化镓溅射靶材
JP5870887B2 (ja) * 2011-09-30 2016-03-01 三菱化学株式会社 窒化物単結晶のアニール処理方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5839293B2 (ja) 2013-03-29 2016-01-06 ウシオ電機株式会社 窒化物発光素子及びその製造方法
US9362389B2 (en) * 2013-08-27 2016-06-07 University Of Notre Dame Du Lac Polarization induced doped transistor
US20160225913A1 (en) 2013-08-30 2016-08-04 Japan Science And Technology Agency Ingaaln-based semiconductor device
JP5861947B2 (ja) 2014-02-05 2016-02-16 ウシオ電機株式会社 半導体発光素子及びその製造方法
JP6631950B2 (ja) 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US9865721B1 (en) * 2016-06-15 2018-01-09 Qorvo Us, Inc. High electron mobility transistor (HEMT) device and method of making the same
KR102292543B1 (ko) 2016-08-31 2021-08-20 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체

Also Published As

Publication number Publication date
TWI732122B (zh) 2021-07-01
TW201905970A (zh) 2019-02-01
US11888033B2 (en) 2024-01-30
KR20200015583A (ko) 2020-02-12
JPWO2018221711A1 (ja) 2020-04-09
WO2018221711A1 (ja) 2018-12-06
KR102517883B1 (ko) 2023-04-04
US20200357888A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
JP6952344B2 (ja) Ｈｅｍｔ
US8765507B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
US8097482B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
US8227359B2 (en) Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp
KR20100049123A (ko) Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
WO2006080376A1 (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
US20100213476A1 (en) Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6788302B2 (ja) 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン
US8383439B2 (en) Apparatus for manufacturing group-III nitride semiconductor layer, method of manufacturing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device, method of manufacturing group-III nitride semiconductor light-emitting device, and lamp
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191126

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20191127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200120

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201023

R150 Certificate of patent or registration of utility model

Ref document number: 6788302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250