WO2018042792A1 - 化合物半導体及びその製造方法ならびに窒化物半導体 - Google Patents

化合物半導体及びその製造方法ならびに窒化物半導体 Download PDF

Info

Publication number
WO2018042792A1
WO2018042792A1 PCT/JP2017/020513 JP2017020513W WO2018042792A1 WO 2018042792 A1 WO2018042792 A1 WO 2018042792A1 JP 2017020513 W JP2017020513 W JP 2017020513W WO 2018042792 A1 WO2018042792 A1 WO 2018042792A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor according
compound semiconductor
gan
concentration
Prior art date
Application number
PCT/JP2017/020513
Other languages
English (en)
French (fr)
Inventor
藤岡　洋
上野　耕平
Original Assignee
国立研究開発法人科学技術振興機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP17845803.0A priority Critical patent/EP3509088A4/en
Priority to JP2018530815A priority patent/JP6432004B2/ja
Priority to KR1020197009067A priority patent/KR102292543B1/ko
Priority to CN201780053614.8A priority patent/CN109643645B/zh
Priority to US16/329,037 priority patent/US10865469B2/en
Application filed by 国立研究開発法人科学技術振興機構 filed Critical 国立研究開発法人科学技術振興機構
Publication of WO2018042792A1 publication Critical patent/WO2018042792A1/ja
Priority to JP2019521337A priority patent/JP6788302B2/ja
Priority to TW107118992A priority patent/TWI732122B/zh
Priority to US16/617,212 priority patent/US11888033B2/en
Priority to PCT/JP2018/021122 priority patent/WO2018221711A1/ja
Priority to KR1020197038085A priority patent/KR102517883B1/ko
Priority to US17/086,753 priority patent/US11549172B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a compound semiconductor and a manufacturing method thereof.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • MBE Metal Organic Chemical Vapor Deposition
  • the MOCVD method requires a process temperature exceeding 1000 ° C.
  • the MBE method can form a compound semiconductor film at a low temperature.
  • the MBE method is not suitable for mass production because the film formation area is limited and the production cost is high.
  • Non-Patent Document 1 the MOCVD method is used for the production of compound semiconductors, mainly for practical production of nitride semiconductors.
  • next-generation electronic devices that have both high breakdown voltage and low on-resistance characteristics.
  • realization of a compound semiconductor element using a binary, ternary or quaternary compound semiconductor, more specifically, a group 13 nitride semiconductor is required.
  • a vertical power device formed on a GaN substrate there is an urgent need to reduce the carbon concentration of the n-type drift layer and improve the electron mobility.
  • Patent Document 1 discloses a semiconductor element including a buffer layer and a semiconductor layer made of metal nitride on a copper substrate.
  • Patent Document 2 HfN provided on a graphite substrate having a thickness of 10 to 100 ⁇ m, including a sintered polymer, and having heat resistance and flexibility is provided as a buffer layer.
  • An embodiment of a semiconductor substrate provided with a semiconductor layer made of GaN is disclosed.
  • Patent Document 3 discloses a manufacturing method in which a III-V group compound semiconductor is epitaxially grown on a ZnO substrate.
  • Non-Patent Document 1 discloses research results relating to the formation of a P-type GaN semiconductor layer.
  • Non-Patent Document 2 discloses a research result on contact resistance of a P-type GaN semiconductor layer.
  • Non-Patent Document 3 discloses a research result on a low-concentration doping technique for a nitride semiconductor.
  • Non-Patent Document 4 discloses research results on a transport model of electrons in a high electric field.
  • Non-Patent Document 5 discloses research results on a model of carrier mobility in GaN.
  • Non-Patent Document 6 discloses a research result on the evaluation of contact resistance for P-type GaN formed by the PSD method.
  • Non-Patent Document 7 discloses an experimental example in which an LED is formed on glass.
  • Non-Patent Document 8 discloses research results on nitride single crystals grown using the PSD method.
  • JP 2008-243873 A WO2011 / 021248A1 International Publication Pamphlet JP 2010-56435 A JP 2016-115931 A US Patent Publication No. US2016 / 0172473
  • a film having a donor concentration of 5 ⁇ 10 19 cm ⁇ 3 or more is generally about 46 cm 2 / V ⁇ s or more due to thermodynamic limitations. It is difficult to obtain a film having a high electron mobility.
  • the MOCVD method is based on a chemical reaction, crystal growth at a low temperature is virtually impossible, and in addition, carbon and hydrogen contained in the source gas are easily taken into the produced film. .
  • PSD pulse sputter deposition
  • the characteristics of the high donor concentration n-type layer which is important for reducing the device resistance of electronic devices and light emitting devices formed on a nitride semiconductor substrate, are difficult to manufacture by the MOCVD method used for practical production of devices. Therefore, there are very few reports.
  • the present invention has been made in view of such problems, and its object is to provide a binary system, a ternary system, or a quaternary system exhibiting an n-type conductivity that exhibits high electron mobility even in a high donor concentration region. It is to easily produce and provide a compound semiconductor, more specifically, a group 13 nitride semiconductor film.
  • the first aspect of the first invention is a binary system or a ternary system containing one element selected from the group consisting of nitrogen and group 13 elements B, Al, Ga, or In. Or a quaternary compound semiconductor, Containing oxygen of 1 ⁇ 10 17 cm ⁇ 3 or more as an impurity; Having an electron concentration of 5 ⁇ 10 19 cm ⁇ 3 or more, N-type conductivity, Provided is a compound semiconductor having an electron mobility of 46 cm 2 / V ⁇ s or more.
  • Aspect 2 of the first invention provides the compound semiconductor according to aspect 1, which contains Ga and N as main components.
  • Aspect 3 provides the compound semiconductor according to aspect 2, wherein the extinction coefficient for light in the wavelength region of 405 nm is 2000 cm ⁇ 1 or less.
  • Aspect 4 provides the compound semiconductor according to aspect 2, wherein the extinction coefficient for light in the wavelength region of 450 nm is 1000 cm ⁇ 1 or less.
  • Aspect 5 provides the compound semiconductor according to any one of Aspects 1 to 4, wherein the RMS value obtained by measuring the surface roughness by AFM is 5.0 nm or less.
  • Aspect 6 provides the compound semiconductor according to any one of Aspects 1 to 5, wherein the contact resistance to the N-type ohmic electrode metal is 1 ⁇ 10 ⁇ 4 ⁇ cm ⁇ 2 or less.
  • Aspect 7 provides the compound semiconductor according to any one of Aspects 1 to 6, which contains Ga as the group 13 element and further contains Al and / or In.
  • Aspect 8 provides the compound semiconductor according to any one of Aspects 1 to 7, which contains Si as a donor.
  • Aspect 9 provides the compound semiconductor according to any one of Aspects 1 to 7, which contains Ge as a donor.
  • Aspect 10 provides a contact structure in which a conductive part using the compound semiconductor according to any one of Aspects 1 to 9 and an electrode are connected.
  • Aspect 11 provides a semiconductor element provided with the contact structure according to Aspect 10.
  • Aspect 12 provides a transparent electrode using the compound semiconductor according to any one of Aspects 1 to 9.
  • Aspect 13 provides a method for manufacturing a compound semiconductor in which the compound semiconductor according to any one of Aspects 1 to 9 is formed in a process atmosphere containing oxygen using a pulse sputtering method.
  • Aspect 14 provides a method for manufacturing a compound semiconductor according to Aspect 13, wherein the substrate temperature during film formation is 700 ° C. or lower.
  • the binary nitride means a compound of nitrogen and any one element of B, Al, Ga or In. That is, it is a binary mixed crystal of BN (boron nitride), AlN (aluminum nitride), GaN (gallium nitride) or InN (indium nitride).
  • the ternary nitride is a compound in which a part of the binary group 13 element is replaced with another group 13 element.
  • the band gap can be adjusted within the range of the ternary compound by adjusting the composition ratio, with the characteristics of the binary compound as a limit.
  • the second invention is a nitride semiconductor of n type conductivity type containing nitrogen and at least one group 13 element selected from the group consisting of B, Al, Ga or In, and having an electron concentration Is a nitride semiconductor having a resistivity of 1 ⁇ 10 20 cm ⁇ 3 or more and a specific resistance of 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm or less.
  • the electron concentration is 2 ⁇ 10 20 cm ⁇ 3 or more.
  • the contact resistance with respect to the n-type ohmic electrode metal is 1 ⁇ 10 ⁇ 4 ⁇ cm ⁇ 2 or less.
  • oxygen impurities are contained at 1 ⁇ 10 17 cm ⁇ 3 or more.
  • the extinction coefficient for light in the wavelength region of 405 nm is 2000 cm ⁇ 1 or less.
  • the extinction coefficient for light in the wavelength region of 450 nm is 1000 cm ⁇ 1 or less.
  • the RMS value obtained by measuring the surface roughness by AFM is 5.0 nm or less.
  • the at least one group 13 element is Ga.
  • the nitride semiconductor contains either or both of Si and Ge as donor impurities.
  • the lower limit value of the specific resistance is, for example, 0.2 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, or 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, or 0.1 ⁇ 10 ⁇ 3 ⁇ ⁇ cm.
  • the relationship between the electron concentration and the specific resistance of the nitride semiconductor is as follows: (a) the electron concentration is 1 ⁇ 10 20 cm ⁇ 3 , the specific resistance is 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, and (b) the electron concentration is 3 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, (c) an electron concentration of 4 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, and (d) an electron concentration of 9 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm are satisfied.
  • the above invention may be a contact structure including a nitride semiconductor as a conductive portion. Moreover, it can also be set as the contact structure provided with the said nitride semiconductor as an electrode part. Such a contact structure can be used for a semiconductor device.
  • the nitride compound semiconductor according to the present invention exhibits an electron mobility of 46 cm 2 / V ⁇ s or more even in a high electron concentration region of 5 ⁇ 10 19 cm ⁇ 3 or more.
  • the electron mobility is preferably 50 cm 2 / V ⁇ s or more. More preferably, it is 60 cm 2 / V ⁇ s or more.
  • a compound semiconductor having an electron mobility of 30 cm 2 / V ⁇ s or more is manufactured by adjusting the electron concentration and the oxygen content in consideration of manufacturing productivity, and the structure portion required for the device is manufactured. It can also be applied.
  • a single crystal sputtering film can be formed without going through a high temperature process. More preferably, the compound semiconductor film is formed by a process at substantially room temperature.
  • the substrate area is not limited, and a film with a large area can be manufactured from a small size.
  • At least the outer shape is a rectangle, the side of the rectangle or the diameter of the circle is 2 inches or more, or the film formation area is 30 cm 2 or more, and the area that can be allowed within the limits of the internal space of the sputtering apparatus.
  • a compound semiconductor film can be formed.
  • a high-quality compound semiconductor can be easily formed without using a buffer layer as in the prior art.
  • the resistance value ⁇ of the n-type nitride semiconductor film is inversely proportional to the electron mobility ⁇ n and the carrier concentration n, the electron mobility is high even at a high electron concentration. This means that a high-quality film having low electrical resistance can be obtained. That is, according to the present invention, a high-quality group 13 nitride semiconductor film that can be easily used as a semiconductor device can be provided.
  • the threading dislocation density of the compound semiconductor according to the present invention is about 1 ⁇ 10 6 / cm 2 to 5 ⁇ 10 10 / cm 2 .
  • FIG. 1 Graph showing the relationship between the electron concentration of the n-type GaN film doped with Si prepared in PSD method (N e) and electron mobility ( ⁇ e).
  • FIG. 1 The surface AFM image of the Si-doped GaN sputtering film shown in FIG.
  • the graph which shows the result of having measured the absorption coefficient and refractive index of the GaN film
  • the schematic diagram (A) which shows the crystal structure of GaN, the schematic diagram (B) of a plane direction.
  • the schematic diagram of the longitudinal cross-section which shows the internal structure of the sputtering device used by this invention. 1 is a schematic cross-sectional view of a semiconductor element according to Embodiment 1 of the present invention.
  • the cross-sectional schematic diagram which shows the contact structure concerning Embodiment 3 of this invention. 1 is a schematic perspective view of a thin film transistor to which the present invention can be applied.
  • the cross-sectional schematic diagram of AlGaN / GaN.HEMT which can apply this invention.
  • the cross-sectional schematic diagram of the LED element which can apply this invention.
  • the cross-sectional schematic diagram of the surface emitting laser element which can apply this invention. It is a figure for demonstrating the relationship between the electron concentration and resistivity of GaN which concern on this invention. It is the figure which put together the relationship between the density
  • the group 13 nitride semiconductor according to the embodiment of the present invention is formed by a pulse sputter deposition method (PSD method).
  • PSD method pulse sputter deposition method
  • PSD method Pulse sputtering method
  • crystal growth proceeds based on a physical reaction, so that crystal growth at a low temperature is possible. In addition to this, it is possible to significantly remove carbon and hydrogen in the film forming environment. Since crystal growth at a low temperature is possible, generation of thermal stress in the film is suppressed, and a compound that is easily phase-separated, such as InGaN, can be stably grown.
  • FIG. 5 shows the crystal structure of GaN, which is one of the group 13 binary compounds.
  • the manufacturing method used in the present invention can form a film not under a high temperature exceeding 1000 ° C. like the MOCVD method but under a relatively low temperature. It is a temperature range of 700 ° C. or less that can include room temperature of 25 ° C. (room temperature to 700 ° C.) Although there is a balance with the film formation rate, a range of 300 to 700 ° C. is preferable, for example.
  • the semiconductor compound of GaN formed as a sputtered film gradually grows in the hexagonal axial direction (film thickness direction), is uniform in the plane, and has a certain area or more. It is considered that the film can be finally produced.
  • the base to be used is a material having a condition in which a lattice in which a compound semiconductor easily grows is matched or a condition in which a lattice can be matched in a pseudo manner.
  • the film formation process by the PSD method is not a high temperature condition exceeding 1000 ° C. Therefore, although it is not essential that the base material has high heat resistance, it is preferable to satisfy the conditions of lattice matching or pseudo lattice matching between the crystal and the base material in order to improve crystallinity.
  • the base material is particularly preferably selected from four types of SiC, sapphire, GaN, and single crystal silicon.
  • Sapphire has a heat resistant temperature of 1200 ° C.
  • single crystal silicon has a heat resistant temperature of 1100 ° C.
  • semiconductor devices such as AlGaN / GaN HEMT, full-color LED, InGaN-TFT, and sensor.
  • the crystal quality after film formation of the compound semiconductor is worse than that of the above materials, it can also be applied to a metal foil, an alkali-free glass for FPD having a heat-resistant temperature of 600 to 700 ° C., and the like.
  • a buffer layer for the purpose of, for example, pre-matching a pseudo-lattice on the surface of the material serving as a base for crystal growth.
  • an element having a rectangular side or a circular diameter of 2 inches to 10 inches can be manufactured as a film formation size. Further, it can be adapted to a large-sized element having a rectangular diagonal size of 10 to 30 inches, a medium size, or 30 inches or more.
  • the shape of the underlying element structure, substrate, etc. may be circular, square, rectangular, or asymmetrical.
  • the sputtering apparatus 1 is mainly composed of a chamber 11, a substrate electrode 12, a target electrode 13, a DC power supply 14, a power supply control unit 15, a nitrogen supply source 16, a heating device 17 and the like.
  • the chamber 11 is provided so that it can be sealed from the outside.
  • the inside of the chamber 11 can be decompressed by a vacuum pump (not shown).
  • the substrate electrode 12 is disposed in the chamber 11 and can hold the heat dissipation sheet 12a.
  • the target electrode 13 is provided in the chamber 11 so as to face the substrate electrode 12, and can hold the target 13a.
  • the target 13a is made of a compound of a group 13 element and nitrogen.
  • a high-quality target material with few impurities that is generally available is used. For example, a high quality material such as five nine or six nine is required.
  • the DC power source 14 is a voltage source that is electrically connected to the substrate electrode 12 and the target electrode 13 and applies a DC voltage between the substrate electrode 12 and the target electrode 13.
  • the control unit 15 is connected to the DC power supply 14 and controls the operation timing of the DC power supply 14.
  • the control unit 15 can apply a pulse voltage between the substrate electrode 12 and the target electrode 13.
  • the nitrogen supply source 16 is connected to the inside of the chamber 11 by a supply pipe, for example, and supplies nitrogen gas into the chamber 11.
  • a supply pipe for example, and supplies nitrogen gas into the chamber 11.
  • an argon gas supply source for supplying argon gas into the chamber is also provided.
  • An oxygen supply source for supplying a predetermined amount of oxygen is also provided.
  • the internal pressure can be constantly monitored while the film is formed.
  • the structure of the chamber used for the pulse sputtering method, the process gas supply system, and the exhaust system must be free from gas leakage and intrusion of outside air. It is important that the pressure management is extremely stable. Note that it is considered that oxygen is intentionally supplied into the chamber with a very small amount of oxygen. As a precondition, the confirmation of the cleaning in the chamber and the purity of the material to be used must be carefully selected.
  • the heating device 17 is fixed to the substrate electrode 12, for example, and can adjust the ambient temperature of the heat dissipation sheet 12 a on the substrate electrode 12.
  • typical examples of the film forming conditions used in the present invention are as follows.
  • Figure 7 is an example of the pulse sequence, it is possible to adjust the voltage P A of the drive pulses.
  • the film formation rate is generally 0.1 to 4 nm / second on average, and more preferably 0.2 to 2 nm / second.
  • A Driving method: pulse sputtering method (PSD method)
  • B Duty ratio: 5%
  • C Average input power: 100W
  • D Pulse frequency: 1 kHz
  • E Growth pressure: 2 ⁇ 10 ⁇ 3 Torr
  • F Dopant: Si
  • the sputtering film formation was performed in an atmospheric gas containing argon gas as a main component, and the substrate temperature during the film formation was set in the range of 300 to 700.degree.
  • a doping gas such as SiH 4 or GeH 4 or a target containing Si or Ge atoms can be used as a doping material.
  • FIG. 8 shows a schematic longitudinal sectional view of a continuous film forming apparatus 10 by a roll-to-roll method.
  • a plurality of film forming chambers 5 are provided inside.
  • the present invention can be applied if the substrate film 4 is an ultra-thin glass substrate that can be wound in a metal foil or film form. While the flexible substrate film 4 is conveyed in the horizontal direction from the winding roll 2 toward the winding roll 3, a plurality of sputtering can be performed on the substrate film 4 in the film forming chamber. As a result, a semiconductor element containing a desired compound semiconductor can be processed at high speed.
  • the table in the chamber can correspond to ⁇ 320 to ⁇ 600 mm, for example.
  • a compound semiconductor in the present invention, can be crystal-grown on a base or a substrate having an area in which at least one side of a rectangle or a diameter is 2 inches or more. It can be manufactured at a low temperature and at a high speed, and crystals of a certain area can be manufactured uniformly. In addition, a new compound semiconductor can be mass-produced and manufactured while suppressing production costs.
  • FIG. 1 shows the results of investigating the relationship between electron concentration (N e ) and electron mobility ( ⁇ e ) of a Si-doped n-type GaN film prepared by the PSD method by room temperature Hall effect measurement. It is the figure put together.
  • the electron concentration (Ne) is considered to be substantially equal to the Si donor concentration.
  • the sputtering film formation was performed in an atmospheric gas containing argon gas as a main component, and the substrate temperature during film formation was in the range of 300 to 700 ° C.
  • N D in the formula is a donor concentration
  • the Si-doped n-type GaN film produced by the PSD method agrees with the Caughey-Thomas empirical formula even at a donor concentration of at least 2 ⁇ 10 20 cm ⁇ 3. Yes.
  • the n-type GaN film according to this example manufactured by the PSD method is an extremely good film that exhibits an electron mobility of 46 cm 2 / V ⁇ s or more even at an electron concentration of 5 ⁇ 10 19 cm ⁇ 3 or more. I found out.
  • a film having an electron mobility of 50 cm 2 / V ⁇ s or more can be used. Since the resistance value ⁇ of the n-type nitride semiconductor film is inversely proportional to the electron mobility ⁇ n and the carrier concentration n, the electron mobility is high even at a high electron concentration. This means that a high-quality film with low resistance can be obtained.
  • the impurities to be mixed as donors are not limited to Si, and may be Ge or the like.
  • the donor concentration in the nitride semiconductor film is increased in order to realize a high electron concentration, the transparency of the film to visible light is lowered. Therefore, there is a concern that trouble may occur when the nitride semiconductor film according to the present invention is used for a transparent electrode or the like.
  • the transparency that decreases due to the increase in the electron concentration in the compound semiconductor film is compensated as follows.
  • oxygen which is a dopant acting as a donor by replacing the nitrogen site, is mixed as an impurity to widen the band gap of the film to compensate.
  • the band gap of the oxygen-doped film depends on the doping amount.
  • the band gap at room temperature changes within the range of 3.4 eV to 4.9 eV (the band gap value of Ga oxide). It is possible to make it.
  • the band gap at room temperature is about 3.4 to 3.6 eV.
  • the nitride semiconductor film of the present example is made, for example, a film having an absorption coefficient of 2000 cm ⁇ 1 or less for light in the wavelength region of 405 nm, or an absorption coefficient for light in the wavelength region of 450 nm is 1000 cm. -1 or less. For this reason, the use as a transparent electrode is not hindered.
  • FIG. 2 is a graph showing the oxygen concentration of the GaN film according to the present invention manufactured by the PSD method.
  • FIG. 2B shows SIMS data showing the profile in the depth direction of the oxygen concentration of the GaN film having the Si concentration of 2 ⁇ 10 20 cm ⁇ 3 among the samples shown in FIG. It can be seen that oxygen is contained at a concentration of about 1 to 3 ⁇ 10 18 cm ⁇ 3 . Note that the electron mobility of this film is 110 cm 2 / V ⁇ s.
  • the RMS value of the AFM image representing the surface roughness of this film was 3.97 nm as can be seen from FIG.
  • the RMS value was 5.0 nm or less in any sample. It was.
  • the oxygen concentration was about 1 ⁇ 10 16 cm ⁇ 3 as shown in the profile of FIG. 2A, and the mobility at this time was 45 cm 2 / V ⁇ s.
  • the RMS value of the surface roughness of the thin film at this time was 14.1 nm.
  • oxygen is present, it is considered that oxygen atoms in the atmosphere cover the surface during film formation, which helps to relieve stress and promote migration on the surface of the atoms. Further, it is considered that the suppression of the surface roughness suppresses the introduction of point defects and the mobility is improved. Note that oxygen evaporates from the surface under high temperature conditions used in the conventional MOCVD method and the like. For this reason, it is considered difficult to obtain the quality improvement effect seen in low-temperature growth like the PSD method.
  • FIG. 4 is a graph showing the results of measuring the absorption coefficient (FIG. 4A) and refractive index (FIG. 4B) of a GaN film having an Si concentration (electron concentration) of 2 ⁇ 10 20 cm ⁇ 3 with an ellipsometer. It is. Note that the electron mobility of this film is 115 cm 2 / V ⁇ s.
  • the obtained compound semiconductor can be used as a transparent material.
  • FIG. 9 shows a schematic cross-sectional view of a compound semiconductor element 20 in which a group 13 nitride semiconductor of the present invention is formed on a substrate.
  • 21 is a substrate (sapphire) and 22 is GaN.
  • FIG. 10 is a schematic cross-sectional view of a contact structure using the compound semiconductor of the present invention.
  • Reference numeral 31 is a GaN substrate
  • 32 is GaN (a compound semiconductor film formed by the PSD method)
  • 34 is an insulating layer
  • 33 is a wiring electrode that can be connected to the outside
  • 35 is a contact hole portion.
  • FIG. 11 is a schematic cross-sectional view of a contact structure 40 using the group 13 nitride compound semiconductor of the present invention. 11, 41 is an n-type GaN contact layer, 42 is a Ti layer, 43 is an Al layer, 44 is a Ni layer, and 45 is an Au layer. In this example, a composite type metal electrode is used. Heat treatment is performed at about 900 ° C. after film formation.
  • FIG. 12 is a schematic perspective view of a thin film transistor to which the present invention can be applied.
  • a high concentration n-type GaN layer can be applied to the contact layer of the electrode of the thin film transistor.
  • 51 is a substrate such as an alkali-free glass substrate
  • 52 is an interlayer insulating film
  • 53S is a source side contact layer (high concentration n + GaN layer)
  • 54S is a source region
  • 55 is an active layer
  • 54D is a drain region
  • 53D is a drain side contact layer (high-concentration n + GaN layer)
  • 56 is a gate oxide film
  • 57 is a source electrode
  • 58 is a gate electrode
  • 59 is a drain electrode.
  • the source region 54S and the drain region 54D are formed so that the impurity concentration gradually changes between the contact layer and the active layer.
  • FIG. 13 is a schematic perspective view of a HEMT element to which the present invention can be applied.
  • the high-concentration n-type GaN layer according to the present invention can be applied to the contact layer disposed under the AlGaN / GaN-HEMT element in contact with the source / drain electrodes.
  • 61 is a substrate such as GaN, sapphire, SiC or Si
  • 62 is a buffer layer such as GaN or AlN
  • 63 is a GaN undoped layer
  • 64 is an AlGaN barrier layer
  • 65 is a high-concentration n-type GaN layer. It is a contact layer.
  • a source electrode 66, a gate electrode 67, and a drain electrode 68 are provided on the upper portion of the device.
  • a high-concentration n-type GaN layer can be applied to the contact layer.
  • the contact resistance with the electrode in the circuit element through which the operating current flows (in these elements, that is, the source and drain portions) can be considerably reduced. As a result, it can greatly contribute to the performance improvement of the electronic device.
  • FIG. 14 is a schematic cross-sectional view of an LED element as an example of a GaN-based semiconductor device to which the present invention can be applied.
  • a plurality of compound semiconductor layers are sequentially laminated from the substrate 71 side of GaN, sapphire, SiC or Si.
  • a contact layer 78 of a high-concentration n-type GaN layer, an electrode 79A, and an electrode 79B are provided.
  • FIG. 15 shows a schematic sectional view of an InGaN / GaN VCSEL (surface emitting laser) structure to which the present invention can be applied.
  • VCSEL Vertical Cavity Surface Emitting Laser
  • a resonator is formed in a direction perpendicular to a semiconductor substrate surface. Therefore, laser light is also emitted perpendicular to the substrate surface.
  • 81 is a GaN substrate
  • 82D is an internal multilayer mirror
  • 83 is an n-type GaN layer
  • 84 is an MQW active layer made of GaInN / GaN
  • 85 is a p-type alGaN layer
  • 86a is a p-type InGaN layer
  • 86b is a high-concentration n-type GaN layer
  • a tunnel junction 86 is formed by 86a and 86B.
  • 87 is an n-type GaN layer
  • 88 is a high-concentration n-type GaN layer (contact layer)
  • 89A and 89B are electrodes
  • 82U is an upper multilayer mirror.
  • the compound semiconductor according to the present invention can be used for a portion where a large current flows in a light emitting device or an electronic device, a contact portion of a semiconductor device, an electrode structure such as a transparent electrode, and the like. It can be suitably used for wiring of an electronic device driven with a minute voltage. Alternatively, it can be adapted to specifications of large current and large power, which are difficult with the prior art.
  • the compound semiconductor according to the present invention that is, a binary, ternary or quaternary system containing one element selected from the group consisting of nitrogen and group 13 elements B, Al, Ga or In.
  • a compound semiconductor that is equal to or higher than / V ⁇ s has been described.
  • this nitride semiconductor is a crystal in which a donor is doped at a high concentration, it has a remarkable characteristic that its specific resistance is lower (that is, its mobility is higher) than that of a conventional one.
  • nitride semiconductors grown by MBE at a high concentration and doped with a high concentration and showing a relatively low specific resistance have been known.
  • the material achieves a lower specific resistance and in a higher electron concentration region.
  • Such a nitride semiconductor having a low specific resistance (high mobility) despite being a crystal doped with a high concentration of donors reduces parasitic resistance in an electronic device such as HEMT, and a transparent conductive film such as ITO. It can be expected to be used for various applications such as provision of alternative materials and cascade connection of LED modules.
  • FIG. 16 is a diagram for explaining the relationship between the electron concentration (cm ⁇ 3 ) and the specific resistivity (m ⁇ ⁇ cm) of GaN according to the present invention.
  • the asterisks in the figure indicate GaN according to the present invention, the white ones are Si-doped, and the gray ones are Ge-doped.
  • the figure also shows GaN data obtained by the MOCVD method (circles) and MBE method (diamonds) that have been reported so far.
  • the relationship of resistivity is also shown. Note that the value indicated by ⁇ in the figure is the compensation ratio of the ionized impurity concentration (the ratio of the acceptor concentration N A to the donor concentration N D : N A / N D ).
  • the GaN crystals reported in the prior art both those obtained by the MBE method and those obtained by the MOCVD method, show a tendency that the specific resistance decreases as the electron concentration increases, but the specific resistance exceeds a certain electron concentration. Is rising.
  • GaN obtained by MOCVD an increase in specific resistance is observed when the electron concentration exceeds 5 ⁇ 10 19 cm ⁇ 3 in Si-doped GaN, and the electron concentration is 1 ⁇ 10 20 in Ge-doped GaN. An increase in specific resistance is observed from around cm ⁇ 3 .
  • an increase in the specific resistance is recognized when the electron concentration exceeds 1.5 ⁇ 10 20 cm ⁇ 3 in the Si-doped GaN, and the electron concentration is 5 ⁇ in the Ge-doped GaN. An increase in specific resistance is observed from around 10 20 cm ⁇ 3 .
  • GaN GaN according to the present invention
  • Si-doped outlined
  • Ge-doped grayed
  • electron concentration 5 ⁇ 10 20 cm ⁇ 3
  • the specific resistance is 0.4 m ⁇ at an electron concentration of approximately 5 ⁇ 10 20 cm ⁇ 3.
  • the specific resistance at substantially the same electron concentration is 0.2 m ⁇ ⁇ cm (0.2 ⁇ 10 ⁇ 3 ), whereas it is only cm (0.4 ⁇ 10 ⁇ 3 ⁇ ⁇ cm). ⁇ ⁇ cm).
  • the GaN according to the present invention is 0.3 ⁇ 10 ⁇ 3 compared to the conventional one, particularly when the electron concentration is 1 ⁇ 10 20 cm ⁇ 3 or more. It has a feature of showing a remarkably low specific resistance of ⁇ ⁇ cm or less, and this feature is not lost even when the electron concentration is 2 ⁇ 10 20 cm ⁇ 3 or more.
  • This tendency has been experimentally confirmed in a specific resistance range of at least 0.196 ⁇ 10 ⁇ 3 ⁇ ⁇ cm as summarized in the table below.
  • the lower limit of the resistance value due to ionized impurity scattering is 0.04 ⁇ 10 ⁇ 3 ⁇ ⁇ cm.
  • FIG. 17 summarizes the relationship between the donor impurity concentration and the electron concentration obtained by SIMS measurement in GaN according to the present invention. From this result, it can be seen that in the GaN according to the present invention obtained by the PSD method, the activity rate of the donor is approximately 1. That is, in the GaN according to the present invention, it is understood that the electron concentration can be controlled only by controlling the doping concentration of the donor impurity.
  • the inventor has noted that the degree of vacuum of the film forming environment and the quality of the vacuum are important in growing a high-quality crystal, and in order to obtain a crystal of a desired film quality, Conditions (pulse voltage, pulse width, duty ratio, etc.) are adjusted as appropriate.
  • Conditions pulse voltage, pulse width, duty ratio, etc.
  • Electron concentration and electron mobility were measured using a Hall measuring device (Toyo Technica-Resitest 8400), and the applied current ranged from 1 mA to 10 mA and the applied magnetic field ranged from 0.1 to 0.5 T (Tesla) depending on the resistivity of the sample.
  • the measurement temperature is room temperature.
  • the surface roughness was measured using an AFM apparatus (JSPM4200 manufactured by JEOL).
  • FIG. 18 shows an AFM image of the surface of the Ge-doped GaN sample as an example of the surface state of the GaN. All of these samples have an RMS value of less than 1 nm.
  • the nitride semiconductor according to the present invention has an extremely flat surface considering that it can be evaluated as a sufficiently flat surface if the RMS value obtained by surface roughness measurement by AFM is 5.0 nm or less. It can be seen that
  • TLM Transmission Line Model
  • Agilent 4155C semiconductor parameter analyzer, Agilent 4155C
  • Ti / Al / Ti / Au electrode structure 100 ⁇ m x 100 ⁇ m with a distance between electrodes of 2 ⁇ m to 100 ⁇ m. Implemented with pattern ones.
  • the above-described nitride semiconductor contains an oxygen impurity of 1 ⁇ 10 17 cm ⁇ 3 or more.
  • the extinction coefficient for light in the wavelength region of 405 nm can be made 2000 cm ⁇ 1 or less, or the extinction coefficient for light in the wavelength region of 450 nm can be made 1000 cm ⁇ 1 or less.
  • the above-described nitride semiconductor according to the present invention is formed by the PSD method.
  • the present inventors have found that crystal growth proceeds under a thermal equilibrium state in other crystal growth methods.
  • the PSD method it is considered that crystal growth proceeds under a thermally non-equilibrium state.
  • a nitride semiconductor such as GaN doped with a donor at a high concentration is thermodynamically unstable, partial decomposition occurs even during the progress of crystal growth. That is, since both growth and decomposition of the crystal occur simultaneously, the donor impurity once taken into the crystal is discharged during the decomposition. If the donor impurity is to be doped at a high concentration, the donor impurity discharge phenomenon reaches a level that cannot be ignored and the crystallinity itself is lowered. That is, when doping with a high concentration of donor impurities, a decrease in crystallinity cannot be avoided under crystal growth conditions close to a thermal equilibrium state.
  • the present invention achieves a lower specific resistance in a higher electron concentration region than the conventional one.
  • Patent Document 4 discloses an invention of a nitride semiconductor device with low on-resistance, and paragraph 0049 states that “as described above, the source-side nitride semiconductor regrowth layer 205a.
  • the drain-side nitride semiconductor regrowth layer 206a may contain an n-type impurity at a high concentration, but when the impurity is silicon (Si) as shown in FIG. Even if the amount of impurities supplied to the substrate is increased, the carrier concentration in the formed nitride semiconductor layer does not increase, that is, there is a limit, whereas when germanium (Ge) is used as an impurity, the carrier concentration is higher than that of silicon. "It is possible to achieve the concentration.”
  • paragraph 0095 states that “in order to investigate the characteristics of the composite electrode of the fabricated nitride semiconductor device 200, the sheet resistance of the nitride semiconductor regrowth layer alone and the contact resistance when the contact to 2DEG is taken are measured by the transmission line. 7 shows the sheet resistance of a single nitride semiconductor regrowth layer with respect to the supply amount of Ge, and the flow rate ratio of TEGe to TMG as the supply amount of TEGe increases, as measured by the (Transmission Line Measurement: TLM) method. It was found that a nitride semiconductor regrowth layer having a sheet resistance lowered to about 1.5 ⁇ 10 ⁇ 6 ⁇ cm can be obtained by setting it to 0.09 or more. contact resistance of the nitride semiconductor device 200 in the case of using the layer 1 ⁇ 5 ⁇ 10 -6 ⁇ cm next, 2D It was found that a good contact to G is obtained. "Made is described.
  • Patent Document 5 the name and unit of the vertical axis in FIG. 7 are variously changed, and it is presumed that some error was included.
  • the specific resistance is about 1.5 ⁇ 10 ⁇ 6 ⁇ cm and the Ge concentration (electron concentration) is assumed to be 1 ⁇ 10 20 cm ⁇ 3 as shown in FIG.
  • the mobility is approximately a numerical value of 42,000 cm 2 / Vs. This is a numerical value far from a common sense value (about 1,200 cm 2 / Vs) known as electron mobility in the GaN crystal. From this, it is clear that there was an error in the above part.
  • Patent Document 4 was a “nitride semiconductor regrowth layer having a contact resistance lowered to about 1.5 ⁇ 10 ⁇ 6 ⁇ cm 2 ”.
  • the above-described nitride semiconductor according to the present invention makes use of the feature of low specific resistance (high mobility) despite the fact that it is a crystal doped with a high concentration of donors, thereby reducing parasitic resistance in electronic devices such as HEMTs.
  • it can be expected to be used for various purposes such as provision of a material replacing the transparent conductive film such as ITO and cascade connection of LED modules. For example, the following applications are possible.
  • FIG. 19 is a schematic cross-sectional view of a vertical power MOSFET.
  • a nitride semiconductor n + -GaN layer 105 according to the present invention is formed on a laminated structure of an n + -GaN layer 102, an n ⁇ -GaN layer 103, and a p-GaN layer 104. Yes.
  • a lithography technique is used, or the crystal plane of gallium nitride is exposed only on a part of the sample surface.
  • Reference numeral 106 denotes an insulating film
  • reference numeral 101 denotes a drain
  • reference numeral 107 denotes a source
  • reference numeral 108 denotes a gate.
  • FIG. 20 is a schematic cross-sectional view of a GaN-based LED.
  • the LED 200 includes an n-type nitride semiconductor layer 202, an active layer 203 including a quantum well layer, a p-type nitride semiconductor layer 204, and an n + -GaN layer 205 of the present invention on a substrate 201 made of a nitride semiconductor. They are sequentially stacked.
  • a cathode electrode 206 is formed in a region of the n-type nitride semiconductor layer 202 exposed by removing a part of the n + -GaN layer 205, the p-type nitride semiconductor layer 204, and the active layer 203, and the p-type nitride is formed.
  • An anode electrode 207 is formed above the semiconductor layer 204 via an n + -GaN layer 205.
  • the n + -GaN layer 205 of the present invention is electrically connected to the p-type nitride semiconductor layer 204 through a tunnel junction.
  • FIG. 21 is a schematic cross-sectional view of a Schottky diode.
  • the Schottky diode 300, n on the surface of the n + -GaN substrate 301 forming the n + -GaN layer 306 of the present invention on the back - -GaN layer 302 is formed, an ohmic on the side of the n + -GaN layer 306
  • a Schottky electrode 304 is formed on the n ⁇ -GaN layer 302 side of the electrode 303.
  • symbol 305 in the figure is an insulating film.
  • the nitride semiconductor according to the present invention having a low specific resistance (high mobility) despite the fact that it is a crystal doped with a high concentration of donors is not limited to the above-described device, but may be an IGBT (Insulated Gate Bipolar Transistor), for example. It can also be used for an n + -GaN layer.
  • IGBT Insulated Gate Bipolar Transistor
  • the compound semiconductor according to the second invention by the present inventors can be organized as follows.
  • the nitride semiconductor has a specific resistance of 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm or less.
  • the electron concentration is 2 ⁇ 10 20 cm ⁇ 3 or more.
  • the contact resistance with respect to the n-type ohmic electrode metal is 1 ⁇ 10 ⁇ 4 ⁇ cm ⁇ 2 or less.
  • oxygen impurities are contained at 1 ⁇ 10 17 cm ⁇ 3 or more.
  • the extinction coefficient for light in the wavelength region of 405 nm is 2000 cm ⁇ 1 or less.
  • the extinction coefficient for light in the wavelength region of 450 nm is 1000 cm ⁇ 1 or less.
  • the RMS value obtained by measuring the surface roughness by AFM is 5.0 nm or less.
  • the at least one group 13 element is Ga.
  • the nitride semiconductor contains either or both of Si and Ge as donor impurities.
  • the lower limit value of the specific resistance is, for example, 0.2 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, or 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, or 0.1 ⁇ 10 ⁇ 3 ⁇ ⁇ cm.
  • the relationship between the electron concentration and the specific resistance of the nitride semiconductor is as follows: (a) the electron concentration is 1 ⁇ 10 20 cm ⁇ 3 , the specific resistance is 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, and (b) the electron concentration is 3 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.3 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, (c) an electron concentration of 4 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm, and (d) an electron concentration of 9 ⁇ 10 20 cm ⁇ 3 and a specific resistance of 0.15 ⁇ 10 ⁇ 3 ⁇ ⁇ cm are satisfied.
  • the above invention may be a contact structure including a nitride semiconductor as a conductive portion. Moreover, it can also be set as the contact structure provided with the said nitride semiconductor as an electrode part. Such a contact structure can be used for a semiconductor device.
  • the binary, ternary, or quaternary nitride semiconductor according to the present invention exhibits an electron mobility of 46 cm 2 / V ⁇ s or higher even in a high electron concentration region of 5 ⁇ 10 19 cm ⁇ 3 or higher. .
  • an electronic device having a low electrical resistance and requiring a large current for example, a contact part of a wiring structure such as a horizontal or vertical power semiconductor device such as HMET, a high voltage diode, a thin film transistor, or a display device, active It can be applied to important circuit elements that determine the performance of electronic circuits, such as layers.
  • the nitride semiconductor of the present invention can be used not only for power semiconductor devices, display devices, and light emitting elements, but also for high-speed communication elements, arithmetic elements, solar cells, control circuits, automotive electronic devices, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Lasers (AREA)

Abstract

化合物半導体は、５×１０１９ｃｍ－３以上という高い電子濃度を有し、４６ｃｍ２／Ｖ・ｓ以上の電子移動度を示し、低電気抵抗性を示すことにより、高性能の半導体デバイスを構成する。本発明により、室温～７００℃で大面積の基板上に成膜し得るｎ型導電型の１３族窒化物半導体が提供される。

Description

化合物半導体及びその製造方法ならびに窒化物半導体
　本発明は化合物半導体とその製造方法に関する。
　ＧａＮやＩｎＮといった１３族窒化物半導体を利用したデバイスが広く実用化されてきている。従来、このような１３族窒化物半導体の結晶成長には、ＭＯＣＶＤ法やＭＢＥ法が用いられている。しかし、ＭＯＣＶＤ法では１０００℃を超えるプロセス温度が必要となる。ＭＢＥ法は低温で化合物半導体の成膜することができるが、成膜面積に限度があることや生産コストが高く量産に向いてはいない。
　また、ＭＢＥ法においては、高濃度にドナーを添加すると、結晶構造の伝導帯近傍の禁制帯中に生じた高濃度ドナー準位による吸収が発生する。そのため、成膜した化合物半導体の透明度が低下するという問題がある（非特許文献１）。このようなことから、化合物半導体の生産、主として窒化物半導体の実用的な生産には、ＭＯＣＶＤ法が用いられている。
　現在、高耐圧で低オン抵抗の特性を合わせ持つ次世代の電子デバイスが求められている。そのためには、２元系、３元系または４元系の化合物半導体、より具体的には、１３族窒化物半導体を用いた化合物半導体素子の実現が求められている。そのためには、化合物半導体の結晶のさらなる高品質化と、ドーピング技術の精緻化が求められる。特に、ＧａＮ基板上に形成される縦型パワーデバイスにおいては、ｎ型ドリフト層の炭素濃度の低減と、電子移動度の向上が急務である。先行技術として以下の文献をあげることができる。
　特許文献１には、銅基板上に金属窒化物からなるバッファ層、半導体層が備えられた半導体素子が開示されている。
　特許文献２には、厚みが１０～１００μｍで、焼結されたポリマーを含み、耐熱性を有する可撓性を有するグラファイト基板上に設けられたＨｆＮをバッファ層とし、バッファ層上に設けられたＧａＮからなる半導体層とを備えた半導体基板の実施例が開示されている。また、特許文献３には、ＺｎＯ基板上にIII－Ｖ族の化合物半導体をエピタキシャル成長させる製造方法が開示されている。
　非特許文献１にはＰ型のＧａＮ半導体層を形成に関する研究成果が開示されている。非特許文献２にはＰ型のＧａＮ半導体層の接触抵抗に関する研究成果が開示されている。非特許文献３には、窒化物半導体への低濃度ドーピング技術に関する研究成果が開示されている。非特許文献４には、電子の高電界での輸送モデルについての研究成果が開示されている。非特許文献５には、ＧａＮにおけるキャリア移動度のモデルについての研究成果が開示されている。非特許文献６には、ＰＳＤ法で形成したＰ型のＧａＮに対する接触抵抗の評価に関する研究成果が開示されている。非特許文献７には、ＬＥＤをガラス上に作成した実験例が開示されている。非特許文献８には、ＰＳＤ法を用いて成長させた窒化物単結晶に関する研究成果が開示されている。
特開２００８－２４３８７３号公報 ＷＯ２０１１／０２１２４８Ａ１国際公開パンフレット 特開２０１０－５６４３５号公報 特開２０１６－１１５９３１号公報 米国特許公開ＵＳ２０１６／０１７２４７３号公報
G.T. Zhao et. Al., Jpn. J. Appl. Phys. 38, L933 (1999). 荒川他、第63回応用物理学会春季学術講演会、20p-H121-8 E. Nakamura et al., Appl. Phys. Lett. 104,  051121 (2014). D. M. Caughey et al., Proc. IEEE 55, 2192 (1967) T. T. Mnatsakanov et al., Solid-State Electron. 47, 111 (2003) 第６２回応用物理学会春季学術講演会　予稿集 日経エレクトロニクス　ＮＥレポート　１４－１５頁、２０１４年７月７日号 藤岡「フレキシブルデバイス」プロジェクト研究概要集　89-94頁（平成２０年３月４日発行） A. Suzuki et al., "Extremely low on-resistance Enhancement-mode GaN-based HFET using Ge-doped regrowth technique" (IEDM14, p.275-278（2014）)
　従来技術において、１３族窒化物半導体をＭＯＣＶＤ法で結晶成長しようとすると、原料ガス中に含まれる炭素や水素が膜中に取り込まれる。そのため、炭素や水素といった不純物濃度の低い高品質膜を得ることが難しいという問題が発生した。
　加えて、ＭＯＣＶＤ法で１３族窒化物半導体を結晶成長させようとすると、熱力学な制約により、５×１０１９ｃｍ－３以上のドナー濃度の膜では、概して、約４６ｃｍ２／Ｖ・ｓ以上の電子移動度を有する膜を得ることが難しくなる。また、ＭＯＣＶＤ法は化学的反応に基づくものであるため、低温での結晶成長が事実上不可能であることに加え、原料ガス中に含まれる炭素や水素が製造した成膜中に取り込まれ易い。
　また、ＭＯＣＶＤ法に代わる窒化物半導体結晶の成長方法としてのパルススパッタ堆積（ＰＳＤ)法が提唱されている。このＰＳＤ法により残留水素濃度の低い高正孔移動度のp型ＧａＮ薄膜が得られることが実証された（非特許文献２）。
　しかし、窒化物半導体基板上に形成される電子素子や発光素子の素子抵抗の低減に重要となる高ドナー濃度ｎ型層の特性については、素子の実用生産に利用されているＭＯＣＶＤ法では作製困難であるため、報告例が極めて少ない。
　このように、高ドナー濃度領域においても、高い電子移動度を示すｎ型導電型の１３族窒化物半導体膜の開発が求められている。このように電子デバイスや発光デバイスの高性能化、省エネルギー化、高効率化といった目的を達成するために出来るだけ高い電子移動度を持つ半導体材料の実現が課題となっている。
　本発明は斯かる課題に鑑みてなされたもので、その目的とするところは、高ドナー濃度領域においても高い電子移動度を示すｎ型導電型を示す２元系、３元系または４元系の化合物半導体、より具体的には、１３族窒化物半導体膜を容易に製造し、提供することにある。
　上記課題を解決するために、第１の発明の態様１は、窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、
　１×１０１７ｃｍ－３以上の酸素を不純物として含有し、
　５×１０１９ｃｍ－３以上の電子濃度を有し、Ｎ型導電性であり、
　電子移動度が４６ｃｍ２／Ｖ・ｓ以上である化合物半導体を提供する。
　第１の発明の態様２は、ＧａとＮを主成分とする態様１に記載の化合物半導体を提供する。
　態様３は、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下である態様２に記載の化合物半導体を提供する。
　態様４は、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下である態様２に記載の化合物半導体を提供する。
　態様５は、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である態様１～４のいずれかに記載の化合物半導体を提供する。
　態様６は、Ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下である態様１～５のいずれかに記載の化合物半導体を提供する。
　態様７は、前記１３族元素としてＧａを含み、さらにＡｌ及び／またはＩｎを含有する態様１～６のいずれかに記載の化合物半導体を提供する。
　態様８は、Ｓｉをドナーとして含有する態様１～７のいずれかに記載の化合物半導体を提供する。
　態様９は、Ｇｅをドナーとして含有する態様１～７のいずれかに記載の化合物半導体を提供する。
　態様１０は、態様１～９のいずれかに記載の化合物半導体が用いられた導電部と電極とが接続されてなるコンタクト構造を提供する。
　態様１１は、態様１０に記載のコンタクト構造が備えられた半導体素子を提供する。
　態様１２は、態様１～９のいずれかに記載の化合物半導体が用いられた透明電極を提供する。
　態様１３は、パルススパッタリング法を用いて、酸素を含むプロセス雰囲気で態様１～９のいずれかの化合物半導体を成膜する化合物半導体の製造方法を提供する。
　態様１４は、態様１３の化合物半導体の製造方法において、成膜時の基板温度を７００℃以下で行う化合物半導体の製造方法を提供する。
　上記第１の発明において、２元系窒化物とは、Ｂ、Ａｌ、ＧａまたはＩｎのいずれか一つの元素と窒素との化合物を意味する。すなわち、ＢＮ（窒化ホウ素）、ＡｌＮ（窒化アルミニウム）、ＧａＮ（窒化ガリウム）またはＩｎＮ（窒化インジウム）の２元系混晶である。
　また、３元系窒化物とは上記の２元系の１３族元素の一部が他の１３族元素で置換された化合物である。たとえば、ＩｎＧａＮ（窒化インジウムガリウム）、ＡｌＧａＮ（窒化アルミニウムガリウム）、ＡｌＩｎＮ（窒化アルミニウムインジウム）の３元混晶である。また、３元系化合物はその組成比を調整することでバンドギャップを２元系化合物の特性を限度として、その範囲内で調整できることが知られている。
　上記発明において、化合物半導体の主成分となる１３族元素に対して、他の１３族元素が微量含有されていても本発明の範囲に含め得るものとする。本発明の効果を損しない限り元素の組み合わせは任意である。
　また、第２の発明は、窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度が１×１０２０ｃｍ－３以上で、且つ、比抵抗が０．３×１０－３Ω・ｃｍ以下である、窒化物半導体である。
　好ましくは、前記電子濃度が２×１０２０ｃｍ－３以上である。
　また、好ましくは、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下である。
　ある態様では、酸素不純物を１×１０１７ｃｍ－３以上含有する。
　好ましくは、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下である。
　また、好ましくは、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下である。
　さらに、好ましくは、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である。
　ある態様では、前記少なくとも１種の１３族元素はＧａである。
　また、ある態様では、前記窒化物半導体は、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
　上記比抵抗の下限値は、例えば０．２×１０－３Ω・ｃｍ、或いは０．１５×１０－３Ω・ｃｍ、または０．１×１０－３Ω・ｃｍである。
　上記窒化物半導体の電子濃度と比抵抗の関係は、（ａ）電子濃度が１×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、（ｂ）電子濃度が３×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、（ｃ）電子濃度が４×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍ、及び（ｄ）電子濃度が９×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍの４点で囲まれた数値範囲を満たす。
　上記発明は、窒化物半導体を導電部として備えたコンタクト構造とすることができる。また、上記窒化物半導体を電極部として備えたコンタクト構造とすることもできる。このようなコンタクト構造は半導体素子への利用が可能である。
　本発明に係る窒化物化合物半導体は、５×１０１９ｃｍ－３以上という高い電子濃度領域においても、４６ｃｍ２／Ｖ・ｓ以上の電子移動度を示す。電子移動度は好ましくは５０ｃｍ２／Ｖ・ｓ以上である。より好ましくは、６０ｃｍ２／Ｖ・ｓ以上である。
　但し、半導体素子の仕様や用途等によっては、必ずしも５０ｃｍ２／Ｖ・ｓ以上を必須としない場合もありえる。その場合は、製造上の生産性を考慮し、電子濃度と酸素含有量を調整することによって、電子移動度が３０ｃｍ２／Ｖ・ｓ以上の化合物半導体を製造し、素子に求められる構造部分に適用することもできる。
　本発明においては、パルススパッタリング堆積法（ＰＳＤ法）を用いることにより、高温プロセスを経ることなく、単結晶のスパッタリング膜を形成することができる。より好ましくは、ほぼ室温条件でのプロセスによって化合物半導体の膜を成膜する。基板面積は制約がなく、小型サイズから大面積の膜を製造できる。
　例えば、少なくとも外形が矩形であって、矩形の一辺または円形の直径が２インチサイズ以上、または膜の形成面積が３０ｃｍ２以上であって、スパッタリング装置の内部空間の制限内で許容され得る面積の化合物半導体の膜を成膜することができる。
　その際、従来技術のように、バッファ層を必須とせずに良質の化合物半導体を容易に成膜することができる。
　次に、本発明の化合物半導体の物性に関して説明する。ｎ型窒化物半導体膜の抵抗値ρは、電子移動度μｎとキャリア濃度ｎに反比例するから、高い電子濃度においても高い電子移動度を示す。このことは、即ち、電気的に低抵抗である良質な膜とすることができることを意味している。つまり、本発明によれば、半導体デバイスとして利用し易く良質な１３族窒化物半導体膜を提供することができる。本発明に係わる化合物半導体の貫通転位密度は１×１０６／ｃｍ２～５×１０１０／ｃｍ２程度である。
ＰＳＤ法で作製したＳｉドープのｎ型ＧａＮ膜の電子濃度（Ｎｅ）と電子移動度（μｅ）の関係を示すグラフ。 Ｓｉ濃度が２×１０２０ｃｍ－３のＧａＮ膜の酸素濃度の深さ方向のプロファイルを示すＳＩＭＳデータのグラフ。 図２に示したＳｉドープのＧａＮスパッタリング膜の表面ＡＦＭ像。 Ｓｉ濃度（電子濃度）が２×１０２０ｃｍ－３のＧａＮ膜の吸収係数と屈折率をエリプソメータで測定した結果を示すグラフ。 ＧａＮの結晶構造を示す模式図（Ａ）、平面方向の模式図（Ｂ）。 本発明で用いるスパッタ装置の構成を示す模式図。 本発明においてスパッタリング時にスパッタ装置の電極に印加するパルスシーケンスの一例を示すグラフ。 本発明で用いるスパッタリング装置の内部構造を示す縦断面の模式図。 本発明の実施形態１に係る半導体素子の断面模式図。 本発明の実施形態２に係わるコンタクト構造を示す断面模式図。 本発明の実施形態３に係わるコンタクト構造を示す断面模式図。 本発明を適用し得る薄膜トランジスタの模式的斜視図。 本発明を適用し得るＡｌＧａＮ／ＧａＮ・ＨＥＭＴの断面模式図。 本発明を適用し得るＬＥＤ素子の断面模式図。 本発明を適用し得る面発光レーザ素子の断面模式図。 本発明に係るＧａＮの電子濃度と抵抗率の関係を説明するための図である。 本発明に係るＧａＮにおける、ＳＩＭＳ測定で得たドナー不純物の濃度と電子濃度との関係を纏めた図である。 ＧａＮの表面状態の例としての、ＧｅドープのＧａＮの試料表面のＡＦＭ像である。 縦形パワーＭＯＳＦＥＴの断面概略図である。 ＧａＮ系ＬＥＤの断面概略図である。 ショットキダイオードの断面概略図である。
　以下に、図面を参照しながら本発明の実施形態として、１３族窒化物半導体をパルススパッタリングで製造して形成した半導体化合物について説明する。
　本発明の実施形態に係る１３族窒化物半導体は、パルススパッタ堆積法（ＰＳＤ法）により成膜する。
（パルススパッタリング法）
　本発明において、窒化物の化合物半導体を製造するために用いる「パルススパッタリング法（ＰＳＤ法）」や化合物半導体を製造するための材料・製造方法は当業者において周知の基礎的事項である。
　例えば「窒化物基板および格子整合基板の成長とデバイス特性」（シーエムシー出版　２００９年１０月３０日　第１刷発行）、「高周波半導体材料・デバイスの新展開」（シーエムシー出版　２００６年１１月１３日　第１刷発行）、「次世代パワー半導体の高性能化とその産業展開」（シーエムシー出版　２０１５年６月１０日　第１刷発行）、特開２００９－１３８２３５号公報「パルススパッタ装置およびパルススパッタ方法」、及び特開２０１４－１５９３６８「窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法」等に開示された標準的な技術を本発明の実施に際して問題なく利用することができる。また、上記の特許文献２、特許文献３、非特許文献３、非特許文献４などを参照されたい。
　本発明で採用するＰＳＤ法においては、結晶成長は物理的反応に基づき進行するために低温での結晶成長が可能である。これに加えて、成膜環境中の炭素や水素を顕著に除去することが可能である。低温での結晶成長が可能であることから、膜中の熱ストレスの発生が抑制されるとともに、例えばＩｎＧａＮのように相分離し易い化合物も安定的に成長させることができる。
　本発明における化合物半導体の単結晶成長は、その状態を直接視認することができないが、結晶成長の作用原理の概要は以下の通りと考えられる。まず、図５に１３族２元化合物の一つであるＧａＮの結晶構造を示す。本発明の化合物半導体を成膜しようとする際、ＧａＮのＧａ原子が６角形状の配置構造を呈する有極性面（Ｇａ原子面）が、下地となる基板の表面に揃うようにして単結晶状の構造が形成されていくものと考えられる。
　その際、本発明で用いる製造方法はＭＯＣＶＤ法のような１０００℃超の高温ではなく、比較的低温の条件で成膜を行うことができる。室温２５℃を含み得る７００℃以下の温度範囲である（室温～７００℃）。成膜速度との兼ね合いがあるが、好適には、例えば３００～７００℃の範囲があげられる。
　このため、成膜雰囲気に僅かに含有されている酸素原子が成膜中に膜の表面を覆うように存在している状態と推定される。その結果、酸素原子は１３族元素と窒素の結合を妨害するかのように働き、所望の化合物を構成することになる主要元素が自由な状態を保持しつつ成膜プロセスが進行すると考えられる。
　さらに、下地の面方向全体において成膜条件が同一条件に置かれることにより、全体として均一で結晶性が優れた結晶構造が形成されていくと考えられる。
　このようにして、スパッタ膜として形成されたＧａＮの半導体化合物は６角形状の軸方向（膜の厚み方向）に徐々に成長し面内で均一であって、かつ一定以上の面積を持つ半導体化合物の膜が最終的に製造できると考えられる。
　また、用いる下地は化合物半導体が成長しやすい格子が整合する条件または擬似的に整合し得る条件の材料であることが好ましい。ＰＳＤ法による成膜プロセスは１０００℃を超えるような高温条件ではない。そのため、下地材料が高耐熱性であることは必須ではないが、結晶性を向上させるには結晶と下地材料との格子整合または疑似格子整合の条件が成立することが好ましい。
　従って、本発明において、下地材料としてはＳｉＣ、サファイア、ＧａＮ、単結晶シリコンの４種類から選択することが特に好ましい。サファイアは耐熱温度が１２００℃、単結晶シリコンは耐熱温度が１１００℃である。それぞれＡｌＧａＮ／ＧａＮ　ＨＥＭＴ、フルカラーＬＥＤ、ＩｎＧａＮ－ＴＦＴ、センサーなどの半導体素子の製造に用いることができる。
　また、上記の材料よりは化合物半導体の成膜後の結晶品質が悪くなるが、金属フォイルや耐熱温度が６００～７００℃のＦＰＤ用無アルカリガラス等にも適用することができる。この際、結晶成長の下地となる材料の表面に予め疑似格子整合をとるため等の目的でバッファ層を形成しておくことが好ましい。
　また、本発明は、成膜サイズとして、矩形の一辺または円形の直径が２インチサイズから１０インチサイズの素子を製造することができる。さた、矩形の対角サイズが１０～３０インチサイズの中型サイズ、または３０インチサイズ以上となる大型の素子にも適合させることができる。下地となる素子構造や基板等の形状は円形、正方形、矩形、または非対称形状のいずれでもよい。
　図６及び図７に本発明に係わる化合物半導体を製造する際に用いるスパッタリング装置の模式図とパルスシーケンスを示す。スパッタリング装置１は、チャンバ１１、基板電極１２、ターゲット電極１３、直流電源１４、電源制御部１５、窒素供給源１６、加熱装置１７等を主体として構成されている。
　チャンバ１１は、外部に対して密閉可能に設けられている。チャンバ１１内は図示しない真空ポンプなどによって減圧できるようになっている。基板電極１２は、チャンバ１１内に配置されており、放熱シート１２ａを保持可能になっている。
　ターゲット電極１３は、チャンバ１１内に基板電極１２に対向して設けられており、ターゲット１３ａを保持可能になっている。ターゲット１３ａは、１３族元素と窒素との化合物からなる。現在、一般的に入手できる不純物の少ない高品質のターゲット材料を用いる。例えば、ファイブナインあるいはシックスナインといった高品位の材料であることが必要となる。
　直流電源１４は、基板電極１２及びターゲット電極１３にそれぞれ電気的に接続されており、基板電極１２とターゲット電極１３との間に直流電圧を印加する電圧源である。
　制御部１５は、直流電源１４に接続されており、直流電源１４の動作のタイミングに関する制御を行う。制御部１５により、基板電極１２とターゲット電極１３との間にパルス電圧を印加することが可能になっている。
　窒素供給源１６は、例えば供給管などによってチャンバ１１内に接続されており、チャンバ１１内に窒素ガスを供給する。図示しないが、窒素供給源１６の他、チャンバ内にアルゴンガスを供給するアルゴンガス供給源も設けられている。
　また、所定の分量の酸素を供給する酸素供給源も設けられている。成膜しながら内部圧力を常にモニターできるようになっている。また、化合物半導体の成膜時に、チャンバ内の酸素の含有量が、ほぼ定常的に約１０ｐｐｍを保持するように制御することが必要である。
　そのためには、パルススパッタリング法に用いるチャンバの構造、プロセスガスの供給系、排気系（主排気、粗引き）は、ガス漏れが無く、外気の侵入がないことが不可欠であり、成膜時の圧力管理も極めて安定していることが重要である。なお、酸素は極微量の含有量を意図的にチャンバ内に供給することが基本と考えられる。その前提としてチャンバ内のクリーニングの確認と、用いる材料の純度は精選しなければならない。
　加熱装置１７は、例えば基板電極１２に固定されており、基板電極１２上の放熱シート１２ａの周囲温度を調節できるようになっている。また、本発明で用いる成膜条件の代表例は以下の通りである。図７はパルスシーケンスの一例であり、駆動パルスの電圧ＰＡを調整することができる。成膜速度は、概して、平均して０．１～４ｎｍ／秒であり、より好ましくは０．２～２ｎｍ／秒である。
（ａ）駆動法：パルススパッタ法（ＰＳＤ法）
（ｂ）デューティー比：５％
（ｃ）平均投入電力：１００Ｗ
（ｄ）パルス周波数：１ｋＨｚ
（ｅ）成長圧力：２×１０－３Ｔｏｒｒ
（ｆ）ドーパント：Ｓｉ
　なお、スパッタリング成膜はアルゴンガスを主成分とする雰囲気ガス中で行い、成膜時の基板温度は３００～７００℃の範囲に設定した。この際、高濃度のｎ型１３族窒化物化合物半導体を形成するため、ドーピング材料としてＳｉＨ４やＧｅＨ４等のドーピングガスやＳｉやＧｅ原子を含むターゲットを使うことができる。
　そして、製造しようとしている目的の化合物半導体の膜に酸素を導入する目的で、スパッタリングの雰囲気ガス中に濃度１０ｐｐｍの酸素を添加した場合と、酸素を添加しない場合の両方について実験を行った。そして酸素の有り無しの条件を替えて製造した化合物半導体の物理特性を比較検証した。
　次に図８はロールツーロール方式による連続成膜装置１０の縦断面模式図を示す。内部に複数の成膜室５が設けられている。基板フィルム４が金属フォイルやフィルム状で巻き取ることができる極薄ガラス基板であれば本発明を適用することができる。巻きだしロール２から巻き取りロール３に向けて柔軟性のある基板フィルム４が水平方向に搬送される間に、基板フィルム４に対して成膜室内で複数のスパッタリングを実行できる。その結果、所望の化合物半導体等を含む半導体素子を高速処理することができる。チャンバ内のテーブルは、例えばφ３２０～φ６００ｍｍに対応できる。
　本発明において、少なくとも矩形の一辺または直径が２インチサイズ以上となる面積を持つ下地または基板に対して化合物半導体を結晶成長させることができる。低温かつ高速での製造が可能であり、一定面積の結晶を均一に製造できる。また、生産コストを抑えつつ新規な化合物半導体を量産製造することができる。
　図１は、本発明者らがＰＳＤ法で作製した、Ｓｉドープのｎ型ＧａＮ膜の電子濃度（Ｎｅ）と電子移動度（μｅ）の関係を、室温ホール効果測定により調べた結果をまとめた図である。電子濃度（Ｎｅ）は実質的にＳｉドナー濃度に等しいと考えられる。なお、スパッタリング成膜はアルゴンガスを主成分とする雰囲気ガス中で行い、成膜時の基板温度は３００～７００℃の範囲であった。
　この膜に酸素を導入する目的でスパッタリングの雰囲気ガス中に濃度１０ｐｐｍの酸素を添加し、単結晶性を示す結晶膜を形成した。このＧａＮ薄膜の表面に、n型オーミック電極金属積層構造（Ｔｉ（２０ｎｍ）／Ａｌ（６０ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（５０ｎｍ））を形成し、窒素中７００℃でアニール処理を行った。このような試料についてＴＬＭ法により、コンタクト抵抗を評価したところ、８．５×１０-5 Ωｃｍ2であった。
　この図中に丸印で示したものは実測値であり、曲線で示したものは、低電界での移動度の記述に用いられるCaughey-Thomas型の経験式（下式１：非特許文献４参照）に基づくフィッティング結果である。なお、下式中のＮＤはドナー濃度であるが、上述のとおり電子濃度（Ｎｅ）は実質的にＳｉドナー濃度に等しいと考えられるため、ＮＤ＝Ｎｅとしてフィッティングを行っている。
　μ＝μｍｉｎ＋［μｍａｘ－μｍｉｎ］／［１＋（ＮＤ／ＮＲ）γ］　・・・（１）
　上記フィッティングの結果から、μｍａｘ＝１０３４ｃｍ２／Ｖ・ｓ、μｍｉｎ＝１２５ｃｍ２／Ｖ・ｓと求められた。これらの値は、従来報告されているＭＯＣＶＤ法で成膜したｎ型ＧａＮ薄膜の移動度の最高値（例えば、非特許文献５参照）と比較しても遜色ない値である。このように本発明で製造した化合物半導体の膜において、キャリア散乱が十分抑制されていることを確認することができた。
　従来技術のＭＯＣＶＤ法では、ドナー濃度が概ね５×１０１９ｃｍ－３以上になると、このような高い電子移動度を示すＧａＮ薄膜を得ることが困難とされていた。本発明においては、図１に示したとおり、ＰＳＤ法で作製したＳｉドープのｎ型ＧａＮ膜は、少なくとも２×１０２０ｃｍ－３のドナー濃度においてもCaughey-Thomas型の経験式に一致している。
　つまり、ＰＳＤ法で作製した本実施例に係るｎ型ＧａＮ膜は、５×１０１９ｃｍ－３以上の電子濃度においても、４６ｃｍ２／Ｖ・ｓ以上の電子移動度を示す極めて良質な膜であることが分かった。好ましくは５０ｃｍ２／Ｖ・ｓ以上の電子移動度の膜を利用することができる。ｎ型窒化物半導体膜の抵抗値ρは、電子移動度μｎとキャリア濃度ｎに反比例するから、高い電子濃度においても高い電子移動度を示す。このことは、即ち、低抵抗の良質な膜とすることができることを意味している。
　図１に結果を示した試料は何れもＳｉドープのものであるが、ドナーとして混入させる不純物はＳｉに限定されず、Ｇｅ等であってもよい。
　ところで、高い電子濃度を実現するために窒化物半導体膜中のドナー濃度が高くなると、当該膜の可視光に対する透明性が低下してくる。そのため、本発明に係る窒化物半導体膜を透明電極等に利用する場合には支障が生じる懸念がある。
　そこで、本発明では、化合物半導体の膜中での電子濃度が高くなることに起因して低下する透明性を以下のようにして補っている。つまり、窒素サイトを置換してドナーとして作用するドーパントである酸素を不純物として混入させて膜のバンドギャップを広げて補償している。
　酸素ドープした膜のバンドギャップはドーピング量に依存するが、例えばＧａＮの場合には、室温でのバンドギャップを、３．４ｅＶ～４．９ｅＶ（酸化Ｇａのバンドギャップの値）の範囲内で変化させることが可能である。例えば、ＧａＮの場合、膜中に１×１０１７ｃｍ－３以上の酸素を不純物として含有させると、室温でのバンドギャップは概ね３．４～３．６ｅＶ程度となる。
　このような酸素の効果により、本実施例の窒化物半導体膜を、例えば、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下の膜としたり、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下の膜としたりすることができる。このことから、透明電極としての利用に支障がなくなる。
　図２はＰＳＤ法で製造した本発明に係わるＧａＮ膜の酸素濃度を示したグラフである。図２（ｂ）は、図１に示した試料のうち、Ｓｉ濃度が２×１０２０ｃｍ－３のＧａＮ膜の酸素濃度の深さ方向のプロファイルを示すＳＩＭＳデータである。１～３×１０１８ｃｍ－３程度の濃度で酸素が含有されていることが分かる。なお、この膜の電子移動度は１１０ｃｍ２／Ｖ・ｓである。
　また、この膜の表面粗さを表すＡＦＭ像のＲＭＳ値は図３（ｂ）からわかるように３．９７ｎｍであった。本発明者らが種々の電子濃度条件で成膜した電子濃度５×１０１９ｃｍ－３以上の酸素を含む試料をＡＦＭ測定した結果、何れの試料においても、ＲＭＳ値は５．０ｎｍ以下であった。
　一方、雰囲気ガスへの１０ｐｐｍの酸素添加なしでほぼ同条件で結晶成長を行った。その結果、酸素濃度は図２(a)のプロファイルに示すように１×１０１6ｃｍ－３程度であり、この時の移動度は４５ｃｍ２／Ｖ・ｓであった。また、図３(a)から分かるように、この時の薄膜の表面粗さのＲＭＳ値は１４．１ｎｍであった。
　ここで酸素有りと酸素無しの二通りの条件について考察を試みる。酸素有りの場合は、雰囲気中の酸素原子が成膜中の表面を覆い、応力の緩和と原子の表面でのマイグレーションを促進に役立っているためと考えられる。また、この表面荒れの抑制が点欠陥の導入を抑制し、移動度が向上しているものと考えている。尚、従来技術のＭＯＣＶＤ法などで使用される高温条件では、酸素が表面から蒸発してしまう。そのため、ＰＳＤ法のような低温成長でみられる品質改善の効果を得ることが難しいと考えられる。
　これに対して酸素無しの場合は、上記の作用が起こりにくく、ＰＳＤ法で成膜した結晶に欠陥を含みやすいためと考えられる。
　図４は、Ｓｉ濃度（電子濃度）が２×１０２０ｃｍ－３のＧａＮ膜の吸収係数（図４（Ａ））と屈折率（図４（Ｂ））をエリプソメータで測定した結果を示すグラフである。なお、この膜の電子移動度は１１５ｃｍ２／Ｖ・ｓである。青色ＬＥＤで標準的に使われる波長である４５０ｎｍにおける吸収係数は８４４ｃｍ－１であり、青紫色レーザで標準的に使われる波長である４０５ｎｍにおける吸収係数は１８６０ｃｍ－１であった。
　このように、酸素ドーピングにより、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下の膜としたり、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下の膜としたりすることが可能である。その結果、得られた化合物半導体を透明材料として用いることができる。
　以下、本発明の化合物半導体を適用し得る電子デバイスの各種の態様について説明する。
　（実施形態１）
　まず、図９は本発明の１３族窒化物半導体を基板上に形成した化合物半導体素子２０の断面模式図を示す。２１は基板（サファイア）、２２はＧａＮである。
　（実施形態２）
　図１０は、本発明の化合物半導体を用いたコンタクト構造の断面模式図を示す。３１はＧａＮ基板、３２はＧａＮ（ＰＳＤ法で成膜した化合物半導体の膜）、３４は絶縁層、３３は外部に接続され得る配線電極、３５はコンタクトホール部である。
　（実施形態３）
　図１１は、本発明の１３族窒化物化合物半導体を用いたコンタクト構造４０の断面模式図を示す。図１１中、４１はｎ型ＧａＮコンタクト層、４２はＴｉ層、４３はＡｌ層、４４はＮｉ層、４５はＡｕ層である。本例では複合型の金属電極が用いられている。成膜後に９００℃程度で熱処理が行われる。
　（応用例）
　図１２は、本発明を適用し得る薄膜トランジスタの模式的な斜視図である。薄膜トランジスタの電極のコンタクト層に高濃度のｎ型ＧａＮ層を適用することができる。
　図中、５１は無アルカリガラス基板等の基板、５２は層間絶縁膜、５３Ｓはソース側のコンタクト層（高濃度ｎ＋ＧａＮ層）、５４Ｓはソース領域、５５は活性層、５４Ｄはドレイン領域、５３Ｄはドレイン側のコンタクト層（高濃度ｎ＋ＧａＮ層）、５６はゲート酸化膜、５７はソース電極、５８はゲート電極、５９はドレイン電極である。ソース領域５４Ｓとドレイン領域５４Ｄはコンタクト層と活性層との間で不純物の濃度が徐々に変化するように形成されている。
　図１３は、本発明を適用し得るＨＥＭＴ素子の模式的な斜視図である。ＡｌＧａＮ／ＧａＮ－ＨＥＭＴ素子のソース・ドレイン電極に接触する下部に配置されるコンタクト層に、本発明に係わる高濃度のｎ型ＧａＮ層を適用することができる。同図中、６１はＧａＮ、サファイア、ＳｉＣまたはＳｉ等の基板、６２はＧａＮまたはＡｌＮ等のバッファ層、６３はＧａＮアンドープ層、６４はＡｌＧａＮバリア層、６５は高濃度ｎ型ＧａＮ層を用いたコンタクト層である。さらに、ソース電極６６、ゲート電極６７、及びドレイン電極６８が素子の上部に備えられている。
　上記の薄膜トランジスタ（図１２）及びＨＭＴ素子（図１３）において、高濃度のｎ型ＧａＮ層をコンタクト層に適用することができる。そして、動作電流が流れる回路要素（これらの素子においては、即ちソース、ドレインの部位）における電極との接触抵抗をかなり低減することができる。その結果、電子デバイスの性能向上に大きく寄与することができる。
　図１４は本発明を適用し得るＧａＮ系半導体デバイスの一例として、ＬＥＤ素子の断面模式図を示す。
　同図において、ＧａＮ、サファイア、ＳｉＣまたはＳｉの基板７１側から複数の化合物半導体層を順次積層していく。バッファ層７２、ｎ型ＧａＮ層７３、ＧａＩｎＮ／ＧａＮのＭＱＷ発光層７４、ｐ型ＧａＮ層７５、ｐ型ＧａＮ層７６ａ、高濃度のｎ型ＧａＮ層からなるトンネル接合部７６、ｎ型ＧａＮ層７７、高濃度のｎ型ＧａＮ層のコンタクト層７８，及び電極７９Ａ、電極７９Ｂが備えられている。
　図１５に本発明を適用し得るＩｎＧａＮ／ＧａＮ　ＶＣＳＥＬ（面発光レーザ）構造の断面模式図を示す。垂直共振器面発光型レーザー（ＶＣＳＥＬ : Vertical Cavity Surface Emitting Laser）は、共振器が半導体の基板面に対して垂直方向に形成されている。よって、レーザー光も基板面に垂直に射出される。
　同図中、８１はＧａＮ基板、８２Ｄは内部の多層膜反射鏡、８３はｎ型ＧａＮ層、８４はＧａＩｎＮ／ＧａＮからなるＭＱＷ活性層、８５はｐ型ａｌＧａＮ層、８６ａはｐ型ＩｎＧａＮ層、８６ｂは高濃度のｎ型ＧａＮ層であり、８６ａと８６Ｂでトンネル接合部８６が形成されている。さらに、８７はｎ型ＧａＮ層、８８は高濃度のｎ型ＧａＮ層（コンタクト層）、８９Ａと８９Ｂは電極、及び８２Ｕは上部の多層膜反射鏡が備えられている。
　上述したように、本発明に係る化合物半導体は、発光素子や電子素子の大電流が流れる部位や、半導体素子のコンタクト部、透明電極等の電極構造等々に利用することができる。微小電圧で駆動する電子デバイスの配線などに好適に用いることができる。あるいは、従来技術では困難な大電流・大電力の仕様に適合させることができる。
　また、高電子移動度を有しているので抵抗が低く素子の高速化に寄与すると考えられる。
　これまで、本発明に係る化合物半導体、即ち、窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、１×１０１７ｃｍ－３以上の酸素を不純物として含有し、５×１０１９ｃｍ－３以上の電子濃度を有し、Ｎ型導電性であり、電子移動度が４６ｃｍ２／Ｖ・ｓ以上である化合物半導体について説明した。
　以降では、本発明者らによる第２の発明に係る窒化物半導体について説明する。
　この窒化物半導体は、高濃度にドナーをドープした結晶であるにも拘らず、従来のものに比較して比抵抗が低い（つまり、移動度が高い）という顕著な特徴を有している。
　具体的には、窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度が１×１０２０ｃｍ－３以上で、且つ、比抵抗が０．３×１０－３Ω・ｃｍ以下である、窒化物半導体であり、好ましくは、少なくとも１種の１３族元素はＧａであり、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
　従来、ＭＢＥ法により育成されたＧｅを高濃度でドープした窒化物半導体であって、比較的低い比抵抗を示すものは知られていたが、そのようなものに比較しても、本発明のものは更に低い比抵抗を、しかも、より高い電子濃度領域において実現している。
　このような、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）窒化物半導体は、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待できる。
　図１６は、本発明に係るＧａＮの電子濃度（ｃｍ－３）と比抵抗率（ｍΩ・ｃｍ）の関係を説明するための図である。図中に星印で示したものが本発明に係るＧａＮであり、白抜きのものはＳｉドープのもの、灰色のものはＧｅドープのものである。同図には、比較のため、これまでに報告されている、ＭＯＣＶＤ法（丸印）およびＭＢＥ法（菱形印）で得られたＧａＮのデータも示すと同時に、理論計算から得られる電子濃度と抵抗率の関係も示した。なお、図中にθで示した値はイオン化不純物濃度の補償比（アクセプタ濃度ＮＡとドナー濃度ＮＤの比：ＮＡ／ＮＤ）である。
　従来の報告にあるＧａＮ結晶は、ＭＢＥ法で得られたものもＭＯＣＶＤ法で得られたものも、電子濃度が高くなるにつれて比抵抗が低くなる傾向は示すものの、ある電子濃度を超えると比抵抗が上昇している。
　例えば、ＭＯＣＶＤ法で得られたＧａＮでは、ＳｉドープのＧａＮでは電子濃度が５×１０１９ｃｍ－３を超えるあたりから比抵抗の上昇が認められ、ＧｅドープのＧａＮでは電子濃度が１×１０２０ｃｍ－３を超えるあたりから比抵抗の上昇が認められる。また、ＭＢＥ法で得られたＧａＮでは、ＳｉドープのＧａＮでは電子濃度が１．５×１０２０ｃｍ－３を超えるあたりから比抵抗の上昇が認められ、ＧｅドープのＧａＮでは電子濃度が５×１０２０ｃｍ－３を超えるあたりから比抵抗の上昇が認められる。
　これに対し、本発明に係るＧａＮの場合、Ｓｉドープのもの（白抜きのもの）もＧｅドープのもの（灰色のもの）も、少なくとも５×１０２０ｃｍ－３の電子濃度においても、斯かる比抵抗の上昇は認められない。
　しかも、従来のものは、高電子濃度領域において最も低い比抵抗を示すＭＢＥ法で得られたＧｅドープのＧａＮでさえ、概ね５×１０２０ｃｍ－３の電子濃度において比抵抗は精々０．４ｍΩ・ｃｍ（０．４×１０－３Ω・ｃｍ）でしかないのに対し、本発明に係るＧａＮの場合、略同じ電子濃度における比抵抗は０．２ｍΩ・ｃｍ（０．２×１０－３Ω・ｃｍ）を示している。
　この図に示した結果から明らかなように、本発明に係るＧａＮは、従来のものに比較して、特に電子濃度が１×１０２０ｃｍ－３以上の場合に、０．３×１０－３Ω・ｃｍ以下という顕著に低い比抵抗を示すという特徴をもち、この特徴は電子濃度が２×１０２０ｃｍ－３以上であっても失われない。この傾向は、下表に整理したように、少なくとも０．１９６×１０－３Ω・ｃｍまでの比抵抗範囲で実験的に確認済みである。なお、イオン化不純物散乱による抵抗値の下限の理論値は０．０４×１０－３Ω・ｃｍであるが、成膜条件等により、例えば０．２×１０－３Ω・ｃｍ、或いは０．１５×１０－３Ω・ｃｍ、または０．１×１０－３Ω・ｃｍなどとなる。
　また、図１７には、本発明に係るＧａＮにおける、ＳＩＭＳ測定で得たドナー不純物の濃度と電子濃度との関係を纏めた。この結果から、ＰＳＤ法により得られた本発明に係るＧａＮにおいては、ドナーの活性率が略１となることが分かる。つまり、本発明に係るＧａＮにおいては、ドナー不純物のドーピング濃度を制御しさえすれば、電子濃度制御が可能であることが分かる。
　上述した本発明に係るＧａＮの諸特性（電子濃度、電子移動度、比抵抗、表面粗さ）を、表１（ＳｉドープのＧａＮ）および表２（ＧｅドープのＧａＮ）に纏めた。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表１～２に整理したＧａＮは、何れも、既に説明したＰＳＤ法の結晶成長条件と概ね同様の条件下で得られたものであり、材料等は下記の純度のものを用いた。また、電子濃度は、カソード投入電力を２０～１５０Ｗまで変化させて変化させた。
　成長時基板温度：６００～７００℃
　スパッタリングターゲット（Ｓｉ）：純度９９．９９９％の単結晶
　スパッタリングターゲット（Ｇｅ）：純度９９．９９％の単結晶
　Ｇａ：純度９９．９９９９９％
　窒素ガス：純度９９．９９９９％
　なお、本発明者は、高品質の結晶を成長させるに際し、成膜環境の真空度および真空の質が重要である点に留意しており、所望の膜質の結晶を得るために、パルススパッタの条件（パルス電圧、パルス幅、デューティ比など）を適宜調整している。このような細かな調整が迅速にできる点は、ＰＳＤ法の利点のひとつである。
　また、上記諸物性の測定条件等は、下記のとおりである。
　電子濃度および電子移動度は、ホール測定装置（東陽テクニカ Resitest8400）を用い、試料の抵抗率により、印加電流は1mA～10mAの範囲、印加磁場は0.1～0.5T(テスラ)の範囲で測定した。測定温度は室温である。
　また、表面粗さは、ＡＦＭ装置（JEOL社製JSPM４２００）を用いて測定した。
　図１８に、上記ＧａＮの表面状態の例として、ＧｅドープのＧａＮの試料表面のＡＦＭ像を示す。これらの試料のＲＭＳ値は何れも１ｎｍ未満である。一般に、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下であれば十分に平坦な表面であると評価し得ることを考慮すると、本発明に係る窒化物半導体は、極めて平坦な表面を有していることが分かる。
　また、ＧａＮのＧａサイトを一部ＡｌまたはＩｎで置換した窒化物半導体（ＡｌＧａＮおよびＩｎＧａＮ）についても結晶作製して、それらの諸特性を調べた。その結果を表３および表４に示す。なお、これらの試料において、Ａｌ濃度は１％、Ｉｎ濃度は１％であり、結晶成長に用いた材料の純度等は下記のとおりである。
　成長時基板温度：６００～７００℃
　スパッタリングターゲット（Ｓｉ）：純度９９．９９９％の単結晶
　スパッタリングターゲット（Ｇｅ）：純度９９．９９％の単結晶
　Ｇａ：純度９９．９９９９９％
　Ａｌ：純度９９．９９９％
　Ｉｎ：純度９９．９９９％
　窒素ガス：純度９９．９９９９％
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　さらに、表１～４に示した各窒化物半導体のコンタクト抵抗を測定したところ、何れの試料においても、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下であることを確認した。この値は十分に低い値であり、上述した窒化物半導体を導電部として備えたコンタクト構造とすることで、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待できる。
　コンタクト抵抗の測定は、TLM（Transmission Line Model）測定装置（半導体パラメータアナライザ Agilent 4155C）を用い、Ti/Al/Ti/Auの電極構造（100μm×100μm）を電極間距離2μm～100μmで配置したTLMパターンのもので実施した。
　なお、既に説明したように、窒化物半導体の窒素サイトを置換してドナーとして作用するドーパントである酸素を不純物として混入させて膜のバンドギャップを広げて補償することにより、窒化物半導体の膜中での電子濃度が高くなることに起因した透明性の低下を補うことができる。
　この目的のためには、例えば、上述した窒化物半導体に、酸素不純物を１×１０１７ｃｍ－３以上含有させる。このような酸素不純物含有により、４０５ｎｍの波長領域の光に対する吸光係数を２０００ｃｍ－１以下としたり、４５０ｎｍの波長領域の光に対する吸光係数を１０００ｃｍ－１以下とすることができる。
　上述した本発明に係る窒化物半導体はＰＳＤ法で形成されたものであるが、上記特性が得られる理由につき、本発明者らは、他の結晶成長方法では結晶成長が熱平衡状態下で進行するのに対し、ＰＳＤ法においては熱的に非平衡な状態下で結晶成長が進行することによるものと考えている。
　高濃度にドナーをドープしたＧａＮ等の窒化物半導体は熱力学的に不安定であるため、結晶成長の進行中にも部分的に分解が生じる。つまり、結晶の成長と分解の両方が同時に生じているため、この分解の際に、結晶中に一旦取り込まれたドナー不純物が吐き出されてしまう。そして、ドナー不純物を高濃度でドープしようとすると、このドナー不純物の吐き出し現象が無視できないレベルに達し、結晶性そのものを低下させてしまう。つまり、ドナー不純物を高濃度でドープする場合には、熱的平衡状態に近い結晶成長条件では結晶性の低下が避けられないのである。
　しかし、ＰＳＤ法においては、熱的に非平衡な状態下で結晶成長が進行するため、上述のドナー不純物の吐き出しが生じ難いため、結晶性の低下が生じ難いのである。
　なお、一般的な傾向として、ドナーとしてＳｉを用いたものの方が、Ｇｅを用いたものに比して、窒化物半導体結晶中に高濃度で取り込まれ易い。その理由のひとつとして、Ｇｅのイオン半径がＧａのイオン半径に近いためにＧａイオンサイトを容易に置換することが考えられる。その結果、窒化物半導体膜中の応力の蓄積も小さくなり、膜の表面も平坦になり易い傾向が認められる。
　このように、本発明のものは、従来のものに比較して、より低い比抵抗を、より高い電子濃度領域において実現する。
　なお、オン抵抗が小さい窒化物半導体装置に関する発明を開示する文献としては、例えば下記のものがある。
　特開２０１６－１１５９３１号公報（特許文献４）には、オン抵抗が小さい窒化物半導体装置の発明が開示されており、段落００４９には「前述したように、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは高濃度にｎ型不純物を含んでいてもよい。しかし、図４に示すように、不純物がシリコン（Ｓｉ）である場合、窒化物半導体層の成長中に供給する不純物量を多くしても、形成される窒化物半導体層におけるキャリア濃度は高くならない。つまり限界がある。これに対し、ゲルマニウム（Ｇｅ）を不純物として用いた場合、シリコンよりも高いキャリア濃度を実現することが可能である。」なる記載がある。
　また、段落００９５には「作製した窒化物半導体装置２００の複合電極の特性を調べるため、窒化物半導体再成長層単体のシート抵抗と２ＤＥＧへのコンタクトをとった場合のコンタクト抵抗とを伝送路測定（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅａｓｕｒｅｍｅｎｔ：ＴＬＭ）法によって測定した。図７は、Ｇｅの供給量に対する窒化物半導体再成長層単体のシート抵抗を示す。ＴＥＧｅの供給量増加とともに、ＴＭＧに対してＴＥＧｅの流量比を０．０９以上にすることにより、１．５×１０－６Ωｃｍ程度までシート抵抗が低下した窒化物半導体再成長層が得られることが分かった。この条件を用いて作製した窒化物半導体再成長層を用いた場合の窒化物半導体装置２００のコンタクト抵抗は１～５×１０－６Ωｃｍとなり、２ＤＥＧへの良好なコンタクトが得られていることが分かった。」なる記載がある。
　ここで特許文献４について、優先権主張がなされた基礎出願、及び対応米国出願の米国特許公開ＵＳ２０１６／０１７２４７３号公報（特許文献５）の関連箇所の記載を見比べてみる。すると、図７の縦軸の名称・単位が様々に変化しており、何らかの誤記を内包していたものと推測される。
　さらに、特許文献４の発明者らによる技術文献（IEDM14：非特許文献９）の275-278頁（"Extremely low on-resistance Enhancement-mode GaN-based HFET using Ge-doped regrowth technique"）を参照する。そこには、低いオン抵抗を示すＧｅドープの窒化物半導体再成長層が開示されており、Fig.3には、特許文献４の図７と全く同じ図が示されている。
　その縦軸は「Specific contact resistance(Ωcm2)」とされ、当該Fig.3に関し、本文には「The measured specific contact resistance as a function of TEGe supply is shown in fig. 3, where extremely low specific contact resistance of 1.5 x 10-6 Ω・cm2 was achieved.」との記載がある。そうすると、特許文献４の図７の縦軸は、恐らくは「コンタクト抵抗」であり、単位は「Ωｃｍ２」であるべきものと考えられる。
　仮に、特許文献４の図７のように、比抵抗が１．５×１０－６Ωｃｍ程度であったとし、Ｇｅ濃度（電子濃度）を１×１０２０ｃｍ－３と仮定した場合、電子の移動度が概ね４２，０００ｃｍ２／Ｖｓといった数値になってしまう。これはＧａＮ結晶中の電子移動度として知られる常識的な値（１,２００ｃｍ２／Ｖｓ程度）から大きくかけ離れた数値である。このことからも、上記の箇所に誤記があったことは明らかであろう。
　このように、特許文献４に開示のものは、「１．５×１０－６Ωｃｍ２程度までコンタクト抵抗が低下した窒化物半導体再成長層」であったと考えられる。
　上述した本発明に係る窒化物半導体は、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）という特徴を生かし、ＨＥＭＴなどの電子素子における寄生抵抗の低減、ＩＴＯなどの透明導電膜に代わる材料の提供、ＬＥＤモジュールのカスケード接続といった種々の用途への利用が期待でき、例えは下記のような応用が可能である。
　［縦型パワーＭＯＳＦＥＴへの応用］
　図１９は、縦形パワーＭＯＳＦＥＴの断面概略図である。この縦形パワーＭＯＳＦＥＴ１００は、ｎ＋－ＧａＮ層１０２、ｎ－－ＧａＮ層１０３、p－ＧａＮ層１０４の積層構造の上に、本発明に係る窒化物半導体のｎ＋－ＧａＮ層１０５が形成されている。この本発明に係るｎ＋－ＧａＮ層１０５のパターニング加工には全面にｎ＋－ＧａＮ層を堆積した後に、リソグラフィー技術を用いるか、あるいは、試料表面の一部のみに窒化ガリウムの結晶面を露出させ、その露出部に選択的にｎ＋－ＧａＮ層をエピタキシャル成長する選択成長技術を用いてもよい。なお、符号１０６で示したものは絶縁膜、符号１０１で示したものはドレイン、符号１０７で示したものはソース、符号１０８で示したものはゲートである。
　［ＬＥＤへの応用］
　図２０は、ＧａＮ系ＬＥＤの断面概略図である。ＬＥＤ２００は、窒化物半導体から成る基板２０１の上に、ｎ型窒化物半導体層２０２、量子井戸層を含む活性層２０３、ｐ型窒化物半導体層２０４、および本発明のｎ＋－ＧａＮ層２０５が順次積層されている。
　また、ｎ＋－ＧａＮ層２０５とｐ型窒化物半導体層２０４と活性層２０３の一部が除去されて露出したｎ型窒化物半導体層２０２の領域にカソード電極２０６が形成され、ｐ型窒化物半導体層２０４の上方には、ｎ＋－ＧａＮ層２０５を介してアノード電極２０７が形成されている。ここで、本発明のｎ＋－ＧａＮ層２０５は、ｐ型窒化物半導体層２０４と、トンネル接合で導通している。
　［ショットキダイオードへの応用］
　図２１は、ショットキダイオードの断面概略図である。このショットキダイオード３００は、裏面に本発明のｎ＋－ＧａＮ層３０６を形成したｎ＋－ＧａＮ基板３０１の表面にｎ－－ＧａＮ層３０２が形成され、ｎ＋－ＧａＮ層３０６の側にはオーミック電極３０３が、ｎ－－ＧａＮ層３０２側にはショットキ電極３０４が形成されている。なお、図中に符号３０５で示したものは絶縁膜である。
　本発明に係る、高濃度にドナーをドープした結晶であるにも拘らず比抵抗が低い（移動度が高い）窒化物半導体は、上述しデバイス以外にも、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）のｎ＋－ＧａＮ層にも利用可能である。
　以上説明したように、本発明者らによる第２の発明である化合物半導体は、下記のように整理することができる。
　窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、電子濃度が１×１０２０ｃｍ－３以上で、且つ、比抵抗が０．３×１０－３Ω・ｃｍ以下である、窒化物半導体である。
　好ましくは、前記電子濃度が２×１０２０ｃｍ－３以上である。
　また、好ましくは、ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下である。
　ある態様では、酸素不純物を１×１０１７ｃｍ－３以上含有する。
　好ましくは、４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下である。
　また、好ましくは、４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下である。
　さらに、好ましくは、ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である。
　ある態様では、前記少なくとも１種の１３族元素はＧａである。
　また、ある態様では、前記窒化物半導体は、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している。
　上記比抵抗の下限値は、例えば０．２×１０－３Ω・ｃｍ、或いは０．１５×１０－３Ω・ｃｍ、または０．１×１０－３Ω・ｃｍである。
　上記窒化物半導体の電子濃度と比抵抗の関係は、（ａ）電子濃度が１×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、（ｂ）電子濃度が３×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、（ｃ）電子濃度が４×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍ、及び（ｄ）電子濃度が９×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍの４点で囲まれた数値範囲を満たす。
　上記発明は、窒化物半導体を導電部として備えたコンタクト構造とすることができる。また、上記窒化物半導体を電極部として備えたコンタクト構造とすることもできる。このようなコンタクト構造は半導体素子への利用が可能である。
　本発明に係る２元系、３元系または４元系の窒化物半導体は、５×１０１９ｃｍ－３以上という高い電子濃度領域においても、４６ｃｍ２／Ｖ・ｓ以上の電子移動度を示す。
　本発明によれば、電気抵抗が低くかつ大電流を必要とする電子デバイス、例えば、ＨＭＥＴなど横型や縦型のパワー半導体デバイス、高耐圧ダイオード、薄膜トランジスタ、ディスプレイデバイス等の配線構造のコンタクト部、活性層など、電子回路の性能を決定づける重要な回路要素に適用することができる。
　また、本発明の窒化物半導体は、パワー半導体デバイスやディスプレイデバイス、発光素子だけでなく、高速通信素子、演算素子、太陽電池、制御回路、自動車用電子装置等に用いることができる。
１　スパッタリング装置
２　巻きだしロール
３　巻き取りロール
４　基板フィルム
５　成膜室
１０　連続成膜装置
１１　チャンバ
１２　基板電極
１３　ターゲット電極
１４　直流電源
１５　電源制御部
１６　窒素供給源
１７　加熱装置
１２ａ　放熱シート
２１　基板
２２　ＧａＮ
３１　基板
３２　ＧａＮ
３３　絶縁層
３４　絶縁層
３５　コンタクトホール部
４１　ｎ型ＧａＮコンタクト層
４２　Ｔｉ層
４３　Ａｌ層
４４　Ｎｉ層
４５　Ａｕ層
１００　縦形パワーＭＯＳＦＥＴ
１０１　ドレイン
１０２　ｎ＋－ＧａＮ層
１０３　ｎ－－ＧａＮ層
１０４　p－ＧａＮ層
１０５　ｎ＋－ＧａＮ層
１０６　絶縁膜
１０７　ソース
１０８　ゲート
２００　ＬＥＤ
２０１　基板
２０２　ｎ型窒化物半導体層
２０３　活性層
２０４　ｐ型窒化物半導体層
２０５　ｎ側電極
２０６　ｐ側電極
３００　ショットキダイオード
３０１　ｎ＋－ＧａＮ基板
３０２　ｎ－－ＧａＮ層
３０３　オーミック電極
３０４　ショットキ電極
３０５　絶縁膜
３０６　ｎ＋－ＧａＮ層
 

Claims (30)

  1. 　窒素と１３族元素であるＢ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる一つの元素を含有する２元系、３元系または４元系の化合物半導体であって、
    　１×１０１７ｃｍ－３以上の酸素を不純物として含有し、
    　５×１０１９ｃｍ－３以上の電子濃度を有し、Ｎ型導電性であり、
    　電子移動度が４６ｃｍ２／Ｖ・ｓ以上である化合物半導体。
  2. 　ＧａとＮを主成分とする請求項１に記載の化合物半導体。
  3. 　４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下である請求項２に記載の化合物半導体。
  4. 　４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下である請求項２に記載の化合物半導体。
  5. 　ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である請求項１～４のいずれか１項に記載の化合物半導体。
  6. 　Ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下である請求項１～５のいずれか１項に記載の化合物半導体。
  7. 　前記１３族元素としてＧａを含み、さらにＡｌ及び／またはＩｎを含有する請求項１～６のいずれか１項に記載の化合物半導体。
  8. 　Ｓｉをドナーとして含有する請求項１～７のいずれか１項に記載の化合物半導体。
  9. 　Ｇｅをドナーとして含有する請求項１～７のいずれか１項に記載の化合物半導体。
  10. 　請求項１～９のいずれか１項に記載の化合物半導体が用いられた導電部と電極とが接続されてなるコンタクト構造。
  11. 　請求項１０に記載のコンタクト構造が備えられた半導体素子。
  12. 　請求項１～９のいずれか１項に記載の化合物半導体が用いられた透明電極。
  13. 　パルススパッタリング法を用いて、酸素を含むプロセス雰囲気で請求項１～９のいずれか１項に記載の化合物半導体を成膜する化合物半導体の製造方法。
  14. 　請求項１３の化合物半導体の製造方法において、成膜時の基板温度を７００℃以下で行う化合物半導体の製造方法。
  15. 　窒素と、Ｂ、Ａｌ、ＧａまたはＩｎからなる群より選ばれる少なくとも１種の１３族元素を含有する、導電型がｎ型の窒化物半導体であって、
    　電子濃度が１×１０２０ｃｍ－３以上で、且つ、比抵抗が０．３×１０－３Ω・ｃｍ以下である、窒化物半導体。
  16. 　前記電子濃度が２×１０２０ｃｍ－３以上である、請求項１５に記載の窒化物半導体。
  17. 　ｎ型オーミック電極金属に対するコンタクト抵抗が１×１０－４Ωｃｍ－２以下である、請求項１５または１６に記載の窒化物半導体。
  18. 　酸素不純物を１×１０１７ｃｍ－３以上含有する、請求項１５～１７の何れか１項に記載の窒化物半導体。
  19. 　４０５ｎｍの波長領域の光に対する吸光係数が２０００ｃｍ－１以下である、請求項１８に記載の窒化物半導体。
  20. 　４５０ｎｍの波長領域の光に対する吸光係数が１０００ｃｍ－１以下である、請求項１８に記載の窒化物半導体。
  21. 　ＡＦＭによる表面粗さ測定で得られるＲＭＳ値が５．０ｎｍ以下である、請求項１５～２０の何れか１項に記載の窒化物半導体。
  22. 　前記少なくとも１種の１３族元素はＧａである、請求項１５～２１の何れか１項に記載の窒化物半導体。
  23. 　前記窒化物半導体は、ＳｉまたはＧｅの何れか若しくは双方をドナー不純物として含有している、請求項１５～２２の何れか１項に記載の窒化物半導体。
  24. 　比抵抗が０．２×１０－３Ω・ｃｍ以上である、請求項１５～２３の何れか１項に記載の窒化物半導体。
  25. 　比抵抗が０．１５×１０－３Ω・ｃｍ以上である、請求項１５～２３の何れか1項に記載の窒化物半導体。
  26. 　比抵抗が０．１×１０－３Ω・ｃｍ以上である、請求項１５～２３の何れか1項に記載の窒化物半導体。
  27. （ａ）電子濃度が１×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、
    （ｂ）電子濃度が３×１０２０ｃｍ－３、且つ、比抵抗が０．３×１０－３Ω・ｃｍ、
    （ｃ）電子濃度が４×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍ、
    及び（ｄ）電子濃度が９×１０２０ｃｍ－３、且つ、比抵抗が０．１５×１０－３Ω・ｃｍの４点で囲まれた数値範囲を満たす請求項１５～２４の何れか１項に記載の窒化物半導体。
  28. 　請求項１８～２７の何れか１項に記載の窒化物半導体を導電部として備えた、コンタクト構造。
  29. 　請求項１８～２７の何れか１項に記載の窒化物半導体を電極部として備えた、コンタクト構造。
  30. 　請求項２８または２９に記載のコンタクト構造を備えた、半導体素子。

     
PCT/JP2017/020513 2016-08-31 2017-06-01 化合物半導体及びその製造方法ならびに窒化物半導体 WO2018042792A1 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
EP17845803.0A EP3509088A4 (en) 2016-08-31 2017-06-01 COMPOUND SEMICONDUCTOR, MANUFACTURING METHOD THEREOF, AND NITRIDE SEMICONDUCTOR
JP2018530815A JP6432004B2 (ja) 2016-08-31 2017-06-01 窒化物半導体及びその製造方法
KR1020197009067A KR102292543B1 (ko) 2016-08-31 2017-06-01 화합물 반도체, 그 제조 방법 및 질화물 반도체
CN201780053614.8A CN109643645B (zh) 2016-08-31 2017-06-01 化合物半导体及其制造方法以及氮化物半导体
US16/329,037 US10865469B2 (en) 2016-08-31 2017-06-01 Compound semiconductor, method for manufacturing same, and nitride semiconductor
JP2019521337A JP6788302B2 (ja) 2017-06-01 2018-06-01 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン
KR1020197038085A KR102517883B1 (ko) 2017-06-01 2018-06-01 화합물 반도체 및 그 제조 방법
TW107118992A TWI732122B (zh) 2017-06-01 2018-06-01 化合物半導體及其製造方法
US16/617,212 US11888033B2 (en) 2017-06-01 2018-06-01 Compound semiconductor and method for manufacturing same
PCT/JP2018/021122 WO2018221711A1 (ja) 2017-06-01 2018-06-01 化合物半導体及びその製造方法
US17/086,753 US11549172B2 (en) 2016-08-31 2020-11-02 Compound semiconductor, method for manufacturing same, and nitride semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169994 2016-08-31
JP2016-169994 2016-08-31

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/329,037 A-371-Of-International US10865469B2 (en) 2016-08-31 2017-06-01 Compound semiconductor, method for manufacturing same, and nitride semiconductor
US17/086,753 Division US11549172B2 (en) 2016-08-31 2020-11-02 Compound semiconductor, method for manufacturing same, and nitride semiconductor

Publications (1)

Publication Number Publication Date
WO2018042792A1 true WO2018042792A1 (ja) 2018-03-08

Family

ID=61300347

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020513 WO2018042792A1 (ja) 2016-08-31 2017-06-01 化合物半導体及びその製造方法ならびに窒化物半導体

Country Status (7)

Country Link
US (2) US10865469B2 (ja)
EP (1) EP3509088A4 (ja)
JP (3) JP6432004B2 (ja)
KR (1) KR102292543B1 (ja)
CN (1) CN109643645B (ja)
TW (1) TWI738790B (ja)
WO (1) WO2018042792A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221711A1 (ja) * 2017-06-01 2018-12-06 国立研究開発法人科学技術振興機構 化合物半導体及びその製造方法
JP2019161029A (ja) * 2018-03-14 2019-09-19 株式会社豊田中央研究所 半導体装置及びその製造方法
JP2019169680A (ja) * 2018-03-26 2019-10-03 豊田合成株式会社 発光素子およびその製造方法
JP2019186263A (ja) * 2018-04-02 2019-10-24 株式会社サイオクス 導電層を備える積層体、半導体装置、および、それらの製造方法
CN113884765A (zh) * 2020-07-02 2022-01-04 昆山微电子技术研究院 欧姆接触比接触电阻测量方法、装置、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10945643B2 (en) * 2016-03-10 2021-03-16 Epitronic Holdings Pte. Ltd. Microelectronic sensor for biometric authentication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273398A (ja) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
JP2008053426A (ja) * 2006-08-24 2008-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
JP2010070430A (ja) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
JP2013079187A (ja) * 2011-09-30 2013-05-02 Mitsubishi Chemicals Corp 窒化物単結晶のアニール処理方法
JP2015149342A (ja) * 2014-02-05 2015-08-20 ウシオ電機株式会社 半導体発光素子及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623466B2 (ja) 1990-02-28 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5278433A (en) 1990-02-28 1994-01-11 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound with double layer structures for the n-layer and/or the i-layer
JP3762678B2 (ja) * 2001-09-28 2006-04-05 日本電信電話株式会社 半導体装置
JP2006013473A (ja) * 2004-05-24 2006-01-12 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
US7456445B2 (en) * 2004-05-24 2008-11-25 Showa Denko K.K. Group III nitride semiconductor light emitting device
JP2007243006A (ja) 2006-03-10 2007-09-20 Kyocera Corp 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置
JP2007250727A (ja) 2006-03-15 2007-09-27 Toyota Central Res & Dev Lab Inc 電界効果トランジスタ
JP5296995B2 (ja) 2007-03-26 2013-09-25 公益財団法人神奈川科学技術アカデミー 半導体素子、半導体素子の製造方法、発光素子及び電子素子
WO2009023722A1 (en) 2007-08-14 2009-02-19 Nitek, Inc. Micro-pixel ultraviolet light emitting diode
JP5044489B2 (ja) * 2007-08-28 2012-10-10 日本碍子株式会社 ホール素子、ホールｉｃ、およびホール素子の作製方法
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
JP4931013B2 (ja) 2007-12-06 2012-05-16 株式会社神戸製鋼所 パルススパッタ装置およびパルススパッタ方法
US8507364B2 (en) * 2008-05-22 2013-08-13 Toyoda Gosei Co., Ltd. N-type group III nitride-based compound semiconductor and production method therefor
WO2010024411A1 (ja) * 2008-08-29 2010-03-04 財団法人神奈川科学技術アカデミー 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス
JP2010056435A (ja) 2008-08-29 2010-03-11 Kanagawa Acad Of Sci & Technol 化合物エピタキシャル層の製造方法および半導体積層構造
CN102576653B (zh) 2009-08-20 2015-04-29 财团法人生产技术研究奖励会 半导体基板、半导体层的制造方法、半导体基板的制造方法、半导体元件、发光元件、显示面板、电子元件、太阳能电池元件及电子设备
US8592309B2 (en) 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
EP2657208B1 (en) 2010-12-20 2017-12-13 Tosoh Corporation Gallium nitride sintered body or gallium nitride molded article, and method for producing same
US9923063B2 (en) * 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP5839293B2 (ja) 2013-03-29 2016-01-06 ウシオ電機株式会社 窒化物発光素子及びその製造方法
US9362389B2 (en) 2013-08-27 2016-06-07 University Of Notre Dame Du Lac Polarization induced doped transistor
EP3043389B1 (en) 2013-08-30 2020-05-20 Japan Science and Technology Agency Ingaaln-based semiconductor element
JP6631950B2 (ja) 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US9865721B1 (en) 2016-06-15 2018-01-09 Qorvo Us, Inc. High electron mobility transistor (HEMT) device and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273398A (ja) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
JP2008053426A (ja) * 2006-08-24 2008-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
JP2010070430A (ja) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
JP2013079187A (ja) * 2011-09-30 2013-05-02 Mitsubishi Chemicals Corp 窒化物単結晶のアニール処理方法
JP2015149342A (ja) * 2014-02-05 2015-08-20 ウシオ電機株式会社 半導体発光素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3509088A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221711A1 (ja) * 2017-06-01 2018-12-06 国立研究開発法人科学技術振興機構 化合物半導体及びその製造方法
JPWO2018221711A1 (ja) * 2017-06-01 2020-04-09 国立研究開発法人科学技術振興機構 化合物半導体及びその製造方法
JP2019161029A (ja) * 2018-03-14 2019-09-19 株式会社豊田中央研究所 半導体装置及びその製造方法
JP2019169680A (ja) * 2018-03-26 2019-10-03 豊田合成株式会社 発光素子およびその製造方法
CN110364597A (zh) * 2018-03-26 2019-10-22 丰田合成株式会社 发光元件及其制造方法
JP2019186263A (ja) * 2018-04-02 2019-10-24 株式会社サイオクス 導電層を備える積層体、半導体装置、および、それらの製造方法
JP7037991B2 (ja) 2018-04-02 2022-03-17 住友化学株式会社 導電層を備える積層体、および、半導体装置
CN113884765A (zh) * 2020-07-02 2022-01-04 昆山微电子技术研究院 欧姆接触比接触电阻测量方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US11549172B2 (en) 2023-01-10
KR102292543B1 (ko) 2021-08-20
TWI738790B (zh) 2021-09-11
US10865469B2 (en) 2020-12-15
JP6432004B2 (ja) 2018-11-28
JPWO2018042792A1 (ja) 2018-11-22
EP3509088A1 (en) 2019-07-10
US20210047720A1 (en) 2021-02-18
JP6952344B2 (ja) 2021-10-20
JP2019062204A (ja) 2019-04-18
CN109643645B (zh) 2023-02-28
TW201825722A (zh) 2018-07-16
CN109643645A (zh) 2019-04-16
US20190194796A1 (en) 2019-06-27
EP3509088A4 (en) 2020-05-27
KR20190046912A (ko) 2019-05-07
JP2019041113A (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
JP6432004B2 (ja) 窒化物半導体及びその製造方法
KR101321625B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조방법
CN107068749B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
EP1858088A1 (en) Nitride semiconductor device and method of growing nitride semiconductor crystal layer
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP6788302B2 (ja) 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン
TWI336523B (en) High electron mobility epitaxial substrate
JP2012151422A (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP7458904B2 (ja) 窒化物半導体基板
JP2011258782A (ja) 窒化物半導体基板
JP2013033778A (ja) 半導体基板および電子デバイス
JP2016167473A (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法
GB2425653A (en) Manufacture of group III-nitride semiconductor

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018530815

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17845803

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197009067

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017845803

Country of ref document: EP

Effective date: 20190401