JP2013033778A - 半導体基板および電子デバイス - Google Patents

Abstract

【課題】窒化物半導体からなる活性層にｎ型不純物原子をドーピングした場合であっても、活性層に発生する転位を減少することができる技術、あるいは、活性層の結晶破壊を抑制することができる技術を提供する。
【解決手段】ベース基板と、第１結晶層と第２結晶層とが交互に複数積層された積層構造体と、第３結晶層とを有し、前記ベース基板、前記積層構造体および前記第３結晶層が、前記ベース基板、前記積層構造体、前記第３結晶層の順に位置し、前記第１結晶層が、Ａｌ_ｘＧａ_１−ｘＮ、（但し０≦ｘ≦１）からなり、前記第２結晶層が、Ａｌ_ｙＧａ_１−ｙＮ、（但し０≦ｙ≦１、ｘ≠ｙ）からなり、前記第３結晶層が、Ａｌ_ｚＧａ_１−ｚＮ、（但し０≦ｚ≦１）からなり、前記第１結晶層、前記第２結晶層および前記第３結晶層にシリコン原子を含む半導体基板を提供する。
【選択図】図１

Description

本発明は、半導体基板および電子デバイスに関する。

ＧａＮ、ＡｌＧａＮ等の窒化物半導体は、絶縁破壊電圧が高い、飽和ドリフト速度が大きい、化学的・熱的に安定である、バンドギャップが大きい等の特徴がある。これらの特徴を生かして、各種電子デバイスへの適用が見込まれている。

しかし、従来の製造方法で作成された窒化物半導体においては、高密度の転位が発生しやすい。このような高密度に転位を有する窒化物半導体を用いて電子デバイスを製造すると、耐電圧、電子移動度などの特性において理論的に期待できる値を下回ることが多い。

一方、窒化物半導体は、その組成により熱膨張係数、格子定数が異なる。このため、組成の異なる窒化物半導体層を積層すると、各層に応力が発生し、この応力が弾性限界を超えると結晶が破壊する。結晶の破壊を免れるには、発生する応力が弾性限界を超えないよう制御する必要がある。

非特許文献１は、Ｓｉ基板上にＡｌＧａＮ層とＧａＮ層とを繰り返しエピタキシャル成長し、その上にＩｎＧａＮ多重量子井戸からなる活性層をエピタキシャル成長すると、当該活性層の転位密度が低下することを開示する。特許文献１は、格子定数あるいは熱膨張係数が異なる結晶層を積層した積層体の繰り返し構造において、繰り返し構造を構成する結晶層の組み合わせ方等を制御することで発生する応力を制御し、繰り返し構造の破壊を避けることができる技術を開示する。非特許文献２は、ＧａＮ結晶にシリコン原子をドーピングすると、ＧａＮ結晶の格子定数が変化すること、および結晶層に発生する応力が増大すること、を開示する。

なお、特許文献２は、シリコン基板とバッファ領域とから成る基板と、発光ダイオードを構成するための第１、第２及び第３の主半導体領域とを有する板状基体を開示する。バッファ領域として、第１及び第２の窒化物系化合物半導体層を交互に積層したｎ型バッファ領域が記載され、第１の主半導体領域として、ＧａＮ等のｎ型窒化ガリウム系化合物半導体が記載されている。

特開２００９−２８９９５６ 特開２００５−１５９２０７

S.A.Nikishin, et.al., Jpn. J. Appl. Phys. 40 (2001) pp. L738-L740 L.T.Romano, et. al., J. A. P.,87 (2000) 7745-7752

非特許文献１に記載の繰り返し構造により、窒化物半導体の活性層の転位密度を低減できる可能性がある。また、特許文献１に記載の繰り返し構造により、窒化物半導体結晶の応力が制御でき、結晶破壊を免れる目的に一定の効果が期待できる。

しかし、窒化物半導体からなる活性層の伝導型をｎ型にするために、ｎ型不純物原子であるシリコン原子を活性層にドーピングすると、非特許文献２に記載のように、活性層に発生する応力が増大する。この結果、活性層である窒化物半導体結晶の転位が増加する可能性があり、結晶破壊の抑制が十分ではなくなる可能性がある。本発明の目的は、窒化物半導体からなる活性層にｎ型不純物原子をドーピングした場合であっても、活性層に発生する転位を減少することができる技術、あるいは、活性層の結晶破壊を抑制することができる技術を提供することにある。

上記課題を解決するために、本発明の第１の態様においては、ベース基板と、第１結晶層と第２結晶層とが交互に複数積層された積層構造体と、第３結晶層とを有し、前記ベース基板、前記積層構造体および前記第３結晶層が、前記ベース基板、前記積層構造体、前記第３結晶層の順に位置し、前記第１結晶層が、Ａｌ_ｘＧａ_１−ｘＮ、（但し０≦ｘ≦１）からなり、前記第２結晶層が、Ａｌ_ｙＧａ_１−ｙＮ、（但し０≦ｙ≦１、ｘ≠ｙ）からなり、前記第３結晶層が、Ａｌ_ｚＧａ_１−ｚＮ、（但し０≦ｚ≦１）からなり、前記第１結晶層、前記第２結晶層および前記第３結晶層にシリコン原子を含む半導体基板を提供する。

前記ベース基板として、シリコン結晶からなるものが挙げられる。前記第３結晶層の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。前記第３結晶層のアルミニウム組成比ｚは、０以上０．０５以下であることが好ましい。前記第１結晶層のアルミニウム組成比ｘと前記第２結晶層のアルミニウム組成比ｙとが、｜ｙ−ｘ｜＞０．５、の関係を満足することが好ましい。前記積層構造体における前記第１結晶層および前記第２結晶層の繰り返し数が、２以上１６０以下であることが好ましい。前記シリコン原子の濃度が、１×１０^１７ａｔｏｍｓ／ｃｍ^３以上であることが好ましい。

本発明の第２の態様においては、前記した半導体基板を用いた電子デバイスであって、前記半導体基板における前記第３結晶層の一部を活性領域とし、前記活性領域内のキャリアが前記半導体基板の縦方向に移動する縦型構造を備えた電子デバイスを提供する。

半導体基板１００の断面を示す。

図１は、半導体基板１００の断面を示す。半導体基板１００は、ベース基板１０２と、バッファ層１０４と、第１結晶層１０６および第２結晶層１０８からなる積層構造体１１０と、第３結晶層１１２とを有する。ベース基板１０２、積層構造体１１０および第３結晶層１１２は、ベース基板１０２、積層構造体１１０、第３結晶層１１２の順に位置している。

ベース基板１０２は、その上に積層構造体１１０および第３結晶層１１２が形成できる限りにおいて、任意の材料および構造が選択できる。すなわち、ベース基板１０２の材料として、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＣ、Ｓｉ、サファイア（Ａｌ_２Ｏ_３）等が選択でき、ベース基板１０２の構造として、単結晶、多結晶あるいはアモルファス（非晶質）が選択できる。ベース基板１０２としてシリコン基板、ＳＯＩ（Silicon on Insulator）基板が挙げられる。ベース基板１０２として、特に、シリコン結晶基板（たとえばシリコンウェハ）が好ましい。シリコン結晶基板を用いることで、高価な化合物半導体結晶基板を用いる必要がなく、既存の製造装置および既存の製造プロセスが利用できるので、製造コストを低くすることができる。

バッファ層１０４は、積層構造体１１０の結晶性を高めるために、ベース基板１０２と積層構造体１１０との間に形成する結晶層である。バッファ層１０４の結晶性は必ずしも高くなくてよい。バッファ層１０４として、ＡｌＮ層が挙げられる。また、バッファ層１０４は、不純物原子をドープしないノンドープ層であることが好ましい。たとえばノンドープＡｌＮ層が挙げられる。バッファ層１０４としてノンドープＡｌＮ層を用いることで、バッファ層１０４の電気抵抗を高め、第３結晶層１１２に形成される電子デバイスとベース基板１０２とを電気的に分離することができる。

積層構造体１１０は、第１結晶層１０６と第２結晶層１０８とが交互に複数積層されてなる結晶層である。積層構造体１１０は、第１結晶層１０６と第２結晶層１０８とからなる繰り返し構造であり、積層構造体１１０の上に形成される第３結晶層１１２の結晶性を高め、第３結晶層１１２の転位密度が低減される。また、積層構造体１１０の繰り返し構造により積層構造体１１０の応力を制御し、積層構造体１１０自体の結晶破壊を免れる。結果として積層構造体１１０の上に形成される第３結晶層１１２の結晶破壊を免れる。

積層構造体１１０における第１結晶層１０６および第２結晶層１０８の繰り返し数は、２以上１６０以下であることが好ましい。２以上の繰り返し数とすることで、繰り返し構造を形成できる。ただし、繰り返し数は、前記した繰り返し構造の効果（第３結晶層１１２の転位密度を低減する効果および積層構造体１１０自体の結晶破壊を免れる効果）が発現する程度の繰り返し数とすることがより好ましい。繰り返し数が１６０を超えると、繰り返し構造の効果が概ね飽和する一方、製造コストが増大する。よって、繰り返し数は１６０以下とするのが適切である。

積層構造体１１０は、ベース基板１０２から第３結晶層１１２に向かう方向に沿って、第１結晶層１０６／第２結晶層１０８／・・・／第１結晶層１０６／第２結晶層１０８の順に形成される第１の場合（図１に示す場合）と、第２結晶層１０８／第１結晶層１０６／・・・／第２結晶層１０８／第１結晶層１０６順に形成される第２の場合（図示しない場合）の何れの場合であってもよい。

第１の場合のとき、バッファ層１０４と第１結晶層１０６の組成および不純物濃度が一致する場合にはバッファ層１０４と第１結晶層１０６の区別がつかなくなる。この場合、バッファ層１０４の厚さが若干厚くなり、ベース基板１０２／バッファ層１０４／第２結晶層１０８／・・・／第１結晶層１０６／第２結晶層１０８のような層構成として把握できる。また、第１の場合のとき、第２結晶層１０８と第３結晶層１１２の組成および不純物濃度が一致する場合には第２結晶層１０８と第３結晶層１１２の区別がつかなくなる。この場合、第３結晶層１１２の厚さが若干厚くなり、第１結晶層１０６／第２結晶層１０８／・・・／第１結晶層１０６／第３結晶層１１２のような層構成として把握できる。

第２の場合のとき、バッファ層１０４と第２結晶層１０８の組成および不純物濃度が一致する場合にはバッファ層１０４と第２結晶層１０８の区別がつかなくなる。この場合、バッファ層１０４の厚さが若干厚くなり、ベース基板１０２／バッファ層１０４／第１結晶層１０６／・・・／第２結晶層１０８／第１結晶層１０６のような層構成として把握できる。また、第２の場合のとき、第１結晶層１０６と第３結晶層１１２の組成および不純物濃度が一致する場合には第１結晶層１０６と第３結晶層１１２の区別がつかなくなる。この場合、第３結晶層１１２の厚さが若干厚くなり、第２結晶層１０８／第１結晶層１０６／・・・／第２結晶層１０８／第３結晶層１１２のような層構成として把握できる。

第１結晶層１０６は、Ａｌ_ｘＧａ_１−ｘＮ、（但し０≦ｘ≦１）からなり、第２結晶層１０８は、Ａｌ_ｙＧａ_１−ｙＮ、（但し０≦ｙ≦１、ｘ≠ｙ）からなる。第１結晶層１０６と第２結晶層１０８は、互いに組成が異なるものの、共にアルミニウム・ガリウム窒素系化合物半導体の結晶層である。第１結晶層１０６および第２結晶層１０８の組成および厚さを制御して、積層構造体１１０の応力、結晶性等を制御できる。また、第１結晶層１０６および第２結晶層１０８の何れか一方のアルミニウム組成比を高めてバンドギャップを大きくし、積層構造体１１０の絶縁性を高くできる。あるいは、他方のガリウム組成比を高めて第３結晶層１１２と接する層の組成を第３結晶層１１２に近づけ、第３結晶層１１２の転位密度を低減することができる。たとえば、第１結晶層１０６のアルミニウム組成比ｘと第２結晶層１０８のアルミニウム組成比ｙとが、｜ｙ−ｘ｜＞０．５、の関係を満足するようにすることができる。ｘとｙが０．５を超えて異なれば、前記した積層構造体１１０の応力制御および第３結晶層１１２の転位密度の低減が共に充足できるようになる。

第３結晶層１１２は、Ａｌ_ｚＧａ_１−ｚＮ、（但し０≦ｚ≦１）からなる。第３結晶層１１２は、電子デバイスの活性層として機能する結晶層であり、転位の少ない良質な結晶であることが求められる。活性層として機能することを考慮して、第３結晶層１１２のアルミニウム組成比ｚは、０以上０．０５以下とすることが好ましい。

第３結晶層１１２の厚みとして、０．５μｍ以上１０μｍ以下が挙げられる。第３結晶層１１２の厚さが０．５μｍ以上になると、第３結晶層１１２の膜応力が大きくなり、転位等による結晶性の低下、膜剥離（結晶破壊）等の問題が顕在化してくる。本発明は、このような状況においても第３結晶層１１２の結晶性を良好にし、剥離を抑制するものであり、第３結晶層１１２の厚みが０．５μｍ以上の場合に本発明の効果がより顕著に発揮される。ただし、第３結晶層１１２の厚みが１０μｍを超えると膜剥離（結晶破壊）が避けられない。よって第３結晶層１１２の厚みは１０μｍ以下とするのが好適である。

第１結晶層１０６、第２結晶層１０８および第３結晶層１１２には、シリコン原子を含む。第３結晶層１１２をｎ型の活性層として機能させる場合、ｎ型伝導を示す不純物原子としてシリコン原子をドーピングする必要がある。このような場合、第３結晶層１１２の応力が増加し、結晶性の低下および膜剥離が発生しやすくなる。しかし、本発明では、第１結晶層１０６および第２結晶層１０８（積層構造体１１０）にもシリコン原子を導入する。この結果、第１結晶層１０６および第２結晶層１０８の応力が、第３結晶層１１２の応力増加に見合う程度に増加し、積層構造体１１０と第３結晶層１１２とが格子整合しやすくなる。この結果、第３結晶層１１２の結晶性を高め（転位を減少し）、第３結晶層１１２の積層構造体１１０からの剥離を抑制できる。

なお、第１結晶層１０６および第２結晶層１０８にシリコン原子を導入することで、積層構造体１１０の電気抵抗が低下する可能性があるが、前記した通り、第１結晶層１０６または第２結晶層１０８の何れか一方のアルミニウム組成比を高めること、あるいは繰り返し構造の繰り返し数を増加することで積層構造体１１０の電気抵抗の低下を抑制できる。第１結晶層１０６、第２結晶層１０８および第３結晶層１１２に含まれるシリコン原子の濃度は、１×１０^１７ａｔｏｍｓ／ｃｍ^３以上とすることが好ましい。１×１０^１７ａｔｏｍｓ／ｃｍ^３以上とすることで、第３結晶層１１２に必要な導電性が確保できる。

以上説明した半導体基板１００によれば、ｎ型不純物原子としてシリコン原子を第３結晶層１１２に含む場合であっても、第１結晶層１０６および第２結晶層１０８（積層構造体１１０）にシリコン原子を含むため、活性層として機能する第３結晶層１１２の結晶性を良くすることができる。この結果、第３結晶層１１２に形成する電子デバイスの性能を高めることができる。

なお、本発明は、第３結晶層１１２の一部を活性領域とする電子デバイスとして把握することも可能である。この場合、第３結晶層１１２が、その厚さを０．５μｍ以上１０μｍ以下と厚く形成できる利点を活かして、活性領域内のキャリアが半導体基板１００の縦方向に移動する縦型構造を備えた電子デバイスとすることができる。縦型構造を備えた電子デバイスとして、ショットキーバリアダイオード、ＰＩＮダイオード、絶縁ゲートバイポーラトランジスタが挙げられる。

上記したバッファ層１０４、第１結晶層１０６、第２結晶層１０８、第３結晶層１１２は、エピタキシャル結晶成長法により形成できる。エピタキシャル結晶成長法としてＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いる場合、原料ガスとして、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＮＨ_３（アンモニア）を用いることができ、シリコンドーピングガスとしてＳｉ_２Ｈ_６（ジシラン）、ＳｉＨ_４（シラン）を用いることができ、キャリアガスとして、Ｈ_２（水素ガス）、Ｎ_２（窒素ガス）を用いることができる。

（実施例）
半導体基板１００のバッファ層１０４、第１結晶層１０６、第２結晶層１０８および第３結晶層１１２を、各々ＡｌＮ層、ＡｌＮ層、ＧａＮ層およびＧａＮ層とし、各層の厚み、シリコン原子濃度および繰り返し数を表１の通りとした実施例１の半導体基板を作成した。

比較のため、実施例１の半導体基板における第３結晶層１１２にシリコン原子をドーピングしない比較例１の半導体基板を作成した（表２参照）。

また、ＡｌＮ層、ＡｌＮ層、ＧａＮ層およびＧａＮ層の各層の厚み、シリコン原子濃度および繰り返し数を表３の通りとした実施例２の半導体基板を作成した。

比較のため、実施例２の半導体基板における第１結晶層１０６および第２結晶層１０８にシリコン原子をドーピングしない比較例２の半導体基板を作成した（表４参照）。

上記した実施例１、比較例１、実施例２および比較例２の各半導体基板について、クラック密度と転位密度を測定した結果を表５に示す。

実施例１と比較例１を比較すれば、クラック密度および転位密度の両方で実施例１の方が低い値を示している。これは、第３結晶層１１２にシリコン原子をドーピングしない比較例１に対し、第１結晶層１０６、第２結晶層１０８および第３結晶層１１２の全ての層にシリコン原子をドーピングした実施例１の結晶性改善の効果を示しているといえる。

また、実施例２と比較例２を比較すれば、クラック密度および転位密度の両方で実施例２の方が低い値を示している。これは、第２結晶層１０８および第３結晶層１１２にシリコン原子をドーピングしない比較例２に対し、第１結晶層１０６、第２結晶層１０８および第３結晶層１１２の全ての層にシリコン原子をドーピングした実施例２の結晶性改善の効果を示しているといえる。

１００ 半導体基板、１０２ ベース基板、１０４ バッファ層、１０６ 第１結晶層、１０８ 第２結晶層、１１０ 積層構造体、１１２ 第３結晶層。

Claims (8)

1. ベース基板と、第１結晶層と第２結晶層とが交互に複数積層された積層構造体と、第３結晶層とを有し、
   前記ベース基板、前記積層構造体および前記第３結晶層が、前記ベース基板、前記積層構造体、前記第３結晶層の順に位置し、
   前記第１結晶層が、Ａｌ_ｘＧａ_１−ｘＮ、（但し０≦ｘ≦１）からなり、
   前記第２結晶層が、Ａｌ_ｙＧａ_１−ｙＮ、（但し０≦ｙ≦１、ｘ≠ｙ）からなり、
   前記第３結晶層が、Ａｌ_ｚＧａ_１−ｚＮ、（但し０≦ｚ≦１）からなり、
   前記第１結晶層、前記第２結晶層および前記第３結晶層にシリコン原子を含む
   半導体基板。
2. 前記ベース基板が、シリコン結晶からなる
   請求項１に記載の半導体基板。
3. 前記第３結晶層の厚みが、０．５μｍ以上１０μｍ以下である
   請求項１または請求項２に記載の半導体基板。
4. 前記第３結晶層のアルミニウム組成比ｚが、０以上０．０５以下である
   請求項１から請求項３の何れか一項に記載の半導体基板。
5. 前記第１結晶層のアルミニウム組成比ｘと前記第２結晶層のアルミニウム組成比ｙとが、数１の関係を満足する
   請求項１から請求項４の何れか一項に記載の半導体基板。
   （数１）
   ｜ｙ−ｘ｜＞０．５
6. 前記積層構造体における前記第１結晶層および前記第２結晶層の繰り返し数が、２以上１６０以下である
   請求項１から請求項５の何れか一項に記載の半導体基板。
7. 前記シリコン原子の濃度が、１×１０^１７ａｔｏｍｓ／ｃｍ^３以上である
   請求項１から請求項６の何れか一項に記載の半導体基板。
8. 請求項１から請求項７の何れか一項に記載の半導体基板を用いた電子デバイスであって、
   前記半導体基板における前記第３結晶層の一部を活性領域とし、
   前記活性領域内のキャリアが前記半導体基板の縦方向に移動する縦型構造を備えた
   電子デバイス。

Images