JP6313809B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関するものであり、特に、超格子スタック（superlattice stack）を有する半導体装置に関するものである。

窒化物半導体は、電子飽和速度が高く、バンドギャップが広いという特徴を有するため、発光半導体装置に応用できるだけでなく、降伏電圧が高く、電力出力が大きい化合物半導体装置にも応用することができる。例えば、窒化ガリウム（gallium nitride, GaN）系の高電子移動度トランジスタ（high electron mobility transistor, HEMT）は、ＧａＮ層と窒化アルミニウムガリウム（aluminum gallium nitride, AlGaN）層を基板の上に順番にエピタキシャル成長させる。ここで、ＧａＮ層は、電子輸送層（electron transport layer）として使用され、ＡｌＧａＮ層は、電子供給層（electron supply layer）として機能する。ＡｌＧａＮの格子定数は、ＧａＮの格子定数と異なるため、ＡｌＧａＮ層において歪み（strain）が生じることがある。圧電分極によって、濃度の高い二次元電子ガス（two-dimensional electronic gas, 2DEG）が生成されるため、ＧａＮ系のＨＥＭＴは、出力電力の大きな装置に適している。

関連技術に基づき、ＡｌＧａＮで作られたバッファ層全体にドーパントをドープし続けると、結晶度（crystallinity）と粗度（roughness）が低下して、半導体装置全体のボウイング（bowing）の問題が生じる。

本発明の１つの実施形態において、基板と、基板の上に配置された初期層と、初期層の上に配置された超格子スタックとを含む半導体装置を提供する。初期層は、窒化アルミニウム（ＡｌＮ）を含み、超格子スタックは、複数の第１膜および複数の第２膜を含む。第１膜と第２膜は、初期層の上に交互に積み重ねられる。第１膜および第２膜のうちの少なくとも１つは、炭素、鉄、およびその組み合わせからなる群より選ばれたドーパントを有するドープ層であり、もう１つは、実質的にドーパントを含まない。

本発明の１つの実施形態において、基板と、基板の上に配置された初期層と、初期層の上に配置された超格子スタックとを含む半導体装置を提供する。初期層は、窒化アルミニウム（ＡｌＮ）を含み、超格子スタックは、複数の第１膜、複数の第２膜、および少なくとも１つのドープ層を含む。第１膜と第２膜は、初期層の上に交互に積み重ねられる。少なくとも１つのドープ層は、第１膜および第２膜のうちの少なくとも１つの中に配置され、少なくとも１つのドープ層のドーパントは、炭素、鉄、およびその組み合わせからなる群より選ばれる。

本発明の１つの実施形態において提供する半導体装置は、超格子スタックにおける少なくとも１つの膜にドーパントを移植することによって、ドープ層を形成する。それにより、超格子スタックの導電率を下げることができ（すなわち、超格子スタックの絶縁度を向上させることができ）、半導体装置の降伏電圧を効果的に上げることができる。ドーパントを有さない膜と比較して、ドーパントを有する膜は、好ましくない結晶度と粗度を有する。本発明は、半導体装置において、ドーパントを有する薄膜層の上方にドーパントを有さない膜をエピタキシャル成長させる。ドーパントを有さない膜は、良好な結晶度と粗度を有するため、エピタキシー層の結晶度と粗度を回復させることができる。さらに詳しく説明すると、本発明の超格子スタックは、ドーパントを有し、且つ好ましくない結晶度と粗度を有するドープ層の上方にドーパントを有さない膜をエピタキシャル成長させることによって、エピタキシー層の結晶度と粗度を回復および向上させ；その後、ドーパントを有する別のドープ層をエピタキシャル成長させる。本発明に基づいて膜（ドーパントを有さない）とドープ層（ドーパントを有する）を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ（ドーパントを有する膜の配置により）、結果として生じた半導体装置は、好ましい結晶度と粗度を有することができる（ドーパントを有さない膜の配置により）。

半導体装置の超格子スタックの膜にドーパントを移植すると、半導体装置全体のボウイングの問題が生じる。したがって、半導体装置の作成に適用したウェハは、割れる可能性がある。本発明の１つの実施形態において、ドーパントを有するドープ層の間にドーパントを有さない膜を挿入することによって、超格子スタックが完全にドーパントを有するドープ層で構成されないようにする。それにより、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。また、超格子スタックにおけるガリウム（Ｇａ）の濃度も半導体装置全体のボウイングの問題をもたらす。本発明の１つの実施形態において、アルミニウム（Ａｌ）の濃度の増加（すなわち、Ｇａの濃度の減少）によって、半導体装置全体のボウイングの問題が低減する。詳しく説明すると、濃度の高いＡｌを有する膜を濃度の高いＧａを有する膜の間に挿入することによって、膜内のガリウムによって生じるボウイングの問題を解決することができ、さらに、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。

ここで、本発明は、超格子スタックにおける第１膜と第２膜を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ、半導体装置全体のボウイングの問題を解決することができる。その結果、エピタキシャルプロセスの後の冷却プロセスにおいて、半導体装置の製造に用いたウェハがボウイングの問題により割れたり壊れたりしない。

本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。

本発明の１つの実施形態に係る半導体装置の概略的断面図である。 本発明の１つの実施形態に係る超格子スタックの概略的断面図である。 本発明の１つの実施形態に係る超格子スタックにおけるドーパントの濃度変化を概略的に示したものである。 本発明の１つの実施形態に係る超格子スタックの概略的断面図である。 本発明の１つの実施形態に係る超格子スタックの概略的断面図である。 本発明の１つの実施形態に係る超格子スタックの概略的断面図である。 本発明の１つの実施形態に係る超格子スタックの概略的断面図である。 本発明の１つの実施形態に係るバッファスタックの概略的断面図である。 本発明の１つの実施形態に係るバッファスタックの概略的断面図である。 本発明の１つの実施形態に係るバッファスタックの概略的断面図である。

本発明の実施形態の上記説明は、例示および説明のためのものである。この説明は、網羅的であること、または、開示された厳密な形態または例示的な実施形態に本発明を限定することは意図されていない。したがって、上記説明は、限定するものではなく、例示するものとしてみなされるべきである。多くの修正および変形が当業者には明らかである。実施形態は、本発明の原理およびその実際の用途を最も良く説明するものであり、それによって、当業者が、様々な実施形態で、そして意図された特定の使用に適するような様々な修正とともに、本発明を理解することが可能なように、選択され、且つ説明したものである。明示されない限り、全ての用語を最も広く合理的な解釈でここに記載された特許請求の範囲およびそれらの等価物によって定義することを意図する。

図１は、本発明の１つの実施形態に係る半導体装置１０の概略的断面図である。本発明の１つの実施形態において、半導体装置１０は、基板１１と、基板１１の上に配置された初期層１３と、初期層１３の上に配置された超格子スタック１００とを含む。本発明の１つの実施形態において、半導体装置１０は、さらに、バッファスタック２００と、電子輸送層３１と、電子供給層３３とを含む。バッファスタック２００は、初期層１３と超格子スタック１００の間に配置され、電子輸送層３１および電子供給層３３は、超格子スタック１００の上に配置される。

本発明の１つの実施形態において、基板１１は、シリコン基板、またはＳｉ表面（例えば、Ｓｉ（１１１）、Ｓｉ（１１０）、テクスチャを持たせたＳｉ表面（textured Si surface）、絶縁層上シリコン（silicon on insulation, SOI）、サファイア上シリコン（silicon on sapphire, SOS）、および他の材料（ＡＩＮ、ダイヤモンド、または他の多結晶材料）に結合されたシリコンウェハ）を有する基板である。Ｓｉ基板の代わりに適用できる基板は、ＳｉＣ基板、サファイア基板、ＧａＮ基板、およびガリウム砒素（ＧａＡｓ）基板を含む。基板１１は、半絶縁性基板または導電性基板であってもよい。

本発明の１つの実施形態において、初期層１３は、基板１１の上に配置され、初期層１３は、ＡＩＮを含む。本発明の１つの実施形態において、初期層１３は、（１１１）面の上表面を有するＳｉ基板にエピタキシャル成長され、初期層１３の厚さは、約２００ｎｍである。ＡＩＮ層のエピタキシャル成長中、トリメチルアミン（ＴＭＡ）とアンモニア（ＮＨ₃）を有する混合物を反応ガスとして適用し、Ｓｉ基板の上に初期層１３を形成する。初期層１３中の炭素（carbon）の濃度は、実質的に１Ｅ１６／ｃｍ³よりも少ない。

本発明の１つの実施形態において、２ＤＥＧは、電子輸送層３１と電子供給層３３の間の境界付近に生成される。ここで、２ＤＥＧは、電子輸送層３１の化合物半導体（ＧａＮ）および電子供給層３３の化合物半導体（ＡｌＧａＮ）がヘテロ材料で作られることから、半導体装置１０において自発分極および圧電分極により生成される。

図２は、本発明の１つの実施形態に係る超格子スタック１００Ａの概略的断面図である。ここで、超格子スタック１００Ａは、図１に示した超格子スタック１００の機能を果たすことができる。本発明の１つの実施形態において、超格子スタック１００Ａは、複数の第１膜１２１および複数の第２膜１２３を含む。第１膜１２１と第２膜１２３は、バッファスタック２００の上に交互に積み重ねられる。ここで、第１膜１２１は、炭素、鉄、およびその組み合わせからなる群より選ばれたドーパントを有するドープ層であり、第２膜１２３は、実質的にドーパント（炭素または鉄）を含まない。本発明の１つの実施形態において、第１膜１２１は、Ａｌ_xＧａ_1-xＮを含み、第２膜１２３は、Ａｌ_yＧａ_1-yＮを含み、第１膜１２１におけるＡｌの濃度は、第２膜１２３におけるＡｌの濃度と異なる（すなわち、ＸとＹは等しくない）。また、ＸおよびＹは、０〜１の間であり、且つ０にも１にも等しくない。本発明の１つの実施形態において、第１膜１２１は、ＡｌＮを含み、第２膜１２３は、Ａｌ_yＧａ_1-yＮを含む。すなわち、Ｘは、１に等しく、Ｙは、０〜０．３５の間であり、且つ０にも０．３５にも等しくない。本発明の１つの実施形態において、第１膜１２１は、ＡｌＮを含み、第２膜１２３は、ＧａＮを含む。すなわち、Ｘは、１に等しく、Ｙは、０に等しい。

図３は、本発明の１つの実施形態に係る超格子スタックにおけるドーパントの濃度変化を概略的に示したものである。本発明の１つの実施形態において、超格子スタック１００Ａにおけるドーパントの濃度は、図３に示すように、非連続的に（例えば、δ状に）変化する。本発明の１つの実施形態において、超格子スタック１００Ａの２つのドープ層におけるドーパントの濃度は、実質的に変化しないままであってもよく（図３に示す）、徐々に増加してもよく、あるいは徐々に減少してもよい。本発明の１つの実施形態において、第１膜１２１（すなわち、ドープ層）におけるドーパントの濃度は、他の領域（例えば、第２膜１２３）におけるドーパントの濃度よりも高い。ドーパントの濃度は、第２膜１２３から第１膜１２１に向かって増加し、第１膜１２１から第２膜１２３に向かって減少する。本発明の１つの実施形態において、第１膜１２１におけるドーパントの濃度は、１Ｅ１７／ｃｍ³〜１Ｅ２０／ｃｍ³の間であり、第１膜１２１以外の領域（例えば、第２膜１２３）におけるドーパントの濃度は、１Ｅ１７／ｃｍ³よりも低い。

本発明の１つの実施形態において提供する半導体装置は、超格子スタック１００Ａにおける少なくとも１つの膜にドーパントを移植することによって、ドープ層を形成する。それにより、超格子スタック１００Ａの導電率を減らすことができ（すなわち、超格子スタック１００Ａの絶縁度を向上させることができ）、半導体装置の降伏電圧を効果的に上げることができる。ドーパントを有さない第２膜１２３と比較して、ドーパントを有するドープ層（すなわち、第１膜１２１）は、好ましくない結晶度と粗度を有する。ここで提供する半導体装置は、ドーパントを有するドープ層（第１膜１２１）の上方にドーパントを有さない第２膜１２３をエピタキシャル成長させる。第２膜１２３はドーパントを有さないため、第２膜１２３の結晶度と粗度は比較的良好であり；それにより、エピタキシー層の結晶度と粗度を回復させることができる。さらに詳しく説明すると、ドープ層（ドーパントを有し、且つ好ましくない結晶度と粗度を有する第１膜１２１）の上方にドーパントを有さない第２膜１２３をエピタキシャル成長させることによって、エピタキシー層の結晶度と粗度を回復および向上させ；その後、ドーパントを有する別のドープ層（第１膜１２１）をエピタキシャル成長させる。本発明に基づいて第２膜１２３（ドーパントを有さない）と第１膜１２１（ドーパントを有する）を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ（ドーパントを有する第１膜１２１の配置により）、結果として生じた半導体装置は、好ましい結晶度と粗度を有することができる（ドーパントを有さない第２膜１２３の配置により）。

半導体装置の超格子スタック１００Ａの膜にドーパントを移植すると、半導体装置全体のボウイングの問題が生じる。したがって、半導体装置の作成に適用したウェハは、割れる可能性がある。本発明の１つの実施形態において、ドーパントを有するドープ層（第１膜１２１）の間にドーパントを有さない第２膜１２３を挿入することによって、超格子スタック１００Ａが完全にドーパントを有するドープ層（第１膜１２１）で構成されないようにする。それにより、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。また、超格子スタック１００Ａ中のＧａの濃度も半導体装置全体のボウイングの問題をもたらす。本発明の１つの実施形態において、Ａｌの濃度の増加（すなわち、Ｇａの濃度の減少）によって、半導体装置全体のボウイングの問題が低減する。詳しく説明すると、濃度の高いＡｌを有する膜を濃度の高いＧａを有する膜の間に挿入することによって、膜内のガリウムによって生じるボウイングの問題を解決することができ、さらに、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。

ここで、本発明は、半導体装置の超格子スタック１００Ａにおける第１膜１２１と第２膜１２３を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ、半導体装置全体のボウイングの問題を解決することができる。その結果、エピタキシャルプロセスの後の冷却プロセスにおいて、半導体装置の製造に用いたウェハがボウイングの問題により割れたり壊れたりしない。

図４は、本発明の１つの実施形態に係る超格子スタック１００Ｂの概略的断面図である。ここで、超格子スタック１００Ｂは、図１に示した超格子スタック１００の機能を果たすことができる。図４に示した実施形態において、図２に示した超格子スタック１００Ａと同じ技術内容については、説明を省略する。本発明の１つの実施形態において、超格子スタック１００Ｂは、複数の第１膜１３１および複数の第２膜１３３を含む。第１膜１３１および第２膜１３３は、バッファスタック２００の上に交互に積み重ねられる。ここで、第２膜１３３は、炭素、鉄、およびその組み合わせからなる群より選ばれたドーパントを有するドープ層であり、第１膜１３１は、実質的にドーパント（炭素または鉄）を含まない。超格子スタック１００Ａの第１膜１２１にドーパントを移植することを示す図２と比較して、図４は、超格子スタック１００Ｂの第２膜１３３にドーパントを移植することを示す。

図５は、本発明の１つの実施形態に係る超格子スタック１００Ｃの概略的断面図である。ここで、超格子スタック１００Ｃは、図１に示した超格子スタック１００の機能を果たすことができる。図５に示した実施形態において、図２に示した超格子スタック１００Ａと同じ技術内容については、説明を省略する。本発明の１つの実施形態において、超格子スタック１００Ｃは、複数の第１膜１４１、複数の第２膜１４３、および少なくとも１つのドープ層１４５を含む。第１膜１４１と第２膜１４３は、バッファスタック２００の上に交互に積み重ねられる。ドープ層１４５は、第２膜１４３の中に配置され、ドープ層１４５におけるドーパントは、炭素、鉄、およびその組み合わせからなる群より選ばれる。第１膜１４１は、実質的にドーパント（炭素または鉄）を含まない。超格子スタック１００Ｂの第２膜１３３の全領域にドーパントを移植することを示す図４と比較して、図５は、超格子スタック１００Ｃの第２膜１４３のいくつかの領域にドーパントを移植して、ドープ層１４５を形成することを示す。

図６は、本発明の１つの実施形態に係る超格子スタック１００Ｄの概略的断面図である。ここで、超格子スタック１００Ｄは、図１に示した超格子スタック１００の機能を果たすことができる。図６に示した実施形態において、図２に示した超格子スタック１００Ａと同じ技術内容については、説明を省略する。本発明の１つの実施形態において、超格子スタック１００Ｄは、複数の第１膜１５１、複数の第２膜１５３、および少なくとも１つのドープ層１５５を含む。第１膜１５１と第２膜１５３は、バッファスタック２００の上に交互に積み重ねられる。ドープ層１５５は、第１膜１５１の中に配置され、ドープ層１５５におけるドーパントは、炭素、鉄、およびその組み合わせからなる群より選ばれる。第２膜１５３は、実質的にドーパント（炭素または鉄）を含まない。超格子スタック１００Ａの第１膜１２１の全領域にドーパントを移植することを示す図２と比較して、図６は、超格子スタック１００Ｄの第１膜１５１のいくつかの領域にドーパントを移植して、ドープ層１５５を形成することを示す。

図７は、本発明の１つの実施形態に係る超格子スタック１００Ｅの概略的断面図である。ここで、超格子スタック１００Ｅは、図１に示した超格子スタック１００の機能を果たすことができる。図７に示した実施形態において、図２に示した超格子スタック１００Ａと同じ技術内容については、説明を省略する。本発明の１つの実施形態において、超格子スタック１００Ｅは、複数の第１膜１６１と、複数の第２膜１６３と、少なくとも１つのドープ層１６５とを含む。第１膜１６１および第２膜１６３は、バッファスタック２００の上に交互に積み重ねられる。ドープ層１６５は、第１膜１６１および第２膜１６３の中に配置され、ドープ層１６５におけるドーパントは、炭素、鉄、およびその組み合わせからなる群より選ばれる。図５（ドープ層が超格子スタック１００Ｃの第２膜に形成されることを示す）および図６（ドープ層が超格子スタック１００Ｄの第１膜に形成されることを示す）と比較して、図７は、少なくとも１つのドープ層１６５が超格子スタック１００Ｅの第１膜１６１と第２膜１６３の両方に形成されることを示す。

図８は、本発明の１つの実施形態に係るバッファスタック２００Ａの概略的断面図である。ここで、バッファスタック２００Ａは、図１に示したバッファスタック２００と同じ機能を果たすことができる。本発明の１つの実施形態において、バッファスタック２００Ａは、２つの隣接するベース層２１の間に配置された少なくとも１つのドープ層２３を含む。本発明の１つの実施形態において、バッファスタック２００Ａは、複数のベース層２１および複数のドープ層２３を含み、ドープ層２３とベース層２１は、初期層１３の上に交互に積み重ねられる。本発明の１つの実施形態において、ベース層２１は、ＡｌＧａＮを含み、ドープ層２３は、ＡｌＧａＮまたはＢＡｌＧａＮを含む。ドープ層２３におけるドーパントは、炭素または鉄を含み、ベース層２１は、実質的にドーパント（炭素または鉄）を含まない。本発明の１つの実施形態において、ドープ層２３は、Ｃ−ＡｌＧａＮ、Ｃ−ＢＡｌＧａＮ、Ｆｅ−ＡｌＧａＮ、またはＦｅ−ＢＡｌＧａＮであってもよい。

本発明の１つの実施形態において、ドープ層２３の厚さは、１０Å〜１μｍの間であり、ドープ層２３の厚さと各ベース層２１の厚さの比率は、０．００１〜１．０の間である。本発明の１つの実施形態において、ドープ層２３におけるドーパントの濃度は、１Ｅ１７／ｃｍ³〜１Ｅ２０／ｃｍ³の間であり、各ベース層２１におけるドーパントの濃度は、１Ｅ１７／ｃｍ³よりも低い。

本発明の１つの実施形態において、バッファスタック２００Ａは、４つのベース層２１を含む。ベース層２１におけるＡｌの濃度は、下から上に向かって、それぞれｘ１、ｘ２、ｘ３、およびｘ４であり、ベース層２１におけるＧａの濃度は、下から上に向かって、それぞれ１−ｘ１、１−ｘ２、１−ｘ３、および１−ｘ４であり、且つｘ１＞ｘ２＞ｘ３＞ｘ４である。つまり、バッファスタック２００Ａのベース層２１におけるＡｌの濃度は、下から上に向かって徐々に減少し、ベース層２１におけるＧａの濃度は、下から上に向かって徐々に増加する。

本発明の１つの実施形態において、ドープ層２３におけるＡｌの濃度は、下から上に向かって、ｙ１、ｙ２、およびｙ３である。ここで、ｙ１＝ｙ２＝ｙ３、ｙ１≠ｙ２≠ｙ３、ｙ１＞ｙ２＞ｙ３、またはｙ１＜ｙ２＜ｙ３である。本発明の１つの実施形態において、ｘ４＜ｙ３＜ｘ３＜ｙ２＜ｘ２＜ｙ１＜ｘ１である。

本発明の１つの実施形態において、バッファスタック２００Ａは、４つのベース層２１および３つのドープ層２３を含む。４つのベース層２１の厚さは、下から上に向かって、それぞれｄａ１、ｄａ２、ｄａ３、およびｄａ４である。ここで、ｄａ１＝ｄａ２＝ｄａ３＝ｄａ４、ｄａ１≠ｄａ２≠ｄａ３≠ｄａ４、ｄａ１＞ｄａ２＞ｄａ３＞ｄａ４、またはｄａ１＜ｄａ２＜ｄａ３＜ｄａ４である。３つのドープ層２３の厚さは、下から上に向かって、それぞれｄｃ１、ｄｃ２、およびｄｃ３である。ここで、ｄｃ１＝ｄｃ２＝ｄｃ３、ｄｃ１≠ｄｃ２≠ｄｃ３、ｄｃ１＞ｄｃ２＞ｄｃ３、またはｄｃ１＜ｄｃ２＜ｄｃ３である。

本発明の１つの実施形態において、バッファスタック２００Ａの底部のベース層２１（ドーパントを有さない）は、初期層１３と接触しており、バッファスタック２００Ａの上部のベース層２１（ドーパントを有さない）は、電子輸送層３１と接触している。つまり、半導体装置のバッファスタック２００Ａにおいてドーパントを有するドープ層２３は、初期層１３にも電子輸送層３１にも接触していない。

本発明の１つの実施形態において、バッファスタック２００Ａにおけるドーパントの濃度は、図３に示すように、非連続的に（例えば、δ状に）変化する。本発明の１つの実施形態において、バッファスタック２００Ａの３つのドープ層２３におけるドーパントの濃度は、実質的に変化しないままであってもよく（図３に示す）、徐々に増加してもよく、あるいは徐々に減少してもよい。本発明の１つの実施形態において、ドープ層２３におけるドーパントの濃度は、ドープ層２３以外の領域におけるドーパントの濃度よりも高い。すなわち、ドーパントの濃度は、ベース層２１からドープ層２３に向かって増加し、且つドープ層２３からベース層２１に向かって減少する。

本発明の１つの実施形態において、ドーパントを有するドープ層２３を半導体装置のバッファスタック２００Ａに挿入することによって、バッファスタック２００Ａの導電率を下げ（すなわち、超格子スタック２００Ａの絶縁度を向上させ）、さらに半導体装置の降伏電圧を効果的に上げる。ドーパントを有さないベース層２１と比較して、ドーパントを有するドープ層２３は、好ましくない結晶度と粗度を有する。ドーパントを有するドープ層２３の結晶度と粗度の問題を解決するため、半導体装置において、ドーパントを有するドープ層２３の上方にドーパントを有さないベース層２１をエピタキシャル成長させることによって、エピタキシー層の結晶度と粗度を回復させることができる（ベース層２１はドーパントを有さないため、良好な結晶度と粗度を有することができる）。さらに詳しく説明すると、ドーパントを有し、且つ好ましくない結晶度と粗度を有するドープ層２３の上方にドーパントを有さないベース層２１をエピタキシャル成長させることによって、エピタキシー層の結晶度と粗度を回復および向上させ；その後、ドーパントを有する別のドープ層２３をエピタキシャル成長させる。本発明に基づいてベース層２１（ドーパントを有さない）とドープ層２３（ドーパントを有する）を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ（ドーパントを有するドープ層２３の配置により）、結果として生じる半導体装置は、好ましい結晶度と粗度を有することができる（ドーパントを有さないベース層２１の配置により）。

半導体装置の超格子スタック２００Ａの膜にドーパントを移植すると、半導体装置全体のボウイングの問題が生じる。したがって、半導体装置の作成に適用したウェハは、割れる可能性がある。本発明の１つの実施形態において、半導体装置は、ドーパントを有するドープ層２３の間にドーパントを有さないベース層２１を挿入することによって、超格子スタック２００Ａが完全にドーパントを有するドープ層２３で構成されないようにする。それにより、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。

ここで、本発明は、ベース層２１（ドーパントを有さない）とドープ層２３（ドーパントを有する）を交互にエピタキシャル成長することによって、半導体装置の降伏電圧を上げることができ、半導体装置全体のボウイングの問題を解決することができる。その結果、エピタキシャルプロセスの後の冷却プロセスにおいて、半導体装置の製造に用いたウェハがボウイングの問題により割れたり壊れたりしない。

図９は、本発明の１つの実施形態に係るバッファスタック２００Ｂの概略的断面図である。ここで、バッファスタック２００Ｂは、図１に示したバッファスタック２００と同じ機能を果たすことができる。図９に示した実施形態において、図８に示したバッファスタック２００Ａと同じ技術内容については、説明を省略する。本発明の１つの実施形態において、バッファスタック２００Ｂは、少なくとも１つのスタックユニット５０を含む。本発明の１つの実施形態において、少なくとも１つのスタックユニット５０は、第１ベース層５１Ａ、第１ドープ層５３Ａ、および第２ベース層５１Ｂを含む。第１ドープ層５３Ａは、第１ベース層５１Ａと第２ベース層５１Ｂの間に配置される。すなわち、第１ドープ層５３Ａは、スタックユニット５０の内側に設置される。

図８（バッファスタック２００Ａにおいてベース層２１とドープ層２３が交互に積み重ねられることを示す）と比較して、図９は、バッファスタック２００Ｂにおいてサンドイッチ状の薄膜構造を有するスタックユニット５０を適用することによって、バッファスタックが実現されることを示す。本発明の１つの実施形態において、各スタックユニット５０は、第１ベース層５１Ａ、第１ドープ層５３Ａ、および第２ベース層５１Ｂを含む。第１ベース層５１Ａおよび第２ベース層５１Ｂは、ＡｌＧａＮを含み、第１ドープ層５３Ａは、ＡｌＧａＮまたはＢＡｌＧａＮを含む。第１ドープ層５３Ａは、第１ベース層５１Ａと第２ベース層５１Ｂの間に配置される。第１ベース層５１ＡのＡｌの濃度と第２ベース層５１ＢのＡｌの濃度は、実質的に同じである。第１ドープ層５３Ａにおけるドーパントは、炭素または鉄を含み、第１ベース層５１Ａおよび第２ベース層５１Ｂは、実質的にドーパント（炭素または鉄）を含まない。本発明の１つの実施形態において、第１ドープ層５３Ａは、Ｃ−ＡｌＧａＮ、Ｃ−ＢＡｌＧａＮ、Ｆｅ−ＡｌＧａＮ、またはＦｅ−ＢＡｌＧａＮであってもよい。

本発明の１つの実施形態において、スタックユニット５０の第１ドープ層５３Ａの厚さは、１０Å〜１μｍの間であり、第１ドープ層５３Ａの厚さと第１ベース層５１Ａ（または第２ベース層５１Ｂ）の厚さの比率は、０．００１〜１．０の間である。本発明の１つの実施形態において、第１ドープ層５３Ａにおけるドーパントの濃度は、１Ｅ１７／ｃｍ³〜１Ｅ２０／ｃｍ³の間であり、第１ベース層５１Ａ（または第２ベース層５１Ｂ）におけるドーパントの濃度は、１Ｅ１７／ｃｍ³よりも低い。

本発明の１つの実施形態において、バッファスタック２００Ｂは、４つのスタックユニット５０を含む。第１ベース層５１Ａと第２ベース層５１Ｂの成分は、実質的に同じである。スタックユニット５０におけるＡｌの濃度は、下から上に向かって、それぞれｘ１、ｘ２、ｘ３、およびｘ４であり、スタックユニット５０におけるＧａの濃度は、下から上に向かって、それぞれ１−ｘ１、１−ｘ２、１−ｘ３、および１−ｘ４であり、且つｘ１＞ｘ２＞ｘ３＞ｘ４である。つまり、４つのスタックユニット５０の第１ベース層５１Ａ（または第２ベース層５１Ｂ）におけるＡｌの濃度は、下から上に向かって徐々に減少し、４つのスタックユニット５０の第１ベース層５１Ａ（または第２ベース層５１Ｂ）におけるＧａの濃度は、下から上に向かって徐々に増加する。本発明の１つの実施形態において、４つの第１ドープ層５３ＡにおけるＡｌの濃度は、下から上に向かって、それぞれｙ１、ｙ２、ｙ３、およびｙ４である。ここで、ｙ１＝ｙ２＝ｙ３＝ｙ４、ｙ１≠ｙ２≠ｙ３≠ｙ４、ｙ１＞ｙ２＞ｙ３＞ｙ４、またはｙ１＜ｙ２＜ｙ３＜ｙ４である。

本発明の１つの実施形態において、バッファスタック２００Ｂは、４つのスタックユニット５０を含む。第１ベース層５１Ａと第２ベース層５１Ｂの厚さは、実質的に同じである。第１ベース層５１Ａ（または第２ベース層５１Ｂ）の厚さは、下から上に向かって、それぞれｄａ１、ｄａ２、ｄａ３、およびｄａ４である。ここで、ｄａ１＝ｄａ２＝ｄａ３＝ｄａ４、ｄａ１≠ｄａ２≠ｄａ３≠ｄａ４、ｄａ１＞ｄａ２＞ｄａ３＞ｄａ４、またはｄａ１＜ｄａ２＜ｄａ３＜ｄａ４である。４つの第１ドープ層５３Ａの厚さは、下から上に向かって、それぞれｄｃ１、ｄｃ２、ｄｃ３、およびｄｃ４である。ここで、ｄｃ１＝ｄｃ２＝ｄｃ３＝ｄｃ４、ｄｃ１≠ｄｃ２≠ｄｃ３≠ｄｃ４、ｄｃ１＞ｄｃ２＞ｄｃ３＞ｄｃ４、またはｄｃ１＜ｄｃ２＜ｄｃ３＜ｄｃ４である。

図１０は、本発明の１つの実施形態に係るバッファスタック２００Ｃの概略的断面図である。ここで、バッファスタック２００Ｃは、図１に示したバッファスタック２００と同じ機能を果たすことができる。図１０に示した実施形態において、図８および図９に示したバッファスタックと同じ技術内容については、説明を省略する。図８に示した（すなわち、複数のサンドイッチ状の薄膜構造を適用することによってバッファスタックが実現される）半導体装置と比較して、図１０のバッファスタック２００Ｃは、５層構造を有する複数のスタックユニット７０を有する。

本発明の１つの実施形態において、半導体装置のスタックユニット７０は、第１ベース層５１Ａ、第１ドープ層５３Ａ、および第２ベース層５１Ｂの他に、さらに、第２ドープ層５３Ｂおよび第３ベース層５１Ｃを含む。第２ドープ層５３Ｂは、第２ベース層５１Ｂと第３ベース層５１Ｃの間に配置される。

本発明の１つの実施形態において、第３ベース層５１Ｃは、ＡｌＧａＮを含み、第２ドープ層５３Ｂは、ＡｌＧａＮまたはＢＡｌＧａＮを含む。本発明の１つの実施形態において、第２ドープ層５３Ｂにおけるドーパントは、炭素または鉄を含み、第２ドープ層５３Ｂは、Ｃ−ＡｌＧａＮ、Ｃ−ＢＡｌＧａＮ、Ｆｅ−ＡｌＧａＮ、またはＦｅ−ＢＡｌＧａＮであってもよい。各スタックユニット７０において、第１ベース層５１Ａ、第２ベース層５１Ｂ、および第３ベース層５１ＣにおけるＡｌの濃度は、実質的に同じであり、実質的にドーパント（炭素または鉄）を含まない。

以上のように、図１０に示したバッファスタックは、ＡｌＧａＮで構成されたベース層の間に２つのドープ層を挿入することによって、バッファスタックを形成する。２つのドープ層におけるドーパントの濃度は、同じであっても、異なっていてもよい。反対に、図５に示したバッファスタック２００Ｂは、ＡｌＧａＮで構成されたベース層の間に１つのドープ層を挿入することによって、バッファスタック２００Ｂを形成する。あるいは、図９に示すように、ＡｌＧａＮで構成されたベース層の間に３つまたはそれ以上のドープ層を挿入することによって、バッファスタックを形成する。

以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

本発明の１つの実施形態において提供する半導体装置は、超格子スタックにおける少なくとも１つの膜（または一部の領域）にドーパントを移植することによって、ドープ層を形成する。それにより、超格子スタックの導電率を下げることができ（すなわち、超格子スタックの絶縁度を向上させることができ）、半導体装置の降伏電圧を効果的に上げることができる。ドーパントを有さない膜と比較して、ドーパントを有する膜は、好ましくない結晶度と粗度を有する。ここで提供した半導体装置は、ドーパントを有する薄膜層の上方にドーパントを有さない膜をエピタキシャル成長させる。ドーパントを有さない膜は、良好な結晶度と粗度を有するため、エピタキシー層の結晶度と粗度を回復させることができる。さらに詳しく説明すると、本発明の超格子スタックは、ドーパントを有し、且つ好ましくない結晶度と粗度を有するドープ層の上方にドーパントを有さない膜をエピタキシャル成長させることによって、エピタキシー層の結晶度と粗度を回復および向上させ；その後、ドーパントを有する別のドープ層をエピタキシャル成長させる。本発明に基づいて膜（ドーパントを有さない）とドープ層（ドーパントを有する）を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ（ドーパントを有するドープ層の配置により）、結果として生じる半導体装置は、好ましい結晶度と粗度を有することができる（ドーパントを有さない膜の配置により）。

半導体装置の超格子スタックの膜にドーパントを移植すると、半導体装置全体のボウイングの問題が生じる。したがって、半導体装置の作成に適用したウェハは、割れる可能性がある。本発明の１つの実施形態において、ドーパントを有するドープ層の間にドーパントを有さない膜を挿入することによって、超格子スタックが完全にドーパントを有するドープ層で構成されないようにする。それにより、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。また、超格子スタックにおけるＧａの濃度も半導体装置全体のボウイングの問題をもたらす。本発明の１つの実施形態において、Ａｌの濃度の増加によって、半導体装置全体のボウイングの問題が低減する。詳しく説明すると、濃度の高いＡｌを有する膜を濃度の高いＧａを有する膜の間に挿入することによって、膜内のＧａによって生じるボウイングの問題を解決することができ、さらに、半導体装置全体のボウイングの問題をより大きな程度に解決することができる。

ここで、本発明は、超格子スタックにおける第１膜と第２膜を交互にエピタキシャル成長させることによって、半導体装置の降伏電圧を上げることができ、半導体装置全体のボウイングの問題を解決することができる。その結果、エピタキシャルプロセスの後の冷却プロセスにおいて、半導体装置の製造に用いたウェハがボウイングの問題により割れたり壊れたりしない。

１０ 半導体装置
１１ 基板
１３ 初期層
２１ ベース層
２３ ドープ層
３１ 電子輸送層
３３ 電子供給層
５０、７０ スタックユニット
５１Ａ 第１ベース層
５１Ｂ 第２ベース層
５１Ｃ 第３ベース層
５３Ａ 第１ドープ層
５３Ｂ 第２ドープ層
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ 超格子スタック
１２１、１３１、１４１、１５１、１６１ 第１膜
１２３、１３３、１４３、１５３、１６３ 第２膜
１４５、１５５、１６５ ドープ層
２００、２００Ａ、２００Ｂ、２００Ｃ バッファスタック

Claims (21)

1. 基板と、
   前記基板の上に配置され、窒化アルミニウムを含む初期層と、
   前記初期層の上に配置され、複数の第１膜と複数の第２膜を含み、前記第１膜と前記第２膜が前記初期層の上に交互に積み重ねられた超格子スタックと、
   前記超格子スタックと前記初期層の間に配置されたバッファスタックと、
   を含み、
   前記第１膜および前記第２膜のうちの少なくとも１つが、炭素、鉄、およびその組み合わせからなる群より選ばれたドーパントを有するドープ層であり、もう１つが、実質的にドーパントを含まず、
   前記バッファスタックが、複数のベース層、および２つの隣接するベース層の間に配置された少なくとも１つのドープ層を含み、前記ベース層が、窒化アルミニウムガリウムを含み、前記少なくとも１つのドープ層が、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含み、前記バッファスタックにおいて、前記ベース層におけるアルミニウムの濃度が徐々に減少し、前記ベース層におけるガリウムの濃度が徐々に増加し、前記少なくとも１つのドープ層におけるドーパントが、炭素または鉄を含み、前記ベース層が、実質的に炭素または鉄を含まない半導体装置。
2. 前記第１膜が、Ａｌ_xＧａ_1-xＮまたは窒化アルミニウムを含み、前記第２膜が、Ａｌ_yＧａ_1-yＮまたは窒化ガリウムを含み、ＸおよびＹが、０〜１の間であり、且つ０にも１にも等しくなく、Ｘが、Ｙに等しくない請求項１に記載の半導体装置。
3. 前記第１膜が、前記ドープ層であり、前記第２膜が、実質的に炭素または鉄を含まない請求項１に記載の半導体装置。
4. 前記第２膜が、前記ドープ層であり、前記第１膜が、実質的に炭素または鉄を含まない請求項１に記載の半導体装置。
5. 前記少なくとも１つのドープ層の数が複数であり、前記ドープ層と前記ベース層が前記初期層の上に交互に積み重ねられた請求項１に記載の半導体装置。
6. 前記バッファスタックが複数のスタックユニットを含み、少なくとも１つの前記スタックユニットが、第１ベース層、第１ドープ層、および第２ベース層を含み、前記第１ベース層におけるアルミニウムの濃度が、前記第２ベース層におけるアルミニウムの濃度と実質的に同じであり、前記第１ドープ層が、前記第１ベース層と前記第２ベース層の間に配置され、前記第１ベース層および前記第２ベース層が、窒化アルミニウムガリウムを含み、前記第１ドープ層が、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含み、前記第１ドープ層におけるドーパントが、炭素または鉄を含み、前記第１ベース層および前記第２ベース層が、実質的に炭素または鉄を含まない請求項１に記載の半導体装置。
7. 各前記スタックユニットが、前記第１ベース層と前記第２ベース層の間に配置された前記第１ドープ層を含む請求項６に記載の半導体装置。
8. 前記少なくとも１つの前記スタックユニットが、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含む第２ドープ層および窒化アルミニウムガリウムを含む第３ベース層をさらに含み、前記第２ドープ層が、前記第２ベース層と前記第３ベース層の間に配置された請求項６に記載の半導体装置。
9. 前記第３ベース層が、実質的に炭素または鉄を含まない請求項８に記載の半導体装置。
10. 各前記スタックユニットにおいて、前記第１ベース層、前記第２ベース層、および前記第３ベース層におけるアルミニウムの濃度が、実質的に同じである請求項８に記載の半導体装置。
11. 基板と、
    前記基板の上に配置され、窒化アルミニウムを含み初期層と、
    前記初期層の上に配置され、複数の第１膜、複数の第２膜、および少なくとも１つのドープ層を含み、前記第１膜と前記第２膜が前記初期層の上に交互に積み重ねられた超格子スタックと、
    前記超格子スタックと前記初期層の間に配置されたバッファスタックと、
    を含み、
    前記少なくとも１つのドープ層が、前記第１膜および前記第２膜のうちの１つの中に配置され、前記少なくとも１つのドープ層のドーパントが、炭素、鉄、およびその組み合わせからなる群より選ばれ、
    前記バッファスタックが、複数のベース層、および２つの隣接するベース層の間に配置された少なくとも１つのドープ層を含み、前記ベース層が、窒化アルミニウムガリウムを含み、前記少なくとも１つのドープ層が、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含み、前記バッファスタックにおいて、前記ベース層におけるアルミニウムの濃度が徐々に減少し、前記ベース層におけるガリウムの濃度が徐々に増加し、前記少なくとも１つのドープ層におけるドーパントが、炭素または鉄を含み、前記ベース層が、実質的に炭素または鉄を含まない半導体装置。
12. 前記第１膜が、Ａｌ_xＧａ_1-xＮまたは窒化アルミニウムを含み、前記第２膜が、Ａｌ_yＧａ_1-yＮまたは窒化ガリウムを含み、ＸおよびＹが、０〜１の間であり、且つ０にも１にも等しくなく、Ｘが、Ｙに等しくない請求項１１に記載の半導体装置。
13. 前記少なくとも１つのドープ層が、前記第１膜の中に配置され、前記第２膜が、実質的に炭素または鉄を含まない請求項１１に記載の半導体装置。
14. 前記少なくとも１つのドープ層が、前記第２膜の中に配置され、前記第１膜が、実質的に炭素または鉄を含まない請求項１１に記載の半導体装置。
15. 前記少なくとも１つのドープ層が、前記第１膜と前記第２膜の中に配置された請求項１１に記載の半導体装置。
16. 前記少なくとも１つのドープ層の数が複数であり、前記ドープ層と前記ベース層が、前記初期層の上に交互に積み重ねられた請求項１１に記載の半導体装置。
17. 前記バッファスタックが複数のスタックユニットを含み、少なくとも１つの前記スタックユニットが、第１ベース層、第１ドープ層、および第２ベース層を含み、前記第１ベース層におけるアルミニウムの濃度が、前記第２ベース層におけるアルミニウムの濃度と実質的に同じであり、前記第１ドープ層が、前記第１ベース層と前記第２ベース層の間に配置され、前記第１ベース層および前記第２ベース層が、窒化アルミニウムガリウムを含み、前記第１ドープ層が、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含み、前記第１ドープ層におけるドーパントが、炭素または鉄を含み、前記第１ベース層および前記第２ベース層が、実質的に炭素または鉄を含まない請求項１１に記載の半導体装置。
18. 各前記スタックユニットが、前記第１ベース層と前記第２ベース層の間に配置された前記第１ドープ層を含む請求項１７に記載の半導体装置。
19. 前記少なくとも１つの前記スタックユニットが、窒化アルミニウムガリウムまたは窒化ホウ素アルミニウムガリウムを含む第２ドープ層および窒化アルミニウムガリウムを含む第３ベース層をさらに含み、前記第２ドープ層が、前記第２ベース層と前記第３ベース層の間に配置された請求項１７に記載の半導体装置。
20. 前記第３ベース層が、実質的に炭素または鉄を含まない請求項１９に記載の半導体装置。
21. 各前記スタックユニットにおいて、前記第１ベース層、前記第２ベース層、および前記第３ベース層におけるアルミニウムの濃度が、実質的に同じであり、前記バッファスタックにおけるアルミニウムの濃度が、下から上に向かって徐々に減少する請求項１９に記載の半導体装置。