JP2007221001A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2007221001A
JP2007221001A JP2006041426A JP2006041426A JP2007221001A JP 2007221001 A JP2007221001 A JP 2007221001A JP 2006041426 A JP2006041426 A JP 2006041426A JP 2006041426 A JP2006041426 A JP 2006041426A JP 2007221001 A JP2007221001 A JP 2007221001A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
lattice constant
composition
constant difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006041426A
Other languages
English (en)
Other versions
JP5116977B2 (ja
Inventor
Sadahiro Katou
禎宏 加藤
Yoshihiro Sato
義浩 佐藤
Kiyoteru Yoshida
清輝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006041426A priority Critical patent/JP5116977B2/ja
Publication of JP2007221001A publication Critical patent/JP2007221001A/ja
Application granted granted Critical
Publication of JP5116977B2 publication Critical patent/JP5116977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】所定値以上の格子定数の差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できること。
【解決手段】この発明にかかる半導体素子100は、GaN等の窒化物系化合物半導体によって形成される化合物半導体層11と、この化合物半導体層11に対する格子定数差が0.7%以上であるAlN等の窒化物系化合物半導体によって形成される化合物半導体層13と、層領域内の微小部分での格子定数差が0.7%以下である中間層12と含む多層構造を備える。この場合、中間層12は、化合物半導体層11,13の積層界面に介在し、両端の化合物半導体層11,13の接合界面での格子定数差を0.7%以下にする。
【選択図】 図1

Description

この発明は、窒化物系化合物半導体によって形成される複数の層を基板上に積層した多層構造を有する半導体素子に関するものである。
窒化物系化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体材料が本質的に有する特性から、高耐圧素子、高速素子として有望な電子素子である。特に、GaN系化合物半導体を用いて形成された電界効果トランジスタ(FET:Field Effect Transistor)は、高い絶縁耐圧特性を有し、400℃近い高温環境下においても動作する固体素子として注目されている。このようなGaN系化合物半導体を用いて形成されたFET(GaN系FET)において、半導体動作を担う層である半導体動作層は、GaN、AlGaN、AlInGaN等のGaN系化合物半導体からなる層を適宜積層して形成される。また、GaN系化合物半導体では、SiまたはGaAs等の大口径な単結晶基板を作製することが困難であるため、GaN系FETは、一般に、サファイアまたはSi等の基板を用いて作製される。
すなわち、GaN系FETを作製する場合、サファイアまたはSi等の基板上にGaNからなるバッファ層が形成され、このバッファ層上にGaN系化合物半導体からなる半導体動作層が形成され、この半導体動作層の表面にソース電極とゲート電極とドレイン電極とが形成される。この場合、半導体動作層は、GaN系FETの半導体動作を担う層であり、例えば、非ドープGaNからなる電子走行層、非ドープAlGaNからなる電子供給層、およびコンタクト層を順次積層して形成される。
なお、GaNからなるバッファ層は、サファイアまたはSiとGaNとの格子定数の差が大きいため、サファイアまたはSi等の基板上に高温でエピタキシャル成長させることは困難である。したがって、サファイアまたはSi等の基板上に、先ず、500〜600℃程度の比較的低温の基板温度で第1のGaN層またはAlN層を形成し、つぎに、この第1のGaN層上に高温で第2のGaN層を形成する。このようにして、サファイアまたはSi等の基板上に、かかる第1および第2のGaN層からなるバッファ層、すなわちGaNからなるバッファ層をエピタキシャル成長させることができる。
このように作製されるGaN系FETの一種として、ピエゾ効果によって半導体動作層の電子走行層と電子供給層との積層界面に2次元電子ガス層を形成し、かかる2次元電子ガス層の高電子移動度を利用した高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が、開発されている(特許文献1を参照)。
一方、このようなGaN系FETには、サファイアまたはSi等の基板とGaN系化合物半導体からなる半導体動作層との間に、組成が異なる第1の層と第2の層とを交互に積層して形成される多層構造のバッファ層を介在させ、この基板と半導体動作層との格子定数の差によって発生する応力を低減したものもある(特許文献2を参照)。
この多層構造のバッファ層は、例えばGaNからなる第1の層とAlNからなる第2の層とを交互に積層して形成され、かかる第1の層と第2の層との積層界面に、これら両者の格子定数の差に起因する歪みを有する面が形成される。このような多層構造のバッファ層は、この歪みを有する面が多層形成されているため、基板側から発生した貫通転位の伝播方向を曲げることができ、この貫通転位のエピタキシャル成長方向への伝播を抑制することができる。これによって、この多層構造のバッファ層は、上層に形成された電子走行層の2次元電子ガス層への貫通転位の伝播を抑制できる。なお、貫通転位は、電子走行層に形成される2次元電子ガス層に伝播した場合、この2次元電子ガス層内の2次元電子ガスの濃度および移動度を低下させるという事態を招来する。
特開2005−85852号公報 特開2003−59948号公報
しかしながら、上述した従来の半導体素子では、多層構造を形成する窒化物系化合物半導体層(例えば、上述した多層構造のバッファ層を形成する第1の層および第2の層)の結晶界面に発生する歪みに起因して、この窒化物系化合物半導体層の結晶性を劣化させる場合が多く、良好な結晶性の窒化物系化合物半導体層を多層形成することが困難であるという問題点があった。例えば、上述した多層構造のバッファ層は、GaNからなる第1の層とAlNからなる第2の層との結晶界面の歪み、すなわちGaNとAlNとの結晶界面における格子定数の差(2.5%程度)に起因して、第1の層または第2の層とを結晶性の良い状態で交互に多層形成することは困難である。
この発明は、上記事情に鑑みてなされたものであって、所定値以上の格子定数の差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できる半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、請求項1にかかる半導体素子は、窒化物系化合物半導体によって形成される第1の層と、前記第1の層に対する格子定数差が0.7%以上である窒化物系化合物半導体によって形成される第2の層と、前記第1の層と前記第2の層との積層界面に介在し、前記第1の層の接合界面での格子定数差と前記第2の層の接合界面での格子定数差と両端の前記接合界面に挟まれた領域内の微小部分での格子定数差とがいずれも0.7%以下である中間層と、を備えたことを特徴とする。
また、請求項2にかかる半導体素子は、上記の発明において、前記中間層は、前記領域内の微小部分での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を変化させることを特徴とする。
また、請求項3にかかる半導体素子は、窒化物系化合物半導体によって形成される化合物半導体層と、多層に形成された複数の前記化合物半導体層の積層界面に介在し、両端の前記化合物半導体層の各接合界面での格子定数差がいずれも0.7%以下であり、且つ、両端の前記接合界面に挟まれた領域内の微小部分での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を変化させ、前記領域内に、前記窒化物系化合物半導体に対する格子定数差が0.7%以上になる微小部分を有する中間層と、を備えたことを特徴とする。
また、請求項4にかかる半導体素子は、上記の発明において、前記中間層の組成は、前記層厚方向に対して連続的に変化し、前記領域内の微小部分での前記組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下であることを特徴とする。
また、請求項5にかかる半導体素子は、上記の発明において、前記第1の層および前記第2の層は、それぞれ複数であって交互に形成され、前記中間層は、交互に形成された前記第1の層と前記第2の層との各積層界面に介在することを特徴とする。
また、請求項6にかかる半導体素子は、上記の発明において、複数の前記第1の層のうちの第1の層の下端から次の第1の層の下端までの層厚は、6nm以上、3000nm以下であることを特徴とする。
また、請求項7にかかる半導体素子は、上記の発明において、前記第1の層と前記第2の層と前記中間層とを含む複合層は、バッファ層を形成することを特徴とする。
また、請求項8にかかる半導体素子は、上記の発明において、前記化合物半導体層および前記中間層は、それぞれ複数であって交互に形成されることを特徴とする。
また、請求項9にかかる半導体素子は、上記の発明において、複数の前記化合物半導体層のうちの化合物半導体層の下端から次の化合物半導体層の下端までの層厚は、6nm以上、3000nm以下であることを特徴とする。
また、請求項10にかかる半導体素子は、上記の発明において、前記化合物半導体層と前記中間層とを含む複合層は、バッファ層を形成することを特徴とする。
また、請求項11にかかる半導体素子は、上記の発明において、前記窒化物系化合物半導体は、AlxGa(1-x)N(0≦x≦1)を主成分にすることを特徴とする。
この発明によれば、0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できる半導体素子を実現することができるという効果を奏する。
以下、添付図面を参照して、この発明にかかる半導体素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
(実施の形態1)
図1は、この発明の実施の形態1にかかる半導体素子の一構成例を示す断面模式図である。図1に示すように、この半導体素子100は、シリコン(Si)等の基板1上に、AlNからなるAlN介在層2と、中間層3と、窒化物系化合物半導体によって形成されるバッファ層4と、半導体動作を担う半導体動作層5とを順次積層して形成される多層構造を有する。また、半導体素子100は、半導体動作層5上に、例えばソース電極6、ゲート電極7、およびドレイン電極8等の複数の電極を有する。
AlN介在層2は、SiとGaNとの間の格子定数を有するAlNによって形成され、基板1とバッファ層4との間に介在する。このようなAlN介在層2は、基板1とGaN等の窒化物系化合物半導体層との格子定数差を緩和し、基板1上にバッファ層4および半導体動作層5等を積層可能にする。
中間層3は、格子定数差が0.7%以上になるAlN介在層2とバッファ層4の下端部との積層界面に介在し、AlN介在層2上にバッファ層4の下端部(例えばGaNからなる窒化物系化合物半導体層)を結晶性の良い状態で積層可能にするとともに、AlN介在層2とバッファ層4の下端部との格子定数差を緩和する。具体的には、中間層3は、窒化物系化合物半導体層の一種であり、AlN介在層2を形成する窒化物系化合物半導体(AlN)とバッファ層4の下端部を形成する窒化物系化合物半導体(例えばGaN)との間の組成を有する窒化物系化合物半導体(例えばAlGaN)によって形成される。このような中間層3は、AlN介在層2の接合界面での格子定数差とバッファ層4の接合界面での格子定数差がいずれも0.7%以下である。また、中間層3は、これら両端の接合界面に挟まれた層領域内における任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつエピタキシャル成長方向(すなわち層厚方向)に対して組成を連続的に変化させる。すなわち、かかる組成変化に伴って中間層3の層領域内に形成される結晶界面での格子定数差は0.7%以下である。このような中間層3の組成は、例えば、AlN介在層2の接合界面近傍においてAlNに近いものであり、バッファ層4の接合界面近傍においてGaNに近いものであり、層領域内においてAlNからGaNに近づくように層厚方向に対して徐々に変化する。
バッファ層4は、基板1と窒化物系化合物半導体からなる半導体動作層5との格子定数差を緩和するとともに、半導体動作層5への貫通転位の伝播を抑制する。具体的には、バッファ層4は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体を用いて実現され、格子定数差が0.7%以上になる複数の層を交互に形成した多層構造を有する。より具体的には、バッファ層4は、格子定数差が0.7%以上になる化合物半導体層11と化合物半導体層13との積層界面に中間層12を介在させた多層構造を有する。さらに、バッファ層4は、化合物半導体層13の上部(すなわち化合物半導体層13と半導体動作層5との界面)に中間層14を有する。
化合物半導体層11は、例えば非ドープGaNからなる層であり、上述した中間層3を介してAlN介在層2上に形成される。この場合、AlN介在層2と化合物半導体層11との積層界面に中間層3が介在するので、化合物半導体層11は、結晶性の良い状態(例えば略平坦な状態)でAlN介在層2上に形成される。一方、化合物半導体層13は、化合物半導体層11に対して0.7%以上の格子定数差を有する窒化物系化合物半導体、例えば非ドープAlNからなる層であり、中間層12を介して化合物半導体層11上に形成される。この場合、化合物半導体層11,13の積層界面に中間層12が介在するので、化合物半導体層13は、結晶性の良い状態(例えば略平坦な状態)で化合物半導体層11上に形成される。
中間層12は、格子定数差が0.7%以上になる化合物半導体層11,13の積層界面に介在し、化合物半導体層11上に化合物半導体層13を結晶性の良い状態で積層可能にするとともに、化合物半導体層11,13の格子定数差を緩和する。具体的には、中間層12は、窒化物系化合物半導体層の一種であり、化合物半導体層11を形成する窒化物系化合物半導体(例えばGaN)と化合物半導体層13を形成する窒化物系化合物半導体(例えばAlN)との間の組成を有する窒化物系化合物半導体(例えばAlGaN)によって形成される。このような中間層12は、両端の化合物半導体層11,13の各接合界面での格子定数差がいずれも0.7%以下である。また、中間層12は、これら両端の各接合界面に挟まれた層領域内における任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を連続的に変化させる。すなわち、かかる組成変化に伴って中間層12の層領域内に形成される結晶界面での格子定数差は0.7%以下である。このような中間層12の組成は、例えば、化合物半導体層11の接合界面近傍においてGaNに近いものであり、化合物半導体層13の接合界面近傍においてAlNに近いものであり、層領域内においてGaNからAlNに近づくように層厚方向に対して徐々に変化する。
中間層14は、格子定数差が0.7%以上になる化合物半導体層13と半導体動作層5の下端部との積層界面に介在し、化合物半導体層13上に半導体動作層5の下端部(例えば非ドープGaNからなる電子走行層)を結晶性の良い状態で積層可能にするとともに、化合物半導体層13と半導体動作層5の下端部との格子定数差を緩和する。具体的には、中間層14は、窒化物系化合物半導体層の一種であり、化合物半導体層13を形成する窒化物系化合物半導体(例えばAlN)と半導体動作層5の下端部を形成する窒化物系化合物半導体(例えばGaN)との間の組成を有する窒化物系化合物半導体(例えばAlGaN)によって形成される。このような中間層14は、化合物半導体層13の接合界面での格子定数差と半導体動作層5の接合界面での格子定数差がいずれも0.7%以下である。また、中間層14は、これら両端の接合界面に挟まれた層領域内における任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を連続的に変化させる。すなわち、かかる組成変化に伴って中間層14の層領域内に形成される結晶界面での格子定数差は0.7%以下である。このような中間層14の組成は、例えば、化合物半導体層13の接合界面近傍においてAlNに近いものであり、半導体動作層5の接合界面近傍においてGaNに近いものであり、層領域内においてAlNからGaNに近づくように層厚方向に対して徐々に変化する。
半導体動作層5は、半導体素子100の半導体動作を担う層であり、窒化物系化合物半導体を用いて実現され、バッファ層4上に積層される。具体的には、半導体動作層5は、例えば非ドープGaNからなる電子走行層15を下端部(すなわちバッファ層4の上部)に有し、この電子走行層5上にAlGaNからなる電子供給層16を有し、この電子供給層16上に高濃度ドープGaNからなるコンタクト層17を有する。また、半導体動作層5の上部には、ソース電極6、ゲート電極7、およびドレイン電極等の複数の電極が形成される。
電子走行層15は、例えば非ドープGaNを用いて実現され、電子供給層16から供給された電子を高速走行させる。具体的には、電子走行層15は、上述したバッファ層4の中間層14上に形成され、上端部すなわち電子供給層16とのへテロ接合界面の直下に、2次元電子ガス層15aを有する。2次元電子ガス層15aは、このヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果によって発生するピエゾ電界に応じて形成され、電子供給層16によって供給された電子を高速走行させる。ここで、化合物半導体層13と電子走行層15との積層界面に中間層14が介在するので、電子走行層15は、結晶性の良い状態(例えば略平坦な状態)でバッファ層4上に形成される。
電子供給層16は、電子走行層15に比してバンドギャップエネルギーが大きい化合物半導体、例えばAlGaNを用いて実現され、電子走行層15上に積層される。この場合、電子供給層16は、電子走行層15に比して薄い層厚を有し、電子走行層15に対してヘテロ接合される。このような電子供給層16は、電子走行層15に対して電子を供給する。かかる電子供給層16によって供給された電子は、電子走行層15の2次元電子ガス層15aを高速走行し、例えばソース電極6からドレイン電極8に移動する。
コンタクト層17は、n型不純物が高濃度にドーピングされた窒化物系化合物半導体、例えば高濃度ドープGaNを用いて実現され、電子供給層16上に形成される。コンタクト層17は、上部にソース電極6とドレイン電極とが形成され、かかるソース電極6またはドレイン電極8と電子供給層16とのコンタクト抵抗を低減する。
ソース電極6およびドレイン電極8は、半導体動作層5上に形成されるオーミック電極として機能し、ゲート電極7は、半導体動作層5上に形成されるショットキー電極として機能する。具体的には、ソース電極6およびドレイン電極8は、例えばAl/Ti/Auの金属層によって実現され、コンタクト層17上にそれぞれ形成される。この場合、ソース電極6およびドレイン電極8は、コンタクト層17に対してオーミック接合される。一方、ゲート電極7は、例えばPt/Auの金属層によって実現され、電子供給層16上に形成される。この場合、ゲート電極7は、電子供給層16に対してショットキー接合される。
このような半導体素子100では、ソース電極6とドレイン電極8とを作動させた場合、電子走行層15のヘテロ接合界面に形成される2次元電子ガスがキャリアとして利用され、電子走行層15に供給された電子が2次元電子ガス層15a中を高速走行してドレイン電極8まで移動する。このとき、ゲート電極7に印加する電圧を制御してゲート電極7直下の空乏層の厚さを変化させることによって、ソース電極6からドレイン電極8へ移動する電子、すなわちドレイン電流を制御することができる。
つぎに、上述した化合物半導体層11,13と中間層12,14とを有する多層構造のバッファ層4の組成変化について説明する。図2は、層厚方向に対して組成変化するバッファ層4の組成プロファイルの一例を示す模式図である。バッファ層4は、上述したように、化合物半導体層11と中間層12と化合物半導体層13と中間層14とをこの順にエピタキシャル成長させて形成される。このようなバッファ層4は、例えば図2に示すように、このエピタキシャル成長方向(すなわち層厚方向A)に対して組成を変化させる。
すなわち、化合物半導体層11は、層厚方向Aに対してGaNの均一な組成を有する。中間層12は、化合物半導体層11,13の間の組成AlxGa(1-x)Nを有し、層厚方向Aに対してGaNからAlNに連続的且つ直線的にこの組成を変化させる。この場合、中間層12の組成AlxGa(1-x)NのAl組成比xは、層厚方向Aに対して0から1に連続的に変化する。また、化合物半導体層13は、層厚方向Aに対してAlNの均一な組成を有する。中間層14は、化合物半導体層11と電子走行層15との間の組成AlxGa(1-x)Nを有し、層厚方向Aに対してAlNからGaNに連続的且つ直線的にこの組成を変化させる。この場合、中間層14の組成AlxGa(1-x)NのAl組成比xは、層厚方向Aに対して1から0に連続的に変化する。
ここで、中間層12の組成は、両端の接合界面において化合物半導体層11,13の各組成にそれぞれ連続し、これら両端の接合界面に挟まれた層領域内(すなわち中間層12の層領域内)における任意の微小部分での格子定数差Δd1は、0.7%以下である。また、中間層12の組成が層厚方向Aに対して連続的に変化する場合、かかる中間層12の微小部分における組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0%/nm以下であることが望ましい。これによって、中間層12は、化合物半導体層11から化合物半導体層13に向けて、任意の微小部分での格子定数差Δd1を確実に0.7%以下に維持しつつ組成を変化できる。一方、中間層14の組成は、両端の接合界面において化合物半導体層11と電子走行層15の各組成にそれぞれ連続し、これら両端の接合界面に挟まれた層領域内(すなわち中間層14の層領域内)における任意の微小部分での格子定数差Δd2は、0.7%以下である。また、中間層14の組成が層厚方向Aに対して連続的に変化する場合、かかる中間層14の微小部分における組成変化の傾きに対応する格子定数差の変化量は、0%/nm以上、0.7%/nm以下であることが望ましい。これによって、中間層14は、化合物半導体層13から電子走行層15に向けて、任意の微小部分での格子定数差Δd2を確実に0.7%以下に維持しつつ組成を変化できる。
また、化合物半導体層11の下端から電子走行層15の下端までの層厚、すなわち中間層12,14と化合物半導体層11,13とを一組とする複合層の層厚は、6nm以上、3000nm以下であることが望ましい。さらには、化合物半導体層11,13の層厚は、5nm以上、3000nm以下であることが望ましく、中間層12,14の層厚は、0.1nm以上、20nm以下であることが望ましい。これによって、上述した中間層12,14の組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下に設定し易くなる。
なお、ここでいう格子定数差は、結晶界面を境に接合する両側の窒化物系化合物半導体の格子定数a1,a2を用い、次式(1)に基づいて算出される。
格子定数差(%)=|1−a2/a1|×100 ・・・(1)
例えば、GaNからなる化合物半導体層11とAlNからなる化合物半導体層13との格子定数差D1は、GaNの格子定数a1(=3.189Å)とAlNの格子定数a2(=3.112Å)とを式(1)に代入して算出され、約2.5%になる。また、非ドープGaNからなる電子走行層15とAlNからなる化合物半導体層13との格子定数差は、この格子定数差D1と同値である。
このような中間層12を化合物半導体層11,13の積層界面に介在させることによって、例えば格子定数差が2.5%である化合物半導体層11,13に挟まれた層領域内の微小部分(例えば結晶界面等)での格子定数差は、全て0.7%以下になる。このため、化合物半導体層13は、中間層12を介して化合物半導体層11上に、結晶性の良い状態でエピタキシャル成長できる。この場合、化合物半導体層13は、中間層12上に略平坦な状態で積層される。これと同様に、化合物半導体層13と電子走行層15との積層界面に中間層14を介在させることによって、例えば格子定数差が2.5%である化合物半導体層13と電子走行層15に挟まれた層領域内の微小部分(例えば結晶界面等)での格子定数差は、全て0.7%以下になる。このため、電子走行層15は、中間層14を介して化合物半導体層13上に、結晶性の良い状態でエピタキシャル成長できる。この場合、電子走行層15は、中間層14上に略平坦な状態で積層される。
このことは、以下に述べる窒化物系化合物半導体層の結晶性と格子定数差との関係に基づいている。本願発明者等は、GaNからなる窒化物系化合物半導体層(実験層E1)の上部にAlxGa(1-x)N(0≦x≦1)からなる窒化物系化合物半導体層(実験層E2)をエピタキシャル成長させ、この実験層E2の結晶性と実験層E1,E2の格子定数差との関係を実験的に見出した。この実験では、実験層E2のAl組成比xをパラメータとして変化させ、層厚500nmの実験層E1上に層厚25nmの実験層E2をエピタキシャル成長させ、原子間力顕微鏡(AFM)としてDigital Instruments社製のNanoscopeIIIを用いてこの実験層E2の表面粗さRMSを測定し、その後、この実験層E2と実験層E1との格子定数差を導出した。図3は、実験層E2のAl組成比xと表面粗さRMSとの関係を例示する模式図である。
図3に示すように、実験層E2の表面粗さRMSは、Al組成比xが0以上、約0.3以下の値である場合、略一定値(0.75nm程度)である。一方、実験層E2の表面粗さRMSは、Al組成比xが約0.3である場合を境に急激に増加し、Al組成比xが約0.3から1.0に近づくとともに単純増加した。例えば、実験層E2の表面粗さRMSは、Al組成比xが0.41である場合に約2.1nmであり、Al組成比xが0.59である場合に約4.5nmであった。すなわち、実験層E2のAl組成比xが約0.3である場合を境に、実験層E2の表面は、凹凸が激しく乱れた状態になった。これは、Al組成比xが約0.3である場合を境に実験層E2が臨界膜厚を超え、結晶が崩れたためと推定される。
ここで、Al組成比xを約0.3に設定した実験層E2と実験層E1との格子定数差(歪み量)は0.73%であり、Al組成比xを約0.59に設定した実験層E2と実験層E1との格子定数差(歪み量)は、1.47%であった。また、Al組成比xを1.0に設定した実験層E2(すなわちAlN層)と実験層E1との格子定数差(歪み量)は、約2.5%である。したがって、実験層E2は、実験層E1に対する格子定数差が0.7%以下である場合に良好な結晶性を得ることができる。一方、実験層E2は、実験層E1に対する格子定数差が0.73%以上である場合に結晶表面の凹凸が激しくなり、その結晶性が劣化する。このことは、実験層E1(すなわちGaN層)上に、GaN層に対して0.73%以上の格子定数差を有するAlGaN層を層厚1.0nm以上にエピタキシャル成長させた場合に顕著である。
以上の実験結果から判るように、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体層は、エピタキシャル成長方向の微小部分(例えば結晶界面)における格子定数差を0.7%以下にすることによって、結晶性の良い状態で多層形成できる。すなわち、格子定数差が0.7%以上になる化合物半導体層11,13および電子走行層15は、上述したように中間層12,14を各接合界面に介在させることによって、結晶を崩すことなく結晶性の良い状態でエピタキシャル成長することができる。
かかる化合物半導体層11,13と中間層12,14とを有する多層構造のバッファ層4は、エピタキシャル成長方向の任意の微小部分における格子定数差が0.7%以下であるとともに、化合物半導体層11,13によって生じる0.7%以上(具体的には約2.5%)の格子定数差、すなわち歪みを有する。このようなバッファ層4は、基板1と半導体動作層5との格子定数差を緩和するとともに、半導体動作層5への貫通転位の伝播を抑制できる。具体的には、例えばAlN介在層2は、基板1に対する大きな格子定数差に起因して貫通転位を発生させる。この貫通転位は、エピタキシャル成長方向に伝播する場合が多く、仮に、電子走行層15の2次元電子ガス層15aに伝播した場合、この2次元電子ガス層15a内の2次元電子ガスの濃度および移動度を低下させる。しかし、バッファ層4は、上述したように層内に0.7%以上の歪みを有するので、この貫通転位の伝播方向を曲げることができ、かかる貫通転位のエピタキシャル成長方向への伝播を抑制するとともに、半導体動作層5への貫通転位の伝播を抑制できる。これと同時に、バッファ層4は、エピタキシャル成長方向の任意の微小部分における格子定数差が0.7%以下であるので、多層構造内での新たな貫通転位の発生を防止するとともに、多層構造内の各結晶界面におけるクラックの発生を防止できる。
つぎに、この発明の実施の形態1にかかる半導体素子100の製造方法について説明する。半導体素子100を製造する場合、サファイアまたはシリコン等の基板1上に、MOCVD(Metal Organic Chemical Vapor Deposition)法によってAlN介在層2と中間層3とバッファ層4と半導体動作層5とが順次形成され、この半導体動作層5上に、複数の電極、例えばソース電極6とゲート電極7とドレイン電極8とが形成される。
具体的には、まず、フッ化水素酸等によって化学エッチングを加えたSiの基板1をMOCVD装置内に導入し、ターボポンプを用いてMOCVD装置内の真空度を100[hPa]以下にした。その後、このMOCVD装置内の基板1を800[℃]に昇温し、このMOCVD装置内の温度が安定した場合、基板1を900[rpm]で回転させ、窒化物系化合物半導体の原料となるトリメチルアルミニウム(TMA)とアンモニア(NH3)とをそれぞれ58[μmol/min]、12[l/min]の流量で基板1の表面に導入し、成長時間を4[min]にして層厚50[nm]のAlNからなるAlN介在層2を基板1上に積層した。
なお、基板1は、Siの基板に代えてサファイアの基板であってもよい。この場合、フッ化水素酸等によって化学エッチングを加えたサファイアの基板1をMOCVD装置内に導入し、上述したSiの場合と同様に、このサファイアの基板1上にAlN介在層2を形成すればよい。
つぎに、基板1の温度を1030[℃]に昇温し、その後、トリメチルガリウム(TMGa)を29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、ビスシクロペンタジエニルマグネシウム(CP2Mg)を0.01[μmol/min]の流量にして、これらをAlN介在層2の上部に導入し、成長時間を40[sec]にして層厚20[nm]のAlxGa(1-x)N(0≦x≦1)からなる中間層3をAlN介在層2上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。
続いて、中間層3の上部にバッファ層4を形成する。具体的には、TMGaとNH3とをそれぞれ58[μmol/min]、12[l/min]の流量で中間層3の上部に導入し、成長時間を600[sec]にして層厚300[nm]のGaNからなる化合物半導体層11を中間層3上に積層した。つぎに、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、成長時間を40[sec]にして層厚20[nm]のAlxGa(1-x)N(0≦x≦1)からなる中間層12を化合物半導体層11上に積層した。続いて、TMAとNH3とをそれぞれ58[μmol/min]、12[l/min]の流量で中間層12の上部に導入し、成長時間を40[sec]にして層厚20[nm]のAlNからなる化合物半導体層13を中間層12上に積層した。その後、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを化合物半導体層12の上部に導入し、成長時間を40[sec]にして層厚20[nm]のAlxGa(1-x)N(0≦x≦1)からなる中間層14を化合物半導体層12上に積層した。このようにして、化合物半導体層11,13および中間層12,14からなる多層構造のバッファ層4が形成された。
つぎに、バッファ層4の上部に半導体動作層5を形成する。具体的には、TMGaとNH3とをそれぞれ58[μmol/min]、12[l/min]の流量で中間層14の上部に導入し、成長時間を1000[sec]にして層厚500[nm]の非ドープGaNからなる電子走行層15を中間層14上に積層した。続いて、TMGaを41[μmol/min]の流量にし、TMAを17[μmol/min]の流量にし、NH3を12[l/min]の流量にして、これらを電子走行層15の上部に導入し、成長時間を40[sec]にして層厚20[nm]のAlGaNからなる電子供給層16を電子走行層15上に積層した。さらに、TMGaを58[μmol/min]の流量にし、SiH4を0.01[μmol/min]の流量にし、NH3を12[l/min]の流量にして、これらを電子供給層16の上部に導入し、成長時間を40[sec]にして層厚20[nm]の高濃度ドープGaNからなるコンタクト層17を電子供給層16に形成した。
その後、フォトリソグラフィを利用したパターンニングによって、半導体動作層5上にSiO2膜からなるマスクを形成するとともに、ソース電極6およびドレイン電極8を形成すべきコンタクト層17の上部に各電極形状に対応した開口部を形成する。そして、この開口部にAu、Ti、およびAlをそれぞれ膜厚100[nm]、50[nm]、および50[nm]として順次蒸着して、Al/Ti/Auの金属層からなるソース電極6およびドレイン電極8をコンタクト層17上に形成する。
続いて、この半導体動作層5上のマスクを除去し、これまでに形成した半導体動作層5、ソース電極6、およびドレイン電極8の各上部にフォトレジストからなるマスクを新たに形成する。そして、ゲート電極7を形成すべき電子供給層16の上部に電極形状に対応した開口部をこのマスクに形成する。つぎに、このマスクの開口部にAuおよびPtをそれぞれ膜厚200[nm]および100[nm]として順次蒸着し、Pt/Auの金属層からなるゲート電極7を電子供給層16上に形成した。その後、このマスクを除去し、図1に例示した半導体素子100が製造された。
なお、この発明の実施の形態1では、窒化物系化合物半導体からなる化合物系半導体層11,13と中間層12,14とによって形成される複合層を1組有していたが、これに限らず、このような複合層を複数組有していてもよい。このような1組以上の複合層を用いてバッファ層を形成してもよいし、半導体動作層を形成してもよい。
また、この発明の実施の形態1では、バッファ層4は層厚方向Aに対して連続的且つ直線的に組成変化していたが、これに限らず、バッファ層4は層厚方向Aに対して連続的且つ曲線的に組成変化してもよい。具体的には、図4に例示するように、中間層12,14は、組成変化の傾きを変化させつつ層厚方向Aに対して連続的に組成変化してもよい。この場合、層厚方向Aの任意の微小部分での格子定数差Δd1,Δd2は、いずれも0.7%以下であればよい。且つ、かかる組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下であればよい。
さらに、中間層12,14の各隣接層との接合界面における組成は、かかる接合界面における格子定数差が0.7%以下であれば、これら各隣接層の組成に連続していなくてもよい。また、中間層12,14の組成変化は、上述したような直線的なものと曲線的なものとを組み合わせた連続的変化であってもよい。
また、この発明の実施の形態1では、バッファ層4は層厚方向Aに対して連続的に組成変化していたが、これに限らず、バッファ層4は、層厚方向Aに対して段階的に組成変化してもよい。具体的には、図5に例示するように、層厚方向Aの任意の微小部分での格子定数差Δd1,Δd2がいずれも0.7%以下であれば、中間層12,14は、層厚方向Aに対して段階的に組成変化してもよい。この場合、中間層12,14の組成変化は、かかる格子定数差Δd1,Δd2の条件を満足する範囲において、層厚方向Aに対して単純な変化(図5を参照)であってもよいし、複雑な変化(例えばAlGaN中のAl組成が増減する変化)であってもよい。さらに、かかる段階的な組成変化と上述した連続的な組成変化とを組み合わせたものであってもよい。
さらに、この発明の実施の形態1では、層厚方向Aに対して中間層12,14の組成を変化させていたが、これに限らず、中間層12,14の各隣接層との格子定数差がいずれも0.7%以下である場合、層厚方向Aに対して中間層12,14の組成を略均一にしてもよい。具体的には、図6に例示するように、中間層12は、両端の化合物半導体層11,13に対する各格子定数差Δd3,Δd4がいずれも0.7%以下になる略均一な組成を有してもよい。これと同様に、中間層14は、化合物半導体層13に対する格子定数差Δd5と電子走行層15に対する格子定数差Δd6とがいずれも0.7%以下になる略均一な組成を有してもよい。この場合、化合物半導体層11,13の格子定数差D1は0.7%以上、1.4%以下であり、化合物半導体層13と電子走行層15との格子定数差D2は0.7%以上、1.4%以下である。
以上、説明したように、この発明の実施の形態1では、0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層の積層界面に中間層を介在させ、かかる複数の窒化物系化合物半導体層と中間層との各接合界面での格子定数差を0.7%以下にし、且つ、かかる中間層におけるエピタキシャル成長方向の任意の微小部分での格子定数差を0.7%以下にするよう構成した。このため、かかる中間層を介して窒化物系化合物半導体層の上部に、この窒化物系化合物半導体層に対して0.7%以上の格子定数差を有する窒化物系化合物半導体層を良好な状態でエピタキシャル成長させることができる。この結果、0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できる半導体素子を実現することができる。
このように0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層を多層形成することによって、層内に0.7%以上の歪みを有するとともに層厚方向の任意の微小部分における格子定数差が0.7%以下である多層構造のバッファ層を結晶性の良い状態で形成できる。このような多層構造のバッファ層は、層内に0.7%以上の歪みを有するので貫通転位の伝播方向を曲げることができ、この貫通転位のエピタキシャル成長方向への伝播を抑制でき、これによって、例えば半導体動作層への貫通転位の伝播を抑制できる。これと同時に、かかるバッファ層は、エピタキシャル成長方向の任意の微小部分における格子定数差が0.7%以下であるので、多層構造内での新たな貫通転位の発生を防止するとともに、多層構造内の各結晶界面におけるクラックの発生を防止できる。
(実施の形態2)
つぎに、この発明の実施の形態2について説明する。上述した実施の形態1では、0.7%以上の格子定数差を有する窒化物系化合物半導体層の間に、層厚方向の任意の微小部分における格子定数差が0.7%以下である中間層を介在させていたが、この実施の形態2では、同じ窒化物系化合物半導体を主成分にする複数の窒化物系化合物半導体層の間に、これら両端の窒化物系化合物半導体層に対して0.7%以上の格子定数差を有し且つ層厚方向の任意の微小部分における格子定数差と両端の接合界面での格子定数差とがいずれも0.7%以下である中間層を介在させている。
図7は、この発明の実施の形態2にかかる半導体素子200の一構成例を示す断面模式図である。図7に示すように、この半導体素子200は、上述した実施の形態1にかかる半導体素子100のバッファ層4に代えてバッファ層21を有する。その他の構成は実施の形態1と同じであり、同一構成部分には同一符号を付している。
バッファ層21は、上述した基板1と半導体動作層5との格子定数差を緩和するとともに、半導体動作層5への貫通転位の伝播を抑制する。具体的には、バッファ層21は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体を用いて形成される多層構造を有し、この多層構造内に0.7%以上の格子定数差(歪み)を有する。この場合、バッファ層21は、多層形成される複数の化合物半導体層22の各積層界面に中間層23を介在させた多層構造を有する。すなわち、バッファ層21の多層構造は、化合物半導体層22と中間層23とを1組とする複合層を所望数繰り返し形成して実現される。
化合物半導体層22は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体、例えば非ドープGaNからなる層である。この場合、化合物半導体層22は、上述した中間層3および多層構造内の中間層23の各接合界面において0.7%以下の格子定数差を有する。このような化合物半導体層22は、上述した中間層3の上部に結晶性の良い状態でエピタキシャル成長することができ、且つ、多層構造内の中間層23の上部に結晶性の良い状態でエピタキシャル成長することができる。
中間層23は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体からなる層(すなわち窒化物系化合物半導体層の一種)であり、上述したように、複数の化合物半導体層22の各積層界面に介在する。この場合、中間層23は、両端の化合物半導体層22の各接合界面での格子定数差とエピタキシャル成長方向(すなわち層厚方向)の任意の微小部分での格子定数差とがいずれも0.7%以下であり、且つ、かかる接合界面以外の層領域内において両端の化合物半導体層22に対して0.7%以上の格子定数差(歪み)を有する。このような中間層23は、例えば組成変化層23a,23bによって形成される。
組成変化層23aは、層厚方向に対して組成を変化させる層であり、化合物半導体層22の上部に形成される。この場合、組成変化層23aは、層厚方向の一端が化合物半導体層22に接合され、且つ、他端に組成変化層23bが接合される。このような組成変化層23aは、一端に接合された化合物半導体層22に対する接合界面での格子定数差と層厚方向の任意の微小部分での格子定数差とがいずれも0.7%以下であり、且つ、この他端すなわち組成変化層23bに対する接合界面の近傍において、化合物半導体層22に対して0.7%以上の格子定数差(歪み)を有する。
組成変化層23bは、層厚方向に対して組成を変化させる層であり、組成変化層23aの上部に形成される。この場合、組成変化層23bは、層厚方向の一端が組成変化層23aに接合され、且つ、他端に化合物半導体層22が接合される。このような組成変化層23bは、一端に接合された組成変化層23aに対する接合界面での格子定数差と、層厚方向の任意の微小部分での格子定数差と、他端に接合された化合物半導体層22の接合界面での格子定数差とがいずれも0.7%以下である。さらに、組成変化層23bは、この他端すなわち組成変化層23bに対する接合界面の近傍において、化合物半導体層22に対して0.7%以上の格子定数差(歪み)を有する。
なお、バッファ層21の最上部に形成される組成変化層23bは、上部に例えば半導体動作層5(具体的には電子走行層15)が形成される。この場合、最上部の組成変化層23bは、この電子走行層15に対する接合界面での格子定数差が0.7%以下であり、且つ、組成変化層22aに対する接合界面の近傍において、この電子走行層15に対して0.7%以上の格子定数差(歪み)を有する。
つぎに、上述した多層構造のバッファ層21の組成変化について説明する。図8は、層厚方向に対して組成変化する多層構造のバッファ層21の組成プロファイルの一例を示す模式図である。バッファ層21は、上述したように、化合物半導体層22と中間層23とを1組とする複合層を繰り返し形成した多層構造を有する。このような多層構造のバッファ層21は、例えば図8に示すように、エピタキシャル成長方向(すなわち層厚方向A)に対して組成を変化させる。なお、図8には、バッファ層21の多層構造を形成する複数組の複合層のうちの2組分の複合層の組成プロファイルを例示している。すなわち、バッファ層21は、かかる1組の複合層の組成プロファイルを複数回繰り返した組成プロファイルを有する。
図8に示すように、化合物半導体層22は、層厚方向Aに対して例えばGaNの均一な組成を有する。中間層23は、例えば層厚方向Aに対して連続的に変化する組成AlxGa(1-x)Nを有する。具体的には、組成変化層23aは、層厚方向Aの一端の化合物半導体層22に対する接合界面において化合物半導体層22の組成GaNに連続し、層領域内において層厚方向Aに対して連続的且つ直線的に組成AlxGa(1-x)Nを変化させ、他端の組成変化層23bに対する接合界面の近傍において、化合物半導体層22に対する格子定数差D3を0.7%以上にする組成(例えばAlリッチなAlxGa(1-x)N)を有する。この場合、組成変化層23aの組成AlxGa(1-x)NのAl組成比xは、化合物半導体層22の接合界面において略0であり、層厚方向Aに対して0から1に近づくように連続的に変化する。
ここで、組成変化層23aの両端の接合界面に挟まれた層領域内(すなわち組成変化層23aの層領域内)における任意の微小部分での格子定数差Δd7は、0.7%以下である。また、組成変化層23aの組成が層厚方向Aに対して連続的に変化する場合、かかる組成変化層23aの微小部分における組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0%/nm以下であることが望ましい。これによって、組成変化層23aは、一端の化合物半導体層22から他端の組成変化層23bに向けて、任意の微小部分での格子定数差Δd7を確実に0.7%以下に維持しつつ組成を変化できる。このような格子定数差Δd7を有する組成変化層23aは、化合物半導体層22の上部に結晶性の良い状態でエピタキシャル成長できる。この場合、組成変化層23aは、化合物半導体層22上に略平坦な状態で積層される。
一方、組成変化層23bは、層厚方向Aの一端の組成変化層23aに対する接合界面において組成変化層23aの組成(例えばAlリッチなAlxGa(1-x)N)に連続し、層領域内において層厚方向Aに対して連続的且つ直線的に組成AlxGa(1-x)Nを変化させ、他端の化合物半導体層22に対する接合界面において化合物半導体層22の組成GaNに連続する。この場合、組成変化層23bの組成AlxGa(1-x)NのAl組成比xは、組成変化層23aの接合界面において組成変化層23aと略同じ値であり、層厚方向Aに対してこの値から0に近づくように連続的に変化する。
ここで、組成変化層23bの両端の接合界面に挟まれた層領域内(すなわち組成変化層23bの層領域内)における任意の微小部分での格子定数差Δd8は、0.7%以下である。また、組成変化層23bの組成が層厚方向Aに対して連続的に変化する場合、かかる組成変化層23bの微小部分における組成変化の傾きに対応する格子定数差の変化量は、0%/nm以上、0.7%/nm以下であることが望ましい。これによって、組成変化層23bは、一端の組成変化層23aから他端の化合物半導体層22に向けて、任意の微小部分での格子定数差Δd8を確実に0.7%以下に維持しつつ組成を変化できる。このような格子定数差Δd8を有する組成変化層23bは、組成変化層23aの上部に結晶性の良い状態でエピタキシャル成長できる。この場合、組成変化層23bは、組成変化層23a上に略平坦な状態で積層される。
なお、バッファ層21の多層構造において化合物半導体層22の下端から次の化合物半導体層22の下端までの層厚、すなわち化合物半導体層22と中間層23とを1組とする複合層の層厚は、6nm以上、3000nm以下であることが望ましい。さらには、化合物半導体層22の層厚は、5nm以上、3000nm以下であることが望ましく、組成変化層23a,23bの層厚は、0.1nm以上、20nm以下であることが望ましい。これによって、上述した中間層23の組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下に設定し易くなる。
上述したような組成変化層23a,23bによって形成される中間層23は、接合界面での格子定数差が0.7%以下である状態で両端に化合物半導体層22を接合し、且つ、これら両端の化合物半導体層22によって挟まれる層領域内において、層厚方向Aの任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつ、この化合物半導体層22に対して0.7%以上の格子定数差(歪み)を形成する。このような中間層23を複数の化合物半導体層22の各積層界面に介在させることによって、かかる化合物半導体層22と中間層23とを1組とする複合層を複数回繰り返し形成した多層構造のバッファ層21(図7を参照)を結晶性の良い状態で実現できる。
このような多層構造のバッファ層21は、エピタキシャル成長方向の任意の微小部分における格子定数差が0.7%以下であるとともに、化合物半導体層22と中間層23とによって生じる0.7%以上の格子定数差、すなわち歪みを有する。このようなバッファ層21は、上述した実施の形態1にかかる半導体素子100のバッファ層4と同様に、基板1と半導体動作層5との格子定数差を緩和するとともに、半導体動作層5への貫通転位の伝播を抑制でき、且つ、多層構造内での新たな貫通転位の発生を防止するとともに、多層構造内の各結晶界面におけるクラックの発生を防止できる。さらに、バッファ層21は、AlN介在層2と半導体動作層5との間に多層構造を形成するので、基板1と窒化物系化合物半導体との熱膨張係数差に起因して電子走行層15と電子供給層16とのヘテロ接合におけるピエゾ分極電界が減少することを防止できるとともに、AlN介在層2と最下部の化合物半導体層22との格子定数差に起因するピエゾ分極の電子が電子走行層15に対して悪影響を及ぼすことを防止できる。
つぎに、この発明の実施の形態2にかかる半導体素子200の製造方法について説明する。半導体素子200を製造する場合、まず、上述した実施の形態1にかかる半導体素子100の製造方法と同様に、サファイアまたはシリコン等の基板1上にAlN介在層2と中間層3とを順次積層する。
中間層3を形成後、中間層3の上部にバッファ層21を形成する。具体的には、TMGaを58[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを中間層3の上部に導入し、成長時間を18[sec]にして層厚9[nm]のGaNからなる化合物半導体層22を中間層3上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。
つぎに、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを化合物半導体層22の上部に導入し、成長時間を15[sec]にして層厚7.5[nm]のAlxGa(1-x)N(0≦x≦1)からなる組成変化層23aを化合物半導体層22上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。続いて、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、成長時間を7[sec]にして層厚3.5[nm]のAlxGa(1-x)N(0≦x≦1)からなる組成変化層23bを組成変化層23aに積層した。このようにして、化合物半導体層22の上部に中間層23が形成された。
その後、かかる化合物半導体層22と中間層23とを交互に積層するエピタキシャル成長を所望回数(例えば9回)繰り返し、化合物半導体層22と中間層23とを1組とする複合層を所望組数(例えば10組)形成する。このようにして、化合物半導体層22と中間層23とを1組とする複合層を例えば10組有する多層構造のバッファ層21が中間層3の上部に形成された。
かかる多層構造のバッファ層21を形成後、上述した実施の形態1にかかる半導体素子100の製造方法と同様に、このバッファ層21の上部に電子走行層15と電子供給層16とコンタクト層17とを順次積層して半導体動作層5を形成し、この半導体動作層5の上部にソース電極6とゲート電極7とドレイン電極8とを形成する。以上の製造方法によって、図7に例示した半導体素子200が製造された。
ここで、上述した製造方法によって半導体素子200のサンプルを作製し、走査型透過電子顕微鏡(STEM)を用いて多層構造内の化合物半導体層22および中間層23のエピタキシャル成長方向に対する組成変化を解析した。図9は、半導体素子200の多層構造を形成する化合物半導体層22および中間層23のエピタキシャル成長方向に対する組成変化の解析結果を示す図である。なお、図9は、かかる解析結果の一例として、半導体素子200の多層構造の一部分を撮像した暗視野STEM像と、かかる多層構造内の一部の領域B1での組成変化を解析した輝度プロファイルとを示している。
図9に示す解析結果から判るように、上述した化合物半導体層22および中間層23は、結晶性の良い状態で複数回交互に積層され、バッファ層21の多層構造を形成していた。また、領域B1に例示されるように、化合物半導体層22は、Gaリッチな均一組成を有し、中間層23は、エピタキシャル成長方向に対してGaリッチな組成またはAlリッチな組成に連続的に組成変化していた。この場合、エピタキシャル成長方向に対して組成変化する中間層23の任意の微小部分での格子定数差は0.7%以下に維持されていることが確認された。
なお、この発明の実施の形態2では、化合物半導体層22と中間層23とを1組とする複合層を10組形成した多層構造の半導体素子を例示したが、これに限らず、かかる複合層を1組以上有する多層構造の半導体素子であってもよい。この場合、かかる1組以上の複合層を用いてバッファ層を形成してもよいし、半導体動作層を形成してもよい。また、中間層23は、組成変化層23a,23bの2層によって形成されていたが、これに限らず、3層以上の組成変化層によって中間層23が形成されてもよい。
また、この発明の実施の形態2では、組成変化層23a,23bの両端の接合界面において組成を連続させていたが、これに限らず、かかる接合界面での格子定数差が0.7%以下であれば、化合物半導体層22と組成変化層23a,23bとの各接合界面または組成変化層23a,23bの接合界面において組成は連続してもよいし、不連続であってもよい。
さらに、この発明の実施の形態2では、中間層23は層厚方向Aに対して連続的且つ直線的に組成変化していたが、これに限らず、中間層23は、層厚方向Aの任意の微小部分での格子定数差が0.7%以下であれば、図4に例示したように層厚方向Aに対して連続的且つ曲線的に組成変化してもよいし、図5に例示したように層厚方向Aに対して段階的に組成変化してもよいし、これらの組み合わせであってもよい。なお、層厚方向Aに対して連続的に組成変化する場合、かかる組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下であればよい。また、中間層23の組成変化は、かかる微小部分での格子定数差の条件を満足する範囲において、層厚方向Aに対して単純な変化であってもよいし、複雑な変化(例えばAlGaN中のAl組成が増減する変化)であってもよい。
以上、説明したように、この発明の実施の形態2では、同じ窒化物系化合物半導体を主成分とする複数の化合物半導体層の積層界面に中間層を介在させ、かかる複数の化合物半導体層と中間層との各接合界面での格子定数差と、かかる中間層におけるエピタキシャル成長方向の任意の微小部分での格子定数差とをいずれも0.7%以下にし、且つ、接合界面を除く中間層内の一部領域と化合物半導体層との格子定数差を0.7%以上にするよう構成した。このため、かかる化合物半導体層と中間層とを結晶性の良い状態で交互にエピタキシャル成長させることができる。この結果、0.7%以上の格子定数差(歪み)を有する多層構造を結晶性の良い状態で形成することができ、上述した実施の形態1と同様の作用効果を享受できる半導体素子を実現することができる。
さらに、0.7%以上の格子定数差(歪み)を有する多層構造を結晶性の良い状態で形成することができるので、基板と窒化物系化合物半導体との熱膨張係数差に起因して電子走行層と電子供給層とのヘテロ接合におけるピエゾ分極電界が減少することを防止できるとともに、AlN介在層と化合物半導体層との格子定数差に起因するピエゾ分極の電子が電子走行層に対して悪影響を及ぼすことを防止できる。
(実施の形態2の変形例)
つぎに、この発明の実施の形態2の変形例について説明する。上述した実施の形態2では、化合物半導体層22に対して0.7%以上の格子定数差を有する中間層23と化合物半導体層22とを交互に積層して多層構造を形成していたが、この実施の形態2の変形例では、0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層の間に、層厚方向の任意の微小部分における格子定数差が0.7%以下である中間層を介在させ、これら両端の窒化物系化合物半導体層と中間層とを1組とする複合層によって多層構造を形成している。
図10は、この発明の実施の形態2の変形例にかかる半導体素子300の一構成例を示す断面模式図である。図10に示すように、この半導体素子300は、上述した実施の形態2にかかる半導体素子200のバッファ層21に代えてバッファ層31を有する。その他の構成は実施の形態2と同じであり、同一構成部分には同一符号を付している。
バッファ層31は、上述した基板1と半導体動作層5との格子定数差を緩和するとともに、半導体動作層5への貫通転位の伝播を抑制する。具体的には、バッファ層31は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体を用いて形成される多層構造を有し、この多層構造内に0.7%以上の格子定数差(歪み)を有する。この場合、バッファ層31は、0.7%以上の格子定数差を有する化合物半導体層32,34の積層界面に中間層33または中間層35を介在させ、かかる化合物半導体層32,34と中間層33,35とによって形成される複合層を1組以上含む多層構造を有する。すなわち、バッファ層31の多層構造は、かかる化合物半導体層32と中間層33と化合物半導体層34と中間層35とをこの順に順次積層して実現される複合層を所望数繰り返し形成して実現される。
化合物半導体層32,34は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体からなる層であって、0.7%以上の格子定数差を有する。具体的には、化合物半導体層32は、例えば非ドープGaNからなる層であり、化合物半導体層34は、例えば非ドープAlNからなる層である。この場合、化合物半導体層32,34は、上述した実施の形態1にかかる半導体素子100の化合物半導体層11,13の場合と同様に約2.5%の格子定数差を有する。
また、化合物半導体層32は、上述した中間層3および多層構造内の中間層33,35の各接合界面において0.7%以下の格子定数差を有する。このような化合物半導体層32は、上述した中間層3の上部に結晶性の良い状態でエピタキシャル成長することができ、且つ、多層構造内の中間層35の上部に結晶性の良い状態でエピタキシャル成長することができる。これと同様に、化合物半導体層34は、多層構造内の中間層33,35の各接合界面において0.7%以下の格子定数差を有する。このような化合物半導体層34は、多層構造内の中間層33の上部に結晶性の良い状態でエピタキシャル成長することができる。
中間層33は、格子定数差が0.7%以上になる化合物半導体層32,34の積層界面に介在し、化合物半導体層32上に化合物半導体層34を結晶性の良い状態で積層可能にするとともに、化合物半導体層32,34の格子定数差を緩和する。具体的には、中間層33は、窒化物系化合物半導体層の一種であり、化合物半導体層32を形成する窒化物系化合物半導体(例えばGaN)と化合物半導体層34を形成する窒化物系化合物半導体(例えばAlN)との間の組成を有する窒化物系化合物半導体(例えばAlGaN)によって形成される。このような中間層33は、両端の化合物半導体層32,34の各接合界面での格子定数差が0.7%以下である。また、中間層33は、上述した実施の形態1にかかる半導体素子100の中間層12とほぼ同様に、層領域内における層厚方向の任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を連続的に変化させる。
中間層35は、格子定数差が0.7%以上になる化合物半導体層32,34の積層界面に介在し、化合物半導体層34上に化合物半導体層32を結晶性の良い状態で積層可能にするとともに、化合物半導体層32,34の格子定数差を緩和する。具体的には、中間層35は、窒化物系化合物半導体層の一種であり、化合物半導体層32を形成する窒化物系化合物半導体(例えばGaN)と化合物半導体層34を形成する窒化物系化合物半導体(例えばAlN)との間の組成を有する窒化物系化合物半導体(例えばAlGaN)によって形成される。このような中間層35は、両端の化合物半導体層32,34の各接合界面での格子定数差が0.7%以下である。また、中間層35は、上述した実施の形態1にかかる半導体素子100の中間層14とほぼ同様に、層領域内における層厚方向の任意の微小部分(例えば結晶界面)での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を連続的に変化させる。
なお、バッファ層31の最上部に形成される中間層35は、その上部に例えば半導体動作層5(具体的には電子走行層15)が形成される。この場合、最上部の中間層35は、この電子走行層15に対する接合界面での格子定数差と化合物半導体層34に対する接合面での格子定数差とがともに0.7%以下であり、多層構造内の他の中間層35と同様に組成を変化させる。
つぎに、上述した多層構造のバッファ層31の組成変化について説明する。図11は、層厚方向に対して組成変化する多層構造のバッファ層31の組成プロファイルの一例を示す模式図である。バッファ層31は、上述したように、化合物半導体層32,34と中間層33,35とを1組とする複合層を繰り返し形成した多層構造を有する。このような多層構造のバッファ層31は、例えば図11に示すように、エピタキシャル成長方向(すなわち層厚方向A)に対して組成を変化させる。なお、図11には、バッファ層31の多層構造を形成する複数組の複合層のうちの2組分の複合層の組成プロファイルを例示している。すなわち、バッファ層31は、かかる1組の複合層の組成プロファイルを複数回繰り返した組成プロファイルを有する。
図11に示すように、化合物半導体層32は、層厚方向Aに対して例えばGaNの均一な組成を有する。中間層33は、化合物半導体層32,34の間の組成AlxGa(1-x)Nを有し、層厚方向Aに対してGaNからAlNに連続的且つ直線的にこの組成を変化させる。この場合、中間層33の組成AlxGa(1-x)NのAl組成比xは、層厚方向Aに対して0から1に連続的に変化する。また、化合物半導体層34は、層厚方向Aに対してAlNの均一な組成を有する。この場合、化合物半導体層32,34の格子定数差D4は、約2.5%(すなわち0.7%以上)である。中間層35は、化合物半導体層32,34の間の組成AlxGa(1-x)Nを有し、層厚方向Aに対してAlNからGaNに連続的且つ直線的にこの組成を変化させる。この場合、中間層35の組成AlxGa(1-x)NのAl組成比xは、層厚方向Aに対して1から0に連続的に変化する。
ここで、中間層33の組成は、両端の接合界面において化合物半導体層32,34の各組成にそれぞれ連続し、これら両端の接合界面に挟まれた層領域内(すなわち中間層33の層領域内)における任意の微小部分での格子定数差Δd9は、0.7%以下である。また、中間層33の組成が層厚方向Aに対して連続的に変化する場合、かかる中間層33の微小部分における組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0%/nm以下であることが望ましい。これによって、中間層33は、化合物半導体層32から化合物半導体層34に向けて、任意の微小部分での格子定数差Δd9を確実に0.7%以下に維持しつつ組成を変化できる。一方、中間層35の組成は、両端の接合界面において化合物半導体層32,34(または電子走行層15)の各組成にそれぞれ連続し、これら両端の接合界面に挟まれた層領域内(すなわち中間層35の層領域内)における任意の微小部分での格子定数差Δd10は、0.7%以下である。また、中間層35の組成が層厚方向Aに対して連続的に変化する場合、かかる中間層35の微小部分における組成変化の傾きに対応する格子定数差の変化量は、0%/nm以上、0.7%/nm以下であることが望ましい。これによって、中間層35は、化合物半導体層34から化合物半導体層32(または電子走行層15)に向けて、任意の微小部分での格子定数差Δd10を確実に0.7%以下に維持しつつ組成を変化できる。
なお、バッファ層31の多層構造において化合物半導体層32の下端から次の化合物半導体層32の下端までの層厚、すなわち化合物半導体層32,34と中間層33,35とを1組とする複合層の層厚は、6nm以上、3000nm以下であることが望ましい。さらには、化合物半導体層32,34の層厚は、5nm以上、3000nm以下であることが望ましく、中間層33,35の層厚は、0.1nm以上、20nm以下であることが望ましい。これによって、上述した中間層33,35の組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下に設定し易くなる。
このような中間層33または中間層35を化合物半導体層32,34の積層界面に介在させることによって、かかる化合物半導体層32,34と中間層33,35とを1組とする複合層を複数回繰り返し形成した多層構造のバッファ層31(図10を参照)を結晶性の良い状態で実現できる。このような多層構造のバッファ層31は、エピタキシャル成長方向の任意の微小部分における格子定数差が0.7%以下であるとともに、化合物半導体層32,34によって生じる0.7%以上の格子定数差、すなわち歪みを有する。したがって、このような多層構造のバッファ層31を有する半導体素子300は、上述した実施の形態2にかかる半導体素子200と同様の作用効果を享受する。
つぎに、この発明の実施の形態2の変形例にかかる半導体素子300の製造方法について説明する。半導体素子300を製造する場合、まず、上述した実施の形態2にかかる半導体素子200の製造方法と同様に、サファイアまたはシリコン等の基板1上にAlN介在層2と中間層3とを順次積層する。
中間層3を形成後、中間層3の上部にバッファ層31を形成する。具体的には、TMGaを58[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを中間層3の上部に導入し、成長時間を12[sec]にして層厚6[nm]のGaNからなる化合物半導体層32を中間層3上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。つぎに、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを化合物半導体層32の上部に導入し、成長時間を7[sec]にして層厚3.5[nm]のAlxGa(1-x)N(0≦x≦1)からなる中間層33を化合物半導体層32上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。その後、TMAを58[μmol/min]の流量にし、NH3を12[l/min]の流量にし、成長時間を14[sec]にして層厚7[nm]のAlNからなる化合物半導体層34を中間層33上に積層した。つぎに、TMGaを29[μmol/min]の流量にし、TMAを29[μmol/min]の流量にし、NH3を12[l/min]の流量にし、CP2Mgを0.01[μmol/min]の流量にして、これらを化合物半導体層34の上部に導入し、成長時間を7[sec]にして層厚3.5[nm]のAlxGa(1-x)N(0≦x≦1)からなる中間層35を化合物半導体層34上に積層した。この場合、Mgの添加量は、1×1018[cm-3]である。
その後、かかる化合物半導体層32と中間層33と化合物半導体層34と中間層35とをこの順に順次積層するエピタキシャル成長を所望回数(例えば9回)繰り返し、これら化合物半導体層32,34と中間層33,35とを1組とする複合層を所望組数(例えば10組)形成する。このようにして、化合物半導体層32,34と中間層33,35とを1組とする複合層を例えば10組有する多層構造のバッファ層31が中間層3の上部に形成された。
かかる多層構造のバッファ層31を形成後、上述した実施の形態2にかかる半導体素子200の製造方法と同様に、このバッファ層31の上部に電子走行層15と電子供給層16とコンタクト層17とを順次積層して半導体動作層5を形成し、この半導体動作層5の上部にソース電極6とゲート電極7とドレイン電極8とを形成する。以上の製造方法によって、図10に例示した半導体素子300が製造された。
ここで、上述した製造方法によって半導体素子300のサンプルを作製し、STEMを用いて多層構造内の化合物半導体層32,34および中間層33,35のエピタキシャル成長方向に対する組成変化を解析した。図12は、半導体素子300の多層構造を形成する化合物半導体層32,34および中間層33,35のエピタキシャル成長方向に対する組成変化の解析結果を示す図である。なお、図12は、かかる解析結果の一例として、半導体素子300の多層構造の一部分を撮像した暗視野STEM像と、かかる多層構造内の一部の領域B2での組成変化を解析した輝度プロファイルとを示している。
図12に示す解析結果から判るように、上述した化合物半導体層32,34と中間層33,35とは、結晶性の良い状態で複数回交互に積層され、バッファ層31の多層構造を形成していた。また、領域B2に例示されるように、化合物半導体層32は、Gaリッチな略均一組成を有し、化合物半導体層34は、Alリッチな略均一組成を有していた。一方、中間層33は、エピタキシャル成長方向に対してGaリッチな組成からAlリッチな組成に連続的に組成変化し、中間層35は、エピタキシャル成長方向に対してAlリッチな組成からGaリッチな組成に連続的に組成変化していた。この場合、エピタキシャル成長方向に対して組成変化する中間層33,35の任意の微小部分での格子定数差は0.7%以下に維持されていることが確認された。
なお、この発明の実施の形態2の変形例では、化合物半導体層32,34と中間層33,35とを1組とする複合層を10組形成した多層構造の半導体素子を例示したが、これに限らず、かかる複合層を1組以上有する多層構造の半導体素子であってもよい。この場合、かかる1組以上の複合層を用いてバッファ層を形成してもよいし、半導体動作層を形成してもよい。
また、この発明の実施の形態2の変形例では、中間層33,35の両端の接合界面において組成を連続させていたが、これに限らず、かかる接合界面での格子定数差が0.7%以下であれば、化合物半導体層32,34と中間層33,35との各接合界面において組成は連続してもよいし、不連続であってもよい。
さらに、この発明の実施の形態2の変形例では、中間層33,35は層厚方向Aに対して連続的且つ直線的に組成変化していたが、これに限らず、中間層33,35は、層厚方向Aの任意の微小部分での格子定数差が0.7%以下であれば、図4に例示したように層厚方向Aに対して連続的且つ曲線的に組成変化してもよいし、図5に例示したように層厚方向Aに対して段階的に組成変化してもよいし、これらの組み合わせであってもよい。なお、層厚方向Aに対して連続的に組成変化する場合、かかる組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下であればよい。また、中間層33,35の組成変化は、かかる微小部分での格子定数差の条件を満足する範囲において、層厚方向Aに対して単純な変化であってもよいし、複雑な変化(例えばAlGaN中のAl組成が増減する変化)であってもよい。
また、この発明の実施の形態2の変形例では、中間層33,35は層厚方向Aに対して連続的且つ直線的に組成変化していたが、これに限らず、化合物半導体層32,34の格子定数差が0.7%以上、1.4%以下である場合、図6に例示したように、中間層33,35は、かかる化合物半導体層32,34に対して0.7%以下の格子定数差になる均一な組成を有してもよい。
以上、説明したように、この発明の実施の形態2の変形例では、0.7%以上の格子定数差を有する複数の窒化物系化合物半導体層の積層界面に中間層を介在させ、かかる複数の窒化物系化合物半導体層と中間層との各接合界面での格子定数差を0.7%以下にし、且つ、かかる中間層におけるエピタキシャル成長方向の任意の微小部分での格子定数差を0.7%以下にするように構成した。また、かかる複数の窒化物系化合物半導体層と中間層とを1組とする複合層を1以上用いて多層構造を形成するように構成した。このため、上述した実施の形態2と同様に、0.7%以上の格子定数差(歪み)を有する多層構造を結晶性の良い状態で形成することができる。この結果、上述した実施の形態2の作用効果を享受できる半導体素子を実現することができる。
なお、上述した実施の形態1,2およびその変形例では、この発明にかかる半導体素子としてHEMT等のFETを例示して説明したが、この発明は、HEMTに限定して解釈する必要はなく、MISFET(Metal Insulator Semiconductor FET)、MOSFET(Metal Oxide Semiconductor FET)、MESFET(Metal Semiconductor FET)等の種々なFETに対して適用可能である。
また、この発明は、FET以外にも、ショットキーダイオード等の各種ダイオードに対して適用可能である。例えば、半導体素子100,200,300のソース電極6、ドレイン電極8、およびゲート電極7に代えてカソード電極およびアノード電極を有するダイオードが実現できる。
さらに、この発明の実施の形態1,2およびその変形例では、化合物半導体層の結晶材料をGaNまたはAlNにし、中間層の結晶材料をAlGaNにした場合を例示していたが、これに限らず、かかる化合物半導体層または中間層を形成する結晶材料は、AlxGa(1-x)N(0≦x≦1)を主成分にする窒化物系化合物半導体であればよい。なお、かかるAlxGa(1-x)Nを主成分にする窒化物系化合物半導体は、AlxGa(1-x)N以外の成分を含んでもよいものであり、例えばAlxInyGa(1-x-y) Asuv(1-u-v)(0≦x≦1、0≦y≦1、x+y≦1、0≦u≦1、0≦v≦1、u+v<1)でもよい。
この発明の実施の形態1にかかる半導体素子の一構成例を示す断面模式図である。 実施の形態1にかかる半導体素子が有するバッファ層の組成プロファイルの一例を示す模式図である。 GaN層上に形成したAlGaN層のAl組成比と表面粗さとの関係を例示する模式図である。 層厚方向に対して連続的に組成変化するバッファ層の組成プロファイルの別態様を例示する模式図である。 層厚方向に対して段階的に組成変化するバッファ層の組成プロファイルの一例を示す模式図である。 層厚方向に対して各層の組成を略均一にしたバッファ層の組成プロファイルの一例を示す模式図である。 この発明の実施の形態2にかかる半導体素子の一構成例を示す断面模式図である。 実施の形態2にかかる半導体素子が有するバッファ層の組成プロファイルの一例を示す模式図である。 実施の形態2にかかる半導体素子の多層構造の解析結果を示す図である。 この発明の実施の形態2の変形例にかかる半導体素子の一構成例を示す断面模式図である。 実施の形態2の変形例にかかる半導体素子が有するバッファ層の組成プロファイルの一例を示す模式図である。 実施の形態2の変形例にかかる半導体素子の多層構造の解析結果を示す図である。
符号の説明
1 基板
2 AlN介在層
3 中間層
4,21,31 バッファ層
5 半導体動作層
6 ソース電極
7 ゲート電極
8 ドレイン電極
11,13,22,32,34 化合物半導体層
12,14,23,33,35 中間層
15 電子走行層
15a 2次元電子ガス層
16 電子供給層
17 コンタクト層
15,16 マスク
23a,23b 組成変化層
100,200,300 半導体素子

Claims (11)

  1. 窒化物系化合物半導体によって形成される第1の層と、
    前記第1の層に対する格子定数差が0.7%以上である窒化物系化合物半導体によって形成される第2の層と、
    前記第1の層と前記第2の層との積層界面に介在し、前記第1の層の接合界面での格子定数差と前記第2の層の接合界面での格子定数差と両端の前記接合界面に挟まれた領域内の微小部分での格子定数差とがいずれも0.7%以下である中間層と、
    を備えたことを特徴とする半導体素子。
  2. 前記中間層は、前記領域内の微小部分での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を変化させることを特徴とする請求項1に記載の半導体素子。
  3. 窒化物系化合物半導体によって形成される化合物半導体層と、
    多層に形成された複数の前記化合物半導体層の積層界面に介在し、両端の前記化合物半導体層の各接合界面での格子定数差がいずれも0.7%以下であり、且つ、両端の前記接合界面に挟まれた領域内の微小部分での格子定数差を0.7%以下に維持しつつ層厚方向に対して組成を変化させ、前記領域内に、前記窒化物系化合物半導体に対する格子定数差が0.7%以上になる微小部分を有する中間層と、
    を備えたことを特徴とする半導体素子。
  4. 前記中間層の組成は、前記層厚方向に対して連続的に変化し、
    前記領域内の微小部分での前記組成変化の傾きに対応する格子定数差の変化量は、−0.7%/nm以上、0.7%/nm以下であることを特徴とする請求項2または3に記載の半導体素子。
  5. 前記第1の層および前記第2の層は、それぞれ複数であって交互に形成され、
    前記中間層は、交互に形成された前記第1の層と前記第2の層との各積層界面に介在することを特徴とする請求項1または2に記載の半導体素子。
  6. 複数の前記第1の層のうちの第1の層の下端から次の第1の層の下端までの層厚は、6nm以上、3000nm以下であることを特徴とする請求項5に記載の半導体素子。
  7. 前記第1の層と前記第2の層と前記中間層とを含む複合層は、バッファ層を形成することを特徴とする請求項1,2,5,6のいずれか一つに記載の半導体素子。
  8. 前記化合物半導体層および前記中間層は、それぞれ複数であって交互に形成されることを特徴とする請求項3に記載の半導体素子。
  9. 複数の前記化合物半導体層のうちの化合物半導体層の下端から次の化合物半導体層の下端までの層厚は、6nm以上、3000nm以下であることを特徴とする請求項8に記載の半導体素子。
  10. 前記化合物半導体層と前記中間層とを含む複合層は、バッファ層を形成することを特徴とする請求項3,8,9のいずれか一つに記載の半導体素子。
  11. 前記窒化物系化合物半導体は、AlxGa(1-x)N(0≦x≦1)を主成分にすることを特徴とする請求項1〜10のいずれか一つに記載の半導体素子。
JP2006041426A 2006-02-17 2006-02-17 半導体素子 Active JP5116977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006041426A JP5116977B2 (ja) 2006-02-17 2006-02-17 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041426A JP5116977B2 (ja) 2006-02-17 2006-02-17 半導体素子

Publications (2)

Publication Number Publication Date
JP2007221001A true JP2007221001A (ja) 2007-08-30
JP5116977B2 JP5116977B2 (ja) 2013-01-09

Family

ID=38497924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041426A Active JP5116977B2 (ja) 2006-02-17 2006-02-17 半導体素子

Country Status (1)

Country Link
JP (1) JP5116977B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086010A1 (en) 2008-01-24 2009-08-05 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
EP2161754A2 (en) 2008-09-03 2010-03-10 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP2010225703A (ja) * 2009-03-19 2010-10-07 Sanken Electric Co Ltd 半導体ウェーハ及び半導体素子及びその製造方法
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011102044A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012023314A (ja) * 2010-07-16 2012-02-02 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板
JP2012099539A (ja) * 2010-10-29 2012-05-24 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子
JP2012119586A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
WO2012157227A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Dowaエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013070065A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子および窒化物半導体素子の製造方法
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2013527987A (ja) * 2010-04-28 2013-07-04 クリー インコーポレイテッド 改良された接着力を有する半導体デバイス及びその製造方法
JP2014099623A (ja) * 2009-11-06 2014-05-29 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2015512148A (ja) * 2012-02-03 2015-04-23 トランスフォーム インコーポレーテッド 異種基板を有するiii族窒化物デバイスに適するバッファ層構造
JP2016513356A (ja) * 2012-12-18 2016-05-12 エルジー シルトロン インコーポレイテッド 半導体基板及びその製造方法
CN105990419A (zh) * 2015-03-17 2016-10-05 汉民科技股份有限公司 半导体装置及其制造方法
TWI577044B (zh) * 2012-02-17 2017-04-01 晶元光電股份有限公司 半導體裝置與半導體元件
WO2017145199A1 (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 半導体基体及び半導体装置
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614460B2 (en) 2008-01-24 2013-12-24 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US8178899B2 (en) 2008-01-24 2012-05-15 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
EP2086010A1 (en) 2008-01-24 2009-08-05 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
EP2161754A2 (en) 2008-09-03 2010-03-10 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
US8445341B2 (en) 2008-09-03 2013-05-21 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
US8133776B2 (en) 2008-09-03 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2010225703A (ja) * 2009-03-19 2010-10-07 Sanken Electric Co Ltd 半導体ウェーハ及び半導体素子及びその製造方法
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2014099623A (ja) * 2009-11-06 2014-05-29 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2018190988A (ja) * 2009-12-11 2018-11-29 ナショナル セミコンダクター コーポレーションNational Semiconductor Corporation ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JPWO2011102044A1 (ja) * 2010-02-16 2013-06-17 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JPWO2011102045A1 (ja) * 2010-02-16 2013-06-17 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US9090993B2 (en) 2010-02-16 2015-07-28 Ngk Insulators, Ltd. Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate
JP5554826B2 (ja) * 2010-02-16 2014-07-23 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011102044A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US8471265B2 (en) 2010-02-16 2013-06-25 Ngk Insulators, Ltd. Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
US8946723B2 (en) 2010-04-28 2015-02-03 Ngk Insulators, Ltd. Epitaxial substrate and method for manufacturing epitaxial substrate
JP2013527987A (ja) * 2010-04-28 2013-07-04 クリー インコーポレイテッド 改良された接着力を有する半導体デバイス及びその製造方法
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012023314A (ja) * 2010-07-16 2012-02-02 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板
JP2012099539A (ja) * 2010-10-29 2012-05-24 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子
JP2012119586A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US10269903B2 (en) 2011-03-03 2019-04-23 Infineon Technologies Americas Corp. Semiconductor structure having graded transition bodies
US9837495B2 (en) 2011-03-03 2017-12-05 Infineon Technologies Americas Corp. III-nitride semiconductor structures with strain absorbing interlayers
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
WO2012157227A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
JP2013021124A (ja) * 2011-07-11 2013-01-31 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル基板およびその製造方法
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Dowaエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013070065A (ja) * 2011-09-08 2013-04-18 Toshiba Corp 窒化物半導体素子および窒化物半導体素子の製造方法
US9685323B2 (en) 2012-02-03 2017-06-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP2015512148A (ja) * 2012-02-03 2015-04-23 トランスフォーム インコーポレーテッド 異種基板を有するiii族窒化物デバイスに適するバッファ層構造
US9691855B2 (en) 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
US20170294301A1 (en) * 2012-02-17 2017-10-12 Epistar Corporation Method of growing a high quality iii-v compound layer on a silicon substrate
TWI577044B (zh) * 2012-02-17 2017-04-01 晶元光電股份有限公司 半導體裝置與半導體元件
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
JP2016513356A (ja) * 2012-12-18 2016-05-12 エルジー シルトロン インコーポレイテッド 半導体基板及びその製造方法
CN105990419A (zh) * 2015-03-17 2016-10-05 汉民科技股份有限公司 半导体装置及其制造方法
WO2017145199A1 (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 半導体基体及び半導体装置
JPWO2017145199A1 (ja) * 2016-02-26 2018-12-06 サンケン電気株式会社 半導体基体及び半導体装置
US10586701B2 (en) 2016-02-26 2020-03-10 Sanken Electric Co., Ltd. Semiconductor base having a composition graded buffer layer stack
TWI699822B (zh) * 2016-02-26 2020-07-21 日商三墾電氣股份有限公司 半導體基體以及半導體裝置

Also Published As

Publication number Publication date
JP5116977B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5116977B2 (ja) 半導体素子
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4530171B2 (ja) 半導体装置
JP4369438B2 (ja) 電界効果型トランジスタ
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5566618B2 (ja) GaN系半導体素子
US8772831B2 (en) III-nitride growth method on silicon substrate
JP2010232293A (ja) 半導体装置
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
JP2014017422A (ja) 化合物半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2005085852A (ja) 半導体電子デバイス
JP2011166067A (ja) 窒化物半導体装置
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
TWI483383B (zh) 化合物半導體裝置及其製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2005235935A (ja) 高電子移動度トランジスタ
JP2005183733A (ja) 高電子移動度トランジスタ
JP4897956B2 (ja) 半導体電子デバイス
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP2011171440A (ja) Iii族窒化物系へテロ電界効果トランジスタ
JP6233476B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R151 Written notification of patent or utility model registration

Ref document number: 5116977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350