JP2004296717A - 窒化物系半導体を含む積層体およびそれを用いた電子素子 - Google Patents
窒化物系半導体を含む積層体およびそれを用いた電子素子 Download PDFInfo
- Publication number
- JP2004296717A JP2004296717A JP2003086133A JP2003086133A JP2004296717A JP 2004296717 A JP2004296717 A JP 2004296717A JP 2003086133 A JP2003086133 A JP 2003086133A JP 2003086133 A JP2003086133 A JP 2003086133A JP 2004296717 A JP2004296717 A JP 2004296717A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- layer
- based semiconductor
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】基板上に、結晶欠陥がきわめて少なく、結晶性および平坦性にも優れた窒化物系半導体からなる積層体ならびにそれを用いた電子素子の提供。
【解決手段】基板と、前記基板上に形成されている多層膜バッファ層と、多層膜バッファ層上に形成された第１窒化物系半導体層とを含む積層体であって、多層膜バッファ層は、第１のＩＩＩ族窒化物ＸＮと、第２のＩＩＩ族窒化物ＺＮ（Ｘ≠Ｚ）と、ＸαＺ１−αＮ（０＜α＜１）からなる混晶層とを含み、多層膜バッファ層は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮからなる１つまたは複数の積層構造を有することを特徴とする積層体。
【選択図】 図１
【解決手段】基板と、前記基板上に形成されている多層膜バッファ層と、多層膜バッファ層上に形成された第１窒化物系半導体層とを含む積層体であって、多層膜バッファ層は、第１のＩＩＩ族窒化物ＸＮと、第２のＩＩＩ族窒化物ＺＮ（Ｘ≠Ｚ）と、ＸαＺ１−αＮ（０＜α＜１）からなる混晶層とを含み、多層膜バッファ層は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮからなる１つまたは複数の積層構造を有することを特徴とする積層体。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光デバイスや電子デバイスに使用される窒化物系化合物半導体を含む積層体およびそれを利用した電子素子に関するものである。
【０００２】
【従来の技術】
従来から窒化物系半導体は、青色発光素子やパワー系および高周波電子素子用の材料として注目されてきた。特にサファイア基板上に形成された窒化物薄膜を用いた青色発光素子はすでに実用化されている。窒化物系薄膜の成長については、サファイア基板に限らず、シリコン基板など様々な基板上への成長も試みられている。しかしながら、窒化物系半導体結晶の格子定数と基板（サファイアまたはシリコン）の格子定数とが大きく異なるため、窒化物系半導体薄膜中に欠陥が導入され、その膜特性を低下させることが問題となっている。この問題に関して、基板と窒化物系薄膜との間にバッファ層を設けて、該薄膜中の欠陥を少なくすることが検討されてきており、特に、窒化物系薄膜の膜特性に大きな影響を与えるためにバッファ層が非常に重要となってきた。
【０００３】
例えば、ＩｎＧａＮ膜、ＡｌＧａＮ膜、あるいは組成の異なるＡｌａＧａ１−ａＮ（０≦ａ≦１）の薄膜を積層した多層膜をバッファ層として用いることにより、その上に形成される窒化物系半導体薄膜の結晶欠陥を改善できることが開示されている（特許文献１参照）。
【０００４】
さらに、基板上あるいはＡｌｂＧａ１−ｂＮ（０≦ｂ≦１）バッファ層上に、ＡｌＮ層とＧａＮ層とを交互に成長させた多層膜層を導入することにより、その上に成長する窒化物半導体の結晶性を向上できることが提案されている（特許文献２参照）。
【０００５】
また、ＡｌＧａＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層、またはＡｌＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層を設けることにより、歪みの発生を防止し、その上にクラックのない良好なＧａＮ系半導体層が形成できることが開示されている（特許文献３参照）。
【０００６】
さらに、高温で成長させたＧａＮ層中に、中間層として低温で成長させたＡｌＮを挿入することにより、その上に形成するＧａＮ系薄膜の結晶欠陥が改善できることが報告されている（非特許文献１参照）。
【０００７】
【特許文献１】
特開平１１−２２０１７３号公報
【０００８】
【特許文献２】
特開平５−１１０１３８号公報
【０００９】
【特許文献３】
特開２００１−２７４４５７号公報
【００１０】
【非特許文献１】
２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｂｌｕｅ Ｌａｓｅｒ ａｎｄ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ， Ｃｈｉｂａ， Ｊａｐａｎ， Ｔｕ−０２， Ｓｅｐｔ．２９−Ｏｃｔ．２， １９９８．
【００１１】
【発明が解決しようとする課題】
しかしながら、前述の方法においては、結晶欠陥の低減、結晶性および平坦性を同時に満足する窒化物系半導体薄膜が得られていないのが現状である。
【００１２】
たとえば、前述した特許文献１に記載のＩｎＧａＮ層、ＡｌＧａＮ層、あるいは組成の異なるＡｌＧａＮの薄膜を積層した多層膜のバッファ層では、安定して結晶欠陥を低減化できず、また多層膜のバッファ層上にさらに数μｍ以上の薄膜の成長が必要であった。
【００１３】
また、特許文献２に記載のＡｌＮ層とＧａＮ層を交互に積層させた多層膜層では、その上に形成されたＧａＮ系薄膜の結晶性や平坦性は、不十分という問題を抱えていた。
【００１４】
さらに、特許文献３に記載のＡｌＧａＮ層とＩｎＧａＮ層や、ＡｌＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層では、その上に形成されたＧａＮ系薄膜の結晶性をさらに改善する必要がある。
【００１５】
非特許文献１に示された中間層として低温で成長させたＡｌＮ層の挿入についても、その上に形成させるＧａＮ系薄膜の結晶性の向上については不十分で、さらに結晶欠陥を低減化させる必要があった。
【００１６】
よって本発明の目的は、上述の点を鑑み、基板上に結晶欠陥がきわめて少なく、結晶性および平坦性にも優れた窒化物系半導体からなる積層体ならびにそれを用いた電子素子を提供することにある。
【００１７】
【課題を解決するための手段】
このような課題を達成するために、本発明の第１の実施形態の積層体は、基板と、前記基板上に形成されている多層膜バッファ層と、前記多層膜バッファ層上に形成された第１窒化物系半導体層とを含む積層体であって、前記多層膜バッファ層は、第１のＩＩＩ族窒化物ＸＮと、第２のＩＩＩ族窒化物ＺＮ（Ｘ≠Ｚ）と、ＸαＺ１−αＮ（０＜α＜１）からなる混晶層とを含み、前記多層膜バッファ層は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮからなる１つまたは複数の積層構造を有することを特徴とする。ここで、ＸおよびＺが、Ａｌ、ＧａおよびＩｎからなる群から選択されてもよい。
【００１８】
本発明の第２の実施形態の積層体は、本発明の第１の実施形態の積層体において、第１窒化物系半導体層は、第１窒化物系半導体からなる複数の部分構成層と、１つまたは複数のＡｌＮ中間層との積層構造を有し、前記ＡｌＮ中間層のそれぞれは、前記部分構成層の間に位置することを特徴とする。ここで、ＸおよびＺが、Ａｌ、ＧａおよびＩｎからなる群から選択されてもよい。
【００１９】
本発明の第３の実施形態の電子素子は、本発明の第１または第２の実施形態の積層体と、該積層体の第１窒化物系半導体層の上に形成されている第２窒化物系半導体層と、該第２窒化物系半導体層上に形成されている２つのオーミック電極と、前記２つのオーミック電極の間に形成されているゲート電極とを含むことを特徴とする。ここで、前記第２窒化物系半導体層がＡｌβＧａ１−βＮ（０＜β≦１）であってもよい。また、前記第２窒化物系半導体層にドナー不純物がドーピングされていてもよい。
【００２０】
本発明の第４の実施形態の電子素子は、本発明の第３の実施形態の電子素子において、第１窒化物系半導体層と第２窒化物系半導体層との間に形成されている第３窒化物系半導体層をさらに含むことを特徴とする。ここで、前記第３窒化物系半導体層は、ＩｎγＧａ１−γＮ（０＜γ＜１）であってもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００２２】
図１は、本発明の第１の実施形態の積層体を示した断面図である。図１中、符号１は基板、２はバッファ層、３は第１窒化物系半導体層を示している。
【００２３】
本発明に用いられる基板１は、Ｓｉ基板、ＧａＡｓ基板、サファイア基板、ＳｉＣ基板、ＺｎＯ基板、ＭｇＯ基板等が通常用いられる。中でもＳｉ基板は、低コストで、大口径化も可能であり、最も好ましく用いられる。
【００２４】
本発明のバッファ層２および第１窒化物系半導体層３は、一般に、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法を用いて成長される。
【００２５】
本発明のバッファ層２は、第１のＩＩＩ族窒化物（ＸＮ）層２ａおよび第２のＩＩＩ族窒化物（ＺＮ）層２ｃが交互に成長している多層膜において、ＸＮ／ＺＮおよびＺＮ／ＸＮのそれぞれの界面に、ＸαＺ１−αＮ（０＜α＜１、好ましくは０．３≦α≦０．７、より好ましくは０．４≦α≦０．６）からなる混晶層２ｂが挿入された積層体からなっている。すなわち、本発明のバッファ層２は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮの４層構造を１周期として構成される。バッファ層２は、該４層構造を１つまたは複数有して構成されていてもよく、図１には、２つの該４層構造を有するバッファ層２を示した。
【００２６】
ＸおよびＺは、ＸとＺとが異なる元素であることを条件として、Ａｌ、ＧａおよびＩｎからなる群から選択される。すなわち、（Ｘ，Ｚ）の組合せは、（Ａｌ，Ｇａ）、（Ａｌ，Ｉｎ）、（Ｉｎ，Ｇａ）のいずれかである。例えば、Ｘ＝ＡｌおよびＺ＝Ｇａの場合には、ＡｌＮ／ＧａＮおよびＧａＮ／ＡｌＮのそれぞれの界面にＡｌＧａＮ混晶層を挿入して、ＡｌＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮなる積層構造をとる。この際に、ＡｌＧａＮ結晶の格子定数は、ＡｌＮ結晶の格子定数とＧａＮ結晶の格子定数との中間の値を採る。したがって、ＡｌＮ／ＡｌＧａＮ界面およびＧａＮ／ＡｌＧａＮ界面における格子定数の差は、ＡｌＮ／ＧａＮ界面における格子定数の差よりも小さくなり、これによって各界面における原子配列の乱れが抑制され、平坦でかつ結晶欠陥の少ない窒化物系半導体層が得られる。（Ｘ，Ｚ）の他の組合せについても同様である。
【００２７】
本発明のバッファ層を構成するＸＮ層２ａ、ＺＮ層２ｃおよびＸαＺ１−αＮ層２ｂのそれぞれの膜厚は、１〜３００ｎｍの範囲内であり、より好ましくは３〜１００ｎｍの範囲内であり、さらに好ましくは５〜８０ｎｍの範囲内である。
【００２８】
本発明のバッファ層をＭＯＣＶＤ法で成長させる場合、バッファ層は７５０〜９００℃、好ましくは７７０〜８５０℃の基板温度にて形成される。また、第１の窒化物または第２の窒化物としてＡｌＮを用いる場合、まず低温条件（５００〜７５０℃、好ましくは６５０〜７３０℃の基板温度）においてＡｌＮ層を成長させることが好ましく行われる。低温条件にてＡｌＮ層を成長させた後、基板温度をバッファ層形成に最適な温度まで昇温し、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＡｌＮ／……の順に混晶層を含む本発明のバッファ層を形成させることが好ましく行われる。
【００２９】
本発明の第１窒化物系半導体層３は、ＧａＮから形成される。第１窒化物系半導体層３は、５０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍ、より好ましくは２００〜１０００ｎｍの膜厚を有する。前述の範囲内の膜厚とすることにより、優れた平坦性および結晶性を有する窒化物系半導体の表面を提供することが可能となる。ＭＯＣＶＤ法で成長させる場合、第１窒化物系半導体層は、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度にて形成される。
【００３０】
本発明の第２の実施形態は、第１の実施形態の積層体において、第１窒化物系半導体層が窒化物系半導体からなる部分構成層とＡｌＮ中間層とから構成される積層体である。基板１およびバッファ層２は、第１の実施形態のものと同様である。本実施形態の第１窒化物系半導体層は、２つ以上の部分構成層３ａと、１つまたは複数のＡｌＮ中間層４を有する。２つの部分構成層３ａ，３ｂと、３ａと３ｂとの間に配置される１つのＡｌＮ中間層４を用いた例を、図２に示した。
【００３１】
窒化物系半導体で構成される部分構成層は、第１の実施形態と同様の方法によってＧａＮから形成される。それぞれの部分構成層は、２５〜１５００ｎｍ、好ましくは５０〜１０００ｎｍ、より好ましくは１００〜５００ｎｍの膜厚を有する。
【００３２】
ＡｌＮ中間層４の膜厚は、１〜１００ｎｍであり、より好ましくは３〜５０ｎｍである。ＡｌＮ中間層４は、部分構成層の形成時よりも低温で成長させることが好ましい。ＭＯＣＶＤ法で成長させる場合には、５００〜７５０℃、好ましくは６５０〜７３０℃の基板温度における気相成長法により形成される。
【００３３】
本実施形態の積層体においては、基板／バッファ層界面またはバッファ層内において格子不整合による結晶欠陥が発生および成長したとしても、第１窒化物系半導体層３の中に設けられたＡｌＮ中間層４によってその欠陥成長を停止することが可能となる。したがって、ＡｌＮ中間層４の上に位置する部分構成層３ｂの優れた平面性および結晶性を維持することが可能となる。
【００３４】
図３は、本実施形態の変形例であり、２つのＡｌＮ中間層４ａ，４ｂと、３つの部分構成層３ａ〜３ｃとを有する第１窒化物系半導体層３を示した。本実施形態において、ＡｌＮ中間層のそれぞれは、２つの部分構成層の間に配置される。部分構成層およびＡｌＮ中間層の膜厚および形成条件は前述と同様である。本変形例においては、ＡｌＮ中間層４ａにおいてその成長を止められなかった欠陥が最上層に向かって成長したとしても、第２のＡｌＮ中間層４ｂによってその欠陥成長を止めることが可能である。したがって、第１窒化物系半導体層３の最上層を形成する部分構成層３ｃは、優れた平面性および結晶性を有することができる。
【００３５】
本実施形態において、第１窒化物系半導体層３は、５０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍ、より好ましくは２００〜１０００ｎｍの総膜厚を有する。この範囲内の膜厚とすることにより、最上部に形成される部分構成層の優れた平坦性および結晶性を維持することが可能となり、優れた特性を有する窒化物系半導体の表面を提供することが可能となる。
【００３６】
本発明の第３の実施形態は、第１または第２の実施形態の積層体（基板１、バッファ層２および第１窒化物系半導体層３）と、第２窒化物系半導体層５とを含み、第２窒化物系半導体層５の上に２つのオーミック電極８ａ，８ｂと、２つのオーミック電極の間に位置するゲート電極７とが設けられている電子素子である。図４に第１の実施形態の積層体を用いた構造例を、図５に第２の実施形態の積層体を用いた構造例を示す。基板１、バッファ層２および第１窒化物系半導体層３は、前述の第１または第２の実施形態のものを用いることができる。本実施形態の電子素子は、電界効果トランジスタ（ＦＥＴ）として機能する。
【００３７】
第１窒化物系半導体層３の上部部分（または、最上層として形成された部分構成層）は、電子走行層として機能する。前述のように、第１窒化物系半導体層３は優れた平坦性および結晶性を有し、結晶欠陥が存在しないので、電子走行層として好適である。
【００３８】
第１窒化物系半導体層３の上に形成される第２窒化物系半導体層５は、第１窒化物系半導体層３の第２窒化物系半導体層５との界面付近に、２次元電子ガスを形成するような組成が選択される。第２窒化物系半導体層としては、ＡｌβＧａ１−βＮ（０＜β≦１）層が好ましく用いられる。ここで、Ａｌ組成比βは、好ましくは０．１〜０．５の範囲内であり、より好ましくは０．２〜０．４の範囲内である。第２窒化物系半導体層５は、２〜１００ｎｍの範囲であり、より好ましくは５〜５０ｎｍの範囲内の膜厚を有する。高周波特性をより向上させるためには、第２窒化物系半導体層５がより薄いことが好ましく、５〜３０ｎｍが最も好ましい膜厚範囲である。
【００３９】
第２窒化物系半導体層５は、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法により形成される。第２窒化物系半導体層５をＭＯＣＶＤ法で形成する際には、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度が用いられる。
【００４０】
また、本発明の第２窒化物系半導体層５に対して、ドナー不純物をドーピングしていてもよい。ドナー不純物としては、Ｓｉ、Ｓｎ、Ｔｅ、ＳまたはＳｅなどが好ましく用いられる。不純物濃度は、１×１０１７〜３×１０１９／ｃｍ３程度の範囲であり、より好ましくは、５×１０１７〜８×１０１８／ｃｍ３の範囲である。
【００４１】
あるいはまた、第２窒化物系半導体層５を、ノンドープスペーサ層／ｎ型ドープ層／キャップ層からなる３層構造としてもよい。ノンドープスペーサ層は、前述の方法によって形成される非ドープのＡｌβＧａ１−βＮ層であり、好ましくは１〜５０ｎｍの厚さを有する。ｎ型ドープ層は、前述の方法によって形成されるＳｉ、Ｓｎ、Ｔｅ、ＳまたはＳｅなどをドープされたＡｌβＧａ１−βＮ層であり、好ましくは５〜１００ｎｍの厚さを有する。キャップ層とは、前述の方法によって形成されるＡｌβＧａ１−βＮ層であり、好ましくは１〜５０ｎｍの厚さを有する。
【００４２】
第２窒化物系半導体層５の上に形成される２つのオーミック電極８ａ，８ｂは、ＦＥＴのソースまたはドレインのいずれかとして機能する。オーミック電極８ａ，８ｂは、通常、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／ＡｕまたはＴｉ／Ａｌ／Ｍｏ／Ａｕなどの４層電極、Ａｕ／Ｔｉ／ＡｌまたはＴｉ／Ａｌ／Ｔｉなどの３層電極、あるいはＴｉ／Ａｌなどの２層電極が用いられ、ＥＢ（電子線）蒸着、スパッタ、イオンプレーティングなどの当該技術において知られている任意の方法によって形成される。
【００４３】
オーミック電極の電子走行層に対するコンタクト抵抗を減少させるために、ラピッドサーマルアニールを行うことが好ましい。通常の場合、ゲート電極の形成前に、ラピッドサーマルアニールを行うことが望ましい。ラピッドサーマルアニールは、窒素雰囲気下６５０℃〜９００℃程度の温度で１５秒〜１０分間にわたって行うことが望ましい。通常、アニール温度を高くするほど、アニール時間を短くする。より好ましくは、７８０〜８８０℃の温度で、３０秒〜２分間にわたるアニールを行う。
【００４４】
第２窒化物系半導体層５の上に形成されるゲート電極７は、２つのオーミック電極８ａと８ｂとの間に配置され、通常、Ｐｄ／Ｔｉ／ＡｕまたはＰｔ／Ｔｉ／Ａｕなどの３層電極、Ｎｉ／Ａｕ、Ｐｔ／ＡｕまたはＰｄ／Ｓｉなどの２層電極、あるいはＮｉまたはＣｕなどの単層電極が用いられる。ゲート電極７は、ＥＢ蒸着、スパッタ、イオンプレーティングなどの当該技術において知られている任意の方法によって形成される。
【００４５】
本発明の第４の実施形態は、第３の実施形態における第１窒化物系半導体層３と第２窒化物系半導体層５との間に、第３窒化物系半導体層６をさらに設けた電子素子である。図６に例示的構造を示した。本実施形態は、第１窒化物系半導体層３に代えて、第３窒化物半導体層６を電子走行層として用いるものである。
【００４６】
本発明の第３窒化物系半導体層６は、電子走行層として用いられるため、良好な結晶性と平坦性が求められる。第３窒化物系半導体層６は、好ましくはＧａＮまたはＩｎγＧａ１−γＮ（０＜γ＜１）から構成される。ＩｎＮはＧａＮに比べ、高電子移動度であるために、ＩｎＧａＮの３元混晶にすることによって、より高速な電子素子が実現できる。
【００４７】
第３窒化物系半導体層６は、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法により形成される。第３窒化物系半導体層６をＭＯＣＶＤ法によって形成する際には、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度が用いられる。
【００４８】
第３窒化物系半導体層６は、５０〜２０００ｎｍ、好ましくは１００〜１０００ｎｍ、より好ましくは２００〜５００ｎｍの膜厚を有する。この範囲内の膜厚とすることにより、第３窒化物半導体層６の優れた平坦性および結晶性を維持して、該層を高電子移動度の電子走行層として使用することが可能となる。
【００４９】
【実施例】
本発明を具体的な実施例に基づいて説明する。下記の実施例では、本発明の積層体を用いた電子素子への応用の例を述べているが、本発明の積層体は、窒化物系半導体を用いた発光素子または光センサへの応用にも有効な積層体である。
【００５０】
［実施例１］
３インチＳｉ基板１をＭＯＣＶＤ装置の成長室のサセプター上に設置し、水素ガスを流しながら１５分間にわたって基板温度を１０５０℃に加熱クリーニングして、基板表面の酸化物を除去した。その後、基板温度を７２０℃とし、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）ガス、Ｎ源としてアンモニアガス、キャリアガスとして水素ガスおよび窒素ガスを流しながら、ＡｌＮ層を１０ｎｍ成長させた。
【００５１】
次に、基板温度を８００℃に調整し、Ｇａ源としてＴＭＧ（トリメチルガリウム）ガス、ＴＭＡガス、アンモニアガスを流しながら、Ａｌ０．５Ｇａ０．５Ｎ層を１０ｎｍ成長させた。続いて、ＴＭＧガスおよびアンモニアガスを流しながらＧａＮ層を１０ｎｍ成長させた。引き続いて基板温度を８００℃に維持しながら、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）、ＡｌＮ層（１０ｎｍ）、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）、ＧａＮ層（１０ｎｍ）、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）を順次成長させて、多層膜バッファ層２を形成した。
【００５２】
次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を４００ｎｍ成長させ、第１窒化物系半導体層３を形成し、図１に示す積層体を得た。
【００５３】
さらに、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。
【００５４】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．８ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は７×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図７に示した。
【００５５】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ界面に形成される２次元電子ガスの電子移動度として、μ＝１７００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００５６】
そして、本実施例の積層体を用いて電界効果トランジスタを作製した。すなわち、第１フォトリソグラフィー工程にてイオン注入を行い、素子分離を行った。その後第２フォトリソグラフィー工程において、リフトオフ法により１対のオーミック電極８ａおよび８ｂを形成した。本実施例においては８ａをソース電極として用い、８ｂをドレイン電極として用いた。オーミック電極８ａおよび８ｂは、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの４層電極とした。さらにオーミックコンタクトを形成させるため、窒素雰囲気下、３０秒間にわたって８５０℃に加熱してラピッドサーマルアニールを行った。ソース−ドレイン電極のオーミックコンタクト抵抗は１×１０−５Ωｃｍ２であった。
【００５７】
最後に、ＥＢ露光を用いてゲート長０．６μｍのゲート電極７を形成し、図４に示す構造の電界効果トランジスタを得た。ゲート電極７は、Ｎｉ／Ａｕを用いて形成した。トランジスタ特性を測定した結果、遮断周波数ｆＴ＝１８ＧＨｚ、最大発振周波数ｆｍａｘ＝４１ＧＨｚという良好な高周波特性を示した。
【００５８】
［実施例２］
実施例１と同様にして、Ｓｉ基板１上に多層膜バッファ層２を形成した。次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させた。次に、基板温度を７２０℃に低下させて、ＡｌＮ中間層を１５ｎｍ成長させた。基板温度を再び１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させ、図２に示す積層体を得た。
【００５９】
さらに引き続いて、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。
【００６０】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．５ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は１×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図８に示した。
【００６１】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ界面に形成される２次元電子ガスの電子移動度として、μ＝２１００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００６２】
最後に、実施例１と同様にして、１対のオーミック電極（ソースおよびドレイン電極）と、ゲート長０．６μｍのゲート電極７を形成し、図５に示す電界効果トランジスタを得た。得られたトランジスタの特性を測定した結果、ｆＴ＝２２ＧＨｚ、ｆｍａｘ＝４４ＧＨｚという非常に良好な高周波特性を示した。
【００６３】
［比較例１］
３インチＳｉ基板５１をＭＯＣＶＤ装置の成長室のサセプター上に設置し、水素ガスを流しながら１５分間にわたって基板温度を１０５０℃に加熱クリーニングして、基板表面の酸化物を除去した。その後、基板温度を７２０℃とし、ＴＭＡガス、アンモニアガス、キャリアガスとして水素ガスおよび窒素ガスを流しながら、ＡｌＮ層５２ａを１０ｎｍ成長させた。
【００６４】
次に、基板温度を８００℃に上昇させ、ＧａＮ層５２ｂ（１０ｎｍ）／ＡｌＮ層５２ａ（１０ｎｍ）の構造を４度繰り返した積層構造を成長させた。
【００６５】
次に、基板温度を１０３０℃に上昇させ、ＧａＮ層５３を４００ｎｍ成長させた。さらに、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層５５ａを５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層５５ｂを２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層５５ｃを５ｎｍ成長させて、図９に示す積層体を得た。
【００６６】
実施例１と同様にして、上記で得られた積層体の膜特性を評価したが、表面には多数のクラック（結晶欠陥に相当する）が見られ、トランジスタを作製するには値しない膜であった。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図１０に示した。
【００６７】
［実施例３］
実施例１と同様にして、Ｓｉ基板１上に多層膜バッファ層２を形成した。次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させた。次に、基板温度を７２０℃に低下させて、ＡｌＮ中間層を１５ｎｍ成長させた。基板温度を再び１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させ、図２に示す積層体を得た。
【００６８】
引き続いて、トリメチルインジウムガス、ＴＭＧガス、アンモニアガスを用いて、Ｉｎ０．２Ｇａ０．８Ｎ層を成長させ、第３窒化物系半導体層６を形成した。
【００６９】
さらに引き続いて、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。表面のモフォロジーは、実施例２と同様であった。
【００７０】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．４ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は１×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。
【００７１】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／Ｉｎ０．２Ｇａ０．８Ｎ界面に形成される２次元電子ガスの電子移動度として、μ＝２４００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００７２】
最後に、実施例１と同様にして、１対のオーミック電極（ソースおよびドレイン電極）と、ゲート長０．６μｍのゲート電極７を形成し、図５に示す電界効果トランジスタを得た。得られたトランジスタの特性を測定した結果、ｆＴ＝２５ＧＨｚ、ｆｍａｘ＝４６ＧＨｚという非常に良好な高周波特性を示した。
【００７３】
【発明の効果】
以上説明したように本発明によれば、Ｓｉなどの安価で大口径化が可能な基板上に、混晶層を含むバッファ層を挿入することにより、これまでにない平坦で結晶欠陥のきわめて少なく、結晶性にも優れた窒化物系積層体が実現できる。また、本発明によれば、該積層体を用いて、高周波特性やパワートランジスタ特性にも優れた窒化物系電子素子が実現可能となり、その産業上の有用性は計り知れない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の積層体の一例を示す断面図である。
【図２】本発明の第２の実施形態の積層体の一例を示す断面図である。
【図３】本発明の第２の実施形態の積層体の他の例を示す断面図である。
【図４】本発明の第３の実施形態の電子素子の一例を示す断面図である。
【図５】本発明の第３の実施形態の電子素子の他の例を示す断面図である。
【図６】本発明の第４の実施形態の電子素子の一例を示す断面図である。
【図７】実施例１で得られる積層体のノマルスキー表面写真である。
【図８】実施例２で得られる積層体のノマルスキー表面写真である。
【図９】比較例１の積層体を示す断面図である。
【図１０】比較例１で得られる積層体のノマルスキー表面写真である。
【符号の説明】
１ 基板
２ 多層膜バッファ層
２ａ ＸＮ層
２ｂ 混晶層（ＸαＺ１−αＮ層）
２ｃ ＺＮ層
３ 第１窒化物系半導体層
３（ａ，ｂ，ｃ） 部分構成層
４（ａ，ｂ） ＡｌＮ中間層
５ 第２窒化物系半導体層
６ 第３窒化物系半導体層
７ ゲート電極
８（ａ，ｂ） オーミック電極
５１ Ｓｉ基板
５２ａ ＡｌＮ層
５２ｂ、５３ ＧａＮ層
５５ａ ＡｌＧａＮノンドープスペーサ層
５５ｂ ＳｉドープＡｌＧａＮ層
５５ｃ ＡｌＧａＮキャップ層
【発明の属する技術分野】
本発明は、光デバイスや電子デバイスに使用される窒化物系化合物半導体を含む積層体およびそれを利用した電子素子に関するものである。
【０００２】
【従来の技術】
従来から窒化物系半導体は、青色発光素子やパワー系および高周波電子素子用の材料として注目されてきた。特にサファイア基板上に形成された窒化物薄膜を用いた青色発光素子はすでに実用化されている。窒化物系薄膜の成長については、サファイア基板に限らず、シリコン基板など様々な基板上への成長も試みられている。しかしながら、窒化物系半導体結晶の格子定数と基板（サファイアまたはシリコン）の格子定数とが大きく異なるため、窒化物系半導体薄膜中に欠陥が導入され、その膜特性を低下させることが問題となっている。この問題に関して、基板と窒化物系薄膜との間にバッファ層を設けて、該薄膜中の欠陥を少なくすることが検討されてきており、特に、窒化物系薄膜の膜特性に大きな影響を与えるためにバッファ層が非常に重要となってきた。
【０００３】
例えば、ＩｎＧａＮ膜、ＡｌＧａＮ膜、あるいは組成の異なるＡｌａＧａ１−ａＮ（０≦ａ≦１）の薄膜を積層した多層膜をバッファ層として用いることにより、その上に形成される窒化物系半導体薄膜の結晶欠陥を改善できることが開示されている（特許文献１参照）。
【０００４】
さらに、基板上あるいはＡｌｂＧａ１−ｂＮ（０≦ｂ≦１）バッファ層上に、ＡｌＮ層とＧａＮ層とを交互に成長させた多層膜層を導入することにより、その上に成長する窒化物半導体の結晶性を向上できることが提案されている（特許文献２参照）。
【０００５】
また、ＡｌＧａＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層、またはＡｌＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層を設けることにより、歪みの発生を防止し、その上にクラックのない良好なＧａＮ系半導体層が形成できることが開示されている（特許文献３参照）。
【０００６】
さらに、高温で成長させたＧａＮ層中に、中間層として低温で成長させたＡｌＮを挿入することにより、その上に形成するＧａＮ系薄膜の結晶欠陥が改善できることが報告されている（非特許文献１参照）。
【０００７】
【特許文献１】
特開平１１−２２０１７３号公報
【０００８】
【特許文献２】
特開平５−１１０１３８号公報
【０００９】
【特許文献３】
特開２００１−２７４４５７号公報
【００１０】
【非特許文献１】
２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｂｌｕｅ Ｌａｓｅｒ ａｎｄ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ， Ｃｈｉｂａ， Ｊａｐａｎ， Ｔｕ−０２， Ｓｅｐｔ．２９−Ｏｃｔ．２， １９９８．
【００１１】
【発明が解決しようとする課題】
しかしながら、前述の方法においては、結晶欠陥の低減、結晶性および平坦性を同時に満足する窒化物系半導体薄膜が得られていないのが現状である。
【００１２】
たとえば、前述した特許文献１に記載のＩｎＧａＮ層、ＡｌＧａＮ層、あるいは組成の異なるＡｌＧａＮの薄膜を積層した多層膜のバッファ層では、安定して結晶欠陥を低減化できず、また多層膜のバッファ層上にさらに数μｍ以上の薄膜の成長が必要であった。
【００１３】
また、特許文献２に記載のＡｌＮ層とＧａＮ層を交互に積層させた多層膜層では、その上に形成されたＧａＮ系薄膜の結晶性や平坦性は、不十分という問題を抱えていた。
【００１４】
さらに、特許文献３に記載のＡｌＧａＮ層とＩｎＧａＮ層や、ＡｌＮ層とＩｎＧａＮ層とを交互に複数回積層したバッファ層では、その上に形成されたＧａＮ系薄膜の結晶性をさらに改善する必要がある。
【００１５】
非特許文献１に示された中間層として低温で成長させたＡｌＮ層の挿入についても、その上に形成させるＧａＮ系薄膜の結晶性の向上については不十分で、さらに結晶欠陥を低減化させる必要があった。
【００１６】
よって本発明の目的は、上述の点を鑑み、基板上に結晶欠陥がきわめて少なく、結晶性および平坦性にも優れた窒化物系半導体からなる積層体ならびにそれを用いた電子素子を提供することにある。
【００１７】
【課題を解決するための手段】
このような課題を達成するために、本発明の第１の実施形態の積層体は、基板と、前記基板上に形成されている多層膜バッファ層と、前記多層膜バッファ層上に形成された第１窒化物系半導体層とを含む積層体であって、前記多層膜バッファ層は、第１のＩＩＩ族窒化物ＸＮと、第２のＩＩＩ族窒化物ＺＮ（Ｘ≠Ｚ）と、ＸαＺ１−αＮ（０＜α＜１）からなる混晶層とを含み、前記多層膜バッファ層は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮからなる１つまたは複数の積層構造を有することを特徴とする。ここで、ＸおよびＺが、Ａｌ、ＧａおよびＩｎからなる群から選択されてもよい。
【００１８】
本発明の第２の実施形態の積層体は、本発明の第１の実施形態の積層体において、第１窒化物系半導体層は、第１窒化物系半導体からなる複数の部分構成層と、１つまたは複数のＡｌＮ中間層との積層構造を有し、前記ＡｌＮ中間層のそれぞれは、前記部分構成層の間に位置することを特徴とする。ここで、ＸおよびＺが、Ａｌ、ＧａおよびＩｎからなる群から選択されてもよい。
【００１９】
本発明の第３の実施形態の電子素子は、本発明の第１または第２の実施形態の積層体と、該積層体の第１窒化物系半導体層の上に形成されている第２窒化物系半導体層と、該第２窒化物系半導体層上に形成されている２つのオーミック電極と、前記２つのオーミック電極の間に形成されているゲート電極とを含むことを特徴とする。ここで、前記第２窒化物系半導体層がＡｌβＧａ１−βＮ（０＜β≦１）であってもよい。また、前記第２窒化物系半導体層にドナー不純物がドーピングされていてもよい。
【００２０】
本発明の第４の実施形態の電子素子は、本発明の第３の実施形態の電子素子において、第１窒化物系半導体層と第２窒化物系半導体層との間に形成されている第３窒化物系半導体層をさらに含むことを特徴とする。ここで、前記第３窒化物系半導体層は、ＩｎγＧａ１−γＮ（０＜γ＜１）であってもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００２２】
図１は、本発明の第１の実施形態の積層体を示した断面図である。図１中、符号１は基板、２はバッファ層、３は第１窒化物系半導体層を示している。
【００２３】
本発明に用いられる基板１は、Ｓｉ基板、ＧａＡｓ基板、サファイア基板、ＳｉＣ基板、ＺｎＯ基板、ＭｇＯ基板等が通常用いられる。中でもＳｉ基板は、低コストで、大口径化も可能であり、最も好ましく用いられる。
【００２４】
本発明のバッファ層２および第１窒化物系半導体層３は、一般に、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法を用いて成長される。
【００２５】
本発明のバッファ層２は、第１のＩＩＩ族窒化物（ＸＮ）層２ａおよび第２のＩＩＩ族窒化物（ＺＮ）層２ｃが交互に成長している多層膜において、ＸＮ／ＺＮおよびＺＮ／ＸＮのそれぞれの界面に、ＸαＺ１−αＮ（０＜α＜１、好ましくは０．３≦α≦０．７、より好ましくは０．４≦α≦０．６）からなる混晶層２ｂが挿入された積層体からなっている。すなわち、本発明のバッファ層２は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮの４層構造を１周期として構成される。バッファ層２は、該４層構造を１つまたは複数有して構成されていてもよく、図１には、２つの該４層構造を有するバッファ層２を示した。
【００２６】
ＸおよびＺは、ＸとＺとが異なる元素であることを条件として、Ａｌ、ＧａおよびＩｎからなる群から選択される。すなわち、（Ｘ，Ｚ）の組合せは、（Ａｌ，Ｇａ）、（Ａｌ，Ｉｎ）、（Ｉｎ，Ｇａ）のいずれかである。例えば、Ｘ＝ＡｌおよびＺ＝Ｇａの場合には、ＡｌＮ／ＧａＮおよびＧａＮ／ＡｌＮのそれぞれの界面にＡｌＧａＮ混晶層を挿入して、ＡｌＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮなる積層構造をとる。この際に、ＡｌＧａＮ結晶の格子定数は、ＡｌＮ結晶の格子定数とＧａＮ結晶の格子定数との中間の値を採る。したがって、ＡｌＮ／ＡｌＧａＮ界面およびＧａＮ／ＡｌＧａＮ界面における格子定数の差は、ＡｌＮ／ＧａＮ界面における格子定数の差よりも小さくなり、これによって各界面における原子配列の乱れが抑制され、平坦でかつ結晶欠陥の少ない窒化物系半導体層が得られる。（Ｘ，Ｚ）の他の組合せについても同様である。
【００２７】
本発明のバッファ層を構成するＸＮ層２ａ、ＺＮ層２ｃおよびＸαＺ１−αＮ層２ｂのそれぞれの膜厚は、１〜３００ｎｍの範囲内であり、より好ましくは３〜１００ｎｍの範囲内であり、さらに好ましくは５〜８０ｎｍの範囲内である。
【００２８】
本発明のバッファ層をＭＯＣＶＤ法で成長させる場合、バッファ層は７５０〜９００℃、好ましくは７７０〜８５０℃の基板温度にて形成される。また、第１の窒化物または第２の窒化物としてＡｌＮを用いる場合、まず低温条件（５００〜７５０℃、好ましくは６５０〜７３０℃の基板温度）においてＡｌＮ層を成長させることが好ましく行われる。低温条件にてＡｌＮ層を成長させた後、基板温度をバッファ層形成に最適な温度まで昇温し、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＡｌＮ／……の順に混晶層を含む本発明のバッファ層を形成させることが好ましく行われる。
【００２９】
本発明の第１窒化物系半導体層３は、ＧａＮから形成される。第１窒化物系半導体層３は、５０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍ、より好ましくは２００〜１０００ｎｍの膜厚を有する。前述の範囲内の膜厚とすることにより、優れた平坦性および結晶性を有する窒化物系半導体の表面を提供することが可能となる。ＭＯＣＶＤ法で成長させる場合、第１窒化物系半導体層は、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度にて形成される。
【００３０】
本発明の第２の実施形態は、第１の実施形態の積層体において、第１窒化物系半導体層が窒化物系半導体からなる部分構成層とＡｌＮ中間層とから構成される積層体である。基板１およびバッファ層２は、第１の実施形態のものと同様である。本実施形態の第１窒化物系半導体層は、２つ以上の部分構成層３ａと、１つまたは複数のＡｌＮ中間層４を有する。２つの部分構成層３ａ，３ｂと、３ａと３ｂとの間に配置される１つのＡｌＮ中間層４を用いた例を、図２に示した。
【００３１】
窒化物系半導体で構成される部分構成層は、第１の実施形態と同様の方法によってＧａＮから形成される。それぞれの部分構成層は、２５〜１５００ｎｍ、好ましくは５０〜１０００ｎｍ、より好ましくは１００〜５００ｎｍの膜厚を有する。
【００３２】
ＡｌＮ中間層４の膜厚は、１〜１００ｎｍであり、より好ましくは３〜５０ｎｍである。ＡｌＮ中間層４は、部分構成層の形成時よりも低温で成長させることが好ましい。ＭＯＣＶＤ法で成長させる場合には、５００〜７５０℃、好ましくは６５０〜７３０℃の基板温度における気相成長法により形成される。
【００３３】
本実施形態の積層体においては、基板／バッファ層界面またはバッファ層内において格子不整合による結晶欠陥が発生および成長したとしても、第１窒化物系半導体層３の中に設けられたＡｌＮ中間層４によってその欠陥成長を停止することが可能となる。したがって、ＡｌＮ中間層４の上に位置する部分構成層３ｂの優れた平面性および結晶性を維持することが可能となる。
【００３４】
図３は、本実施形態の変形例であり、２つのＡｌＮ中間層４ａ，４ｂと、３つの部分構成層３ａ〜３ｃとを有する第１窒化物系半導体層３を示した。本実施形態において、ＡｌＮ中間層のそれぞれは、２つの部分構成層の間に配置される。部分構成層およびＡｌＮ中間層の膜厚および形成条件は前述と同様である。本変形例においては、ＡｌＮ中間層４ａにおいてその成長を止められなかった欠陥が最上層に向かって成長したとしても、第２のＡｌＮ中間層４ｂによってその欠陥成長を止めることが可能である。したがって、第１窒化物系半導体層３の最上層を形成する部分構成層３ｃは、優れた平面性および結晶性を有することができる。
【００３５】
本実施形態において、第１窒化物系半導体層３は、５０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍ、より好ましくは２００〜１０００ｎｍの総膜厚を有する。この範囲内の膜厚とすることにより、最上部に形成される部分構成層の優れた平坦性および結晶性を維持することが可能となり、優れた特性を有する窒化物系半導体の表面を提供することが可能となる。
【００３６】
本発明の第３の実施形態は、第１または第２の実施形態の積層体（基板１、バッファ層２および第１窒化物系半導体層３）と、第２窒化物系半導体層５とを含み、第２窒化物系半導体層５の上に２つのオーミック電極８ａ，８ｂと、２つのオーミック電極の間に位置するゲート電極７とが設けられている電子素子である。図４に第１の実施形態の積層体を用いた構造例を、図５に第２の実施形態の積層体を用いた構造例を示す。基板１、バッファ層２および第１窒化物系半導体層３は、前述の第１または第２の実施形態のものを用いることができる。本実施形態の電子素子は、電界効果トランジスタ（ＦＥＴ）として機能する。
【００３７】
第１窒化物系半導体層３の上部部分（または、最上層として形成された部分構成層）は、電子走行層として機能する。前述のように、第１窒化物系半導体層３は優れた平坦性および結晶性を有し、結晶欠陥が存在しないので、電子走行層として好適である。
【００３８】
第１窒化物系半導体層３の上に形成される第２窒化物系半導体層５は、第１窒化物系半導体層３の第２窒化物系半導体層５との界面付近に、２次元電子ガスを形成するような組成が選択される。第２窒化物系半導体層としては、ＡｌβＧａ１−βＮ（０＜β≦１）層が好ましく用いられる。ここで、Ａｌ組成比βは、好ましくは０．１〜０．５の範囲内であり、より好ましくは０．２〜０．４の範囲内である。第２窒化物系半導体層５は、２〜１００ｎｍの範囲であり、より好ましくは５〜５０ｎｍの範囲内の膜厚を有する。高周波特性をより向上させるためには、第２窒化物系半導体層５がより薄いことが好ましく、５〜３０ｎｍが最も好ましい膜厚範囲である。
【００３９】
第２窒化物系半導体層５は、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法により形成される。第２窒化物系半導体層５をＭＯＣＶＤ法で形成する際には、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度が用いられる。
【００４０】
また、本発明の第２窒化物系半導体層５に対して、ドナー不純物をドーピングしていてもよい。ドナー不純物としては、Ｓｉ、Ｓｎ、Ｔｅ、ＳまたはＳｅなどが好ましく用いられる。不純物濃度は、１×１０１７〜３×１０１９／ｃｍ３程度の範囲であり、より好ましくは、５×１０１７〜８×１０１８／ｃｍ３の範囲である。
【００４１】
あるいはまた、第２窒化物系半導体層５を、ノンドープスペーサ層／ｎ型ドープ層／キャップ層からなる３層構造としてもよい。ノンドープスペーサ層は、前述の方法によって形成される非ドープのＡｌβＧａ１−βＮ層であり、好ましくは１〜５０ｎｍの厚さを有する。ｎ型ドープ層は、前述の方法によって形成されるＳｉ、Ｓｎ、Ｔｅ、ＳまたはＳｅなどをドープされたＡｌβＧａ１−βＮ層であり、好ましくは５〜１００ｎｍの厚さを有する。キャップ層とは、前述の方法によって形成されるＡｌβＧａ１−βＮ層であり、好ましくは１〜５０ｎｍの厚さを有する。
【００４２】
第２窒化物系半導体層５の上に形成される２つのオーミック電極８ａ，８ｂは、ＦＥＴのソースまたはドレインのいずれかとして機能する。オーミック電極８ａ，８ｂは、通常、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／ＡｕまたはＴｉ／Ａｌ／Ｍｏ／Ａｕなどの４層電極、Ａｕ／Ｔｉ／ＡｌまたはＴｉ／Ａｌ／Ｔｉなどの３層電極、あるいはＴｉ／Ａｌなどの２層電極が用いられ、ＥＢ（電子線）蒸着、スパッタ、イオンプレーティングなどの当該技術において知られている任意の方法によって形成される。
【００４３】
オーミック電極の電子走行層に対するコンタクト抵抗を減少させるために、ラピッドサーマルアニールを行うことが好ましい。通常の場合、ゲート電極の形成前に、ラピッドサーマルアニールを行うことが望ましい。ラピッドサーマルアニールは、窒素雰囲気下６５０℃〜９００℃程度の温度で１５秒〜１０分間にわたって行うことが望ましい。通常、アニール温度を高くするほど、アニール時間を短くする。より好ましくは、７８０〜８８０℃の温度で、３０秒〜２分間にわたるアニールを行う。
【００４４】
第２窒化物系半導体層５の上に形成されるゲート電極７は、２つのオーミック電極８ａと８ｂとの間に配置され、通常、Ｐｄ／Ｔｉ／ＡｕまたはＰｔ／Ｔｉ／Ａｕなどの３層電極、Ｎｉ／Ａｕ、Ｐｔ／ＡｕまたはＰｄ／Ｓｉなどの２層電極、あるいはＮｉまたはＣｕなどの単層電極が用いられる。ゲート電極７は、ＥＢ蒸着、スパッタ、イオンプレーティングなどの当該技術において知られている任意の方法によって形成される。
【００４５】
本発明の第４の実施形態は、第３の実施形態における第１窒化物系半導体層３と第２窒化物系半導体層５との間に、第３窒化物系半導体層６をさらに設けた電子素子である。図６に例示的構造を示した。本実施形態は、第１窒化物系半導体層３に代えて、第３窒化物半導体層６を電子走行層として用いるものである。
【００４６】
本発明の第３窒化物系半導体層６は、電子走行層として用いられるため、良好な結晶性と平坦性が求められる。第３窒化物系半導体層６は、好ましくはＧａＮまたはＩｎγＧａ１−γＮ（０＜γ＜１）から構成される。ＩｎＮはＧａＮに比べ、高電子移動度であるために、ＩｎＧａＮの３元混晶にすることによって、より高速な電子素子が実現できる。
【００４７】
第３窒化物系半導体層６は、有機金属気相エピタキシャル（ＭＯＣＶＤ）法、分子線エピタキシャル（ＭＢＥ）法、ハライド気相エピタキシャル（ＨＤＣＶＤ）法などの気相成長法により形成される。第３窒化物系半導体層６をＭＯＣＶＤ法によって形成する際には、９５０〜１１００℃、好ましくは１０００〜１０５０℃の基板温度が用いられる。
【００４８】
第３窒化物系半導体層６は、５０〜２０００ｎｍ、好ましくは１００〜１０００ｎｍ、より好ましくは２００〜５００ｎｍの膜厚を有する。この範囲内の膜厚とすることにより、第３窒化物半導体層６の優れた平坦性および結晶性を維持して、該層を高電子移動度の電子走行層として使用することが可能となる。
【００４９】
【実施例】
本発明を具体的な実施例に基づいて説明する。下記の実施例では、本発明の積層体を用いた電子素子への応用の例を述べているが、本発明の積層体は、窒化物系半導体を用いた発光素子または光センサへの応用にも有効な積層体である。
【００５０】
［実施例１］
３インチＳｉ基板１をＭＯＣＶＤ装置の成長室のサセプター上に設置し、水素ガスを流しながら１５分間にわたって基板温度を１０５０℃に加熱クリーニングして、基板表面の酸化物を除去した。その後、基板温度を７２０℃とし、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）ガス、Ｎ源としてアンモニアガス、キャリアガスとして水素ガスおよび窒素ガスを流しながら、ＡｌＮ層を１０ｎｍ成長させた。
【００５１】
次に、基板温度を８００℃に調整し、Ｇａ源としてＴＭＧ（トリメチルガリウム）ガス、ＴＭＡガス、アンモニアガスを流しながら、Ａｌ０．５Ｇａ０．５Ｎ層を１０ｎｍ成長させた。続いて、ＴＭＧガスおよびアンモニアガスを流しながらＧａＮ層を１０ｎｍ成長させた。引き続いて基板温度を８００℃に維持しながら、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）、ＡｌＮ層（１０ｎｍ）、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）、ＧａＮ層（１０ｎｍ）、Ａｌ０．５Ｇａ０．５Ｎ層（１０ｎｍ）を順次成長させて、多層膜バッファ層２を形成した。
【００５２】
次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を４００ｎｍ成長させ、第１窒化物系半導体層３を形成し、図１に示す積層体を得た。
【００５３】
さらに、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。
【００５４】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．８ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は７×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図７に示した。
【００５５】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ界面に形成される２次元電子ガスの電子移動度として、μ＝１７００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００５６】
そして、本実施例の積層体を用いて電界効果トランジスタを作製した。すなわち、第１フォトリソグラフィー工程にてイオン注入を行い、素子分離を行った。その後第２フォトリソグラフィー工程において、リフトオフ法により１対のオーミック電極８ａおよび８ｂを形成した。本実施例においては８ａをソース電極として用い、８ｂをドレイン電極として用いた。オーミック電極８ａおよび８ｂは、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの４層電極とした。さらにオーミックコンタクトを形成させるため、窒素雰囲気下、３０秒間にわたって８５０℃に加熱してラピッドサーマルアニールを行った。ソース−ドレイン電極のオーミックコンタクト抵抗は１×１０−５Ωｃｍ２であった。
【００５７】
最後に、ＥＢ露光を用いてゲート長０．６μｍのゲート電極７を形成し、図４に示す構造の電界効果トランジスタを得た。ゲート電極７は、Ｎｉ／Ａｕを用いて形成した。トランジスタ特性を測定した結果、遮断周波数ｆＴ＝１８ＧＨｚ、最大発振周波数ｆｍａｘ＝４１ＧＨｚという良好な高周波特性を示した。
【００５８】
［実施例２］
実施例１と同様にして、Ｓｉ基板１上に多層膜バッファ層２を形成した。次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させた。次に、基板温度を７２０℃に低下させて、ＡｌＮ中間層を１５ｎｍ成長させた。基板温度を再び１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させ、図２に示す積層体を得た。
【００５９】
さらに引き続いて、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。
【００６０】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．５ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は１×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図８に示した。
【００６１】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ界面に形成される２次元電子ガスの電子移動度として、μ＝２１００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００６２】
最後に、実施例１と同様にして、１対のオーミック電極（ソースおよびドレイン電極）と、ゲート長０．６μｍのゲート電極７を形成し、図５に示す電界効果トランジスタを得た。得られたトランジスタの特性を測定した結果、ｆＴ＝２２ＧＨｚ、ｆｍａｘ＝４４ＧＨｚという非常に良好な高周波特性を示した。
【００６３】
［比較例１］
３インチＳｉ基板５１をＭＯＣＶＤ装置の成長室のサセプター上に設置し、水素ガスを流しながら１５分間にわたって基板温度を１０５０℃に加熱クリーニングして、基板表面の酸化物を除去した。その後、基板温度を７２０℃とし、ＴＭＡガス、アンモニアガス、キャリアガスとして水素ガスおよび窒素ガスを流しながら、ＡｌＮ層５２ａを１０ｎｍ成長させた。
【００６４】
次に、基板温度を８００℃に上昇させ、ＧａＮ層５２ｂ（１０ｎｍ）／ＡｌＮ層５２ａ（１０ｎｍ）の構造を４度繰り返した積層構造を成長させた。
【００６５】
次に、基板温度を１０３０℃に上昇させ、ＧａＮ層５３を４００ｎｍ成長させた。さらに、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層５５ａを５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層５５ｂを２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層５５ｃを５ｎｍ成長させて、図９に示す積層体を得た。
【００６６】
実施例１と同様にして、上記で得られた積層体の膜特性を評価したが、表面には多数のクラック（結晶欠陥に相当する）が見られ、トランジスタを作製するには値しない膜であった。ノマルスキー微分干渉顕微鏡による表面モフォロジー写真を図１０に示した。
【００６７】
［実施例３］
実施例１と同様にして、Ｓｉ基板１上に多層膜バッファ層２を形成した。次に、基板温度を１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させた。次に、基板温度を７２０℃に低下させて、ＡｌＮ中間層を１５ｎｍ成長させた。基板温度を再び１０３０℃に上昇させ、ＧａＮ層を２００ｎｍ成長させ、図２に示す積層体を得た。
【００６８】
引き続いて、トリメチルインジウムガス、ＴＭＧガス、アンモニアガスを用いて、Ｉｎ０．２Ｇａ０．８Ｎ層を成長させ、第３窒化物系半導体層６を形成した。
【００６９】
さらに引き続いて、Ａｌ０．２５Ｇａ０．７５Ｎノンドープスペーサ層を５ｎｍ、Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ、Ａｌ０．２５Ｇａ０．７５Ｎキャップ層を５ｎｍ成長させて、第２窒化物系半導体層５を形成した。該Ｓｉドープｎ型Ａｌ０．２５Ｇａ０．７５Ｎ層の不純物濃度は、５×１０１８／ｃｍ３であった。表面のモフォロジーは、実施例２と同様であった。
【００７０】
以上のように成長させた積層体の膜特性を評価した。ＡＦＭを用いて測定される表面ラフネスは、１０μｍ角の領域においてＲｍｓ＝１．４ｎｍと良好であった。また、ＴＥＭにより測定される単位面積当たりの結晶欠陥密度は１×１０４個／ｃｍ２であり、Ｓｉ基板上に良好な窒化物系半導体薄膜が形成できたことを示した。
【００７１】
さらに、本実施例で成長させた窒化物系半導体薄膜表面に、４端子のオーミック電極を形成し、ホール測定を行った。その結果、Ａｌ０．２５Ｇａ０．７５Ｎ／Ｉｎ０．２Ｇａ０．８Ｎ界面に形成される２次元電子ガスの電子移動度として、μ＝２４００ｃｍ２／Ｖｓという高い電子移動度が得られた。
【００７２】
最後に、実施例１と同様にして、１対のオーミック電極（ソースおよびドレイン電極）と、ゲート長０．６μｍのゲート電極７を形成し、図５に示す電界効果トランジスタを得た。得られたトランジスタの特性を測定した結果、ｆＴ＝２５ＧＨｚ、ｆｍａｘ＝４６ＧＨｚという非常に良好な高周波特性を示した。
【００７３】
【発明の効果】
以上説明したように本発明によれば、Ｓｉなどの安価で大口径化が可能な基板上に、混晶層を含むバッファ層を挿入することにより、これまでにない平坦で結晶欠陥のきわめて少なく、結晶性にも優れた窒化物系積層体が実現できる。また、本発明によれば、該積層体を用いて、高周波特性やパワートランジスタ特性にも優れた窒化物系電子素子が実現可能となり、その産業上の有用性は計り知れない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の積層体の一例を示す断面図である。
【図２】本発明の第２の実施形態の積層体の一例を示す断面図である。
【図３】本発明の第２の実施形態の積層体の他の例を示す断面図である。
【図４】本発明の第３の実施形態の電子素子の一例を示す断面図である。
【図５】本発明の第３の実施形態の電子素子の他の例を示す断面図である。
【図６】本発明の第４の実施形態の電子素子の一例を示す断面図である。
【図７】実施例１で得られる積層体のノマルスキー表面写真である。
【図８】実施例２で得られる積層体のノマルスキー表面写真である。
【図９】比較例１の積層体を示す断面図である。
【図１０】比較例１で得られる積層体のノマルスキー表面写真である。
【符号の説明】
１ 基板
２ 多層膜バッファ層
２ａ ＸＮ層
２ｂ 混晶層（ＸαＺ１−αＮ層）
２ｃ ＺＮ層
３ 第１窒化物系半導体層
３（ａ，ｂ，ｃ） 部分構成層
４（ａ，ｂ） ＡｌＮ中間層
５ 第２窒化物系半導体層
６ 第３窒化物系半導体層
７ ゲート電極
８（ａ，ｂ） オーミック電極
５１ Ｓｉ基板
５２ａ ＡｌＮ層
５２ｂ、５３ ＧａＮ層
５５ａ ＡｌＧａＮノンドープスペーサ層
５５ｂ ＳｉドープＡｌＧａＮ層
５５ｃ ＡｌＧａＮキャップ層
Claims (8)
- 基板と、前記基板上に形成されている多層膜バッファ層と、前記多層膜バッファ層上に形成された第１窒化物系半導体層とを含む積層体であって、
前記多層膜バッファ層は、第１のＩＩＩ族窒化物ＸＮと、第２のＩＩＩ族窒化物ＺＮ（Ｘ≠Ｚ）と、ＸαＺ１−αＮ（０＜α＜１）からなる混晶層とを含み、
前記多層膜バッファ層は、ＸＮ／ＸαＺ１−αＮ／ＺＮ／ＸαＺ１−αＮからなる１つまたは複数の積層構造を有することを特徴とする積層体。 - 前記第１窒化物系半導体層は、第１窒化物系半導体からなる複数の部分構成層と、１つまたは複数のＡｌＮ中間層との積層構造を有し、前記ＡｌＮ中間層のそれぞれは、前記部分構成層の間に位置することを特徴とする請求項１に記載の積層体。
- ＸおよびＺが、Ａｌ、ＧａおよびＩｎからなる群から選択されることを特徴とする請求項１または２に記載の積層体。
- 請求項１から３のいずれかに記載の積層体と、該積層体の第１窒化物系半導体層の上に形成されている第２窒化物系半導体層と、該第２窒化物系半導体層上に形成されている２つのオーミック電極と、前記２つのオーミック電極の間に形成されているゲート電極とを含むことを特徴とする電子素子。
- 前記第２窒化物系半導体層がＡｌβＧａ１−βＮ（０＜β≦１）であることを特徴とする請求項４に記載の電子素子。
- 前記第１窒化物系半導体層と第２窒化物系半導体層との間に形成されている第３窒化物系半導体層をさらに含むことを特徴とする請求項４または５に記載の電子素子。
- 前記第３窒化物系半導体層がＩｎγＧａ１−γＮ（０＜γ＜１）であることを特徴とする請求項６に記載の電子素子。
- 前記第２窒化物系半導体層にドナー不純物がドーピングされていることを特徴とする請求項４から７のいずれかに記載の電子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086133A JP2004296717A (ja) | 2003-03-26 | 2003-03-26 | 窒化物系半導体を含む積層体およびそれを用いた電子素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086133A JP2004296717A (ja) | 2003-03-26 | 2003-03-26 | 窒化物系半導体を含む積層体およびそれを用いた電子素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296717A true JP2004296717A (ja) | 2004-10-21 |
Family
ID=33400878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086133A Withdrawn JP2004296717A (ja) | 2003-03-26 | 2003-03-26 | 窒化物系半導体を含む積層体およびそれを用いた電子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296717A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158889A (ja) * | 2003-11-21 | 2005-06-16 | Sanken Electric Co Ltd | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 |
| JP2006179861A (ja) * | 2004-11-26 | 2006-07-06 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| JP2006351870A (ja) * | 2005-06-16 | 2006-12-28 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ |
| JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2007221001A (ja) * | 2006-02-17 | 2007-08-30 | Furukawa Electric Co Ltd:The | 半導体素子 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP2007300120A (ja) * | 2006-04-27 | 2007-11-15 | Samsung Electro Mech Co Ltd | 窒化物膜の製造方法及び窒化物構造物 |
| JP2008159621A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2008171842A (ja) * | 2007-01-05 | 2008-07-24 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2010251738A (ja) * | 2009-03-27 | 2010-11-04 | Covalent Materials Corp | 窒化物半導体エピタキシャル基板 |
| JP2012256833A (ja) * | 2011-05-16 | 2012-12-27 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| JP2013070013A (ja) * | 2011-09-08 | 2013-04-18 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| JP2013084820A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 半導体発光素子及び半導体ウェーハ |
| JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| JP2013187551A (ja) * | 2013-04-09 | 2013-09-19 | Toshiba Corp | 窒化物半導体層の製造方法 |
| US9287369B2 (en) | 2012-03-08 | 2016-03-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor element and nitride semiconductor wafer |
| WO2016039178A1 (ja) * | 2014-09-10 | 2016-03-17 | シャープ株式会社 | 窒化物半導体積層構造及びそれを用いた電子デバイス |
| US9349590B2 (en) | 2012-03-08 | 2016-05-24 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor layer |
-
2003
- 2003-03-26 JP JP2003086133A patent/JP2004296717A/ja not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525894B2 (ja) * | 2003-11-21 | 2010-08-18 | サンケン電気株式会社 | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 |
| JP2005158889A (ja) * | 2003-11-21 | 2005-06-16 | Sanken Electric Co Ltd | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 |
| JP2006179861A (ja) * | 2004-11-26 | 2006-07-06 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
| JP2006351870A (ja) * | 2005-06-16 | 2006-12-28 | Hitachi Cable Ltd | 半導体エピタキシャルウェハ |
| JP2007088426A (ja) * | 2005-08-25 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2007221001A (ja) * | 2006-02-17 | 2007-08-30 | Furukawa Electric Co Ltd:The | 半導体素子 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP4670055B2 (ja) * | 2006-03-20 | 2011-04-13 | Ｄｏｗａエレクトロニクス株式会社 | 半導体基板及び半導体装置 |
| JP4699420B2 (ja) * | 2006-04-27 | 2011-06-08 | サムソン エルイーディー カンパニーリミテッド． | 窒化物膜の製造方法 |
| JP2007300120A (ja) * | 2006-04-27 | 2007-11-15 | Samsung Electro Mech Co Ltd | 窒化物膜の製造方法及び窒化物構造物 |
| JP2008159621A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2008171842A (ja) * | 2007-01-05 | 2008-07-24 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
| JP2010251738A (ja) * | 2009-03-27 | 2010-11-04 | Covalent Materials Corp | 窒化物半導体エピタキシャル基板 |
| JP2012256833A (ja) * | 2011-05-16 | 2012-12-27 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| US8785943B2 (en) | 2011-09-08 | 2014-07-22 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
| JP2013070013A (ja) * | 2011-09-08 | 2013-04-18 | Toshiba Corp | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
| US9065003B2 (en) | 2011-10-11 | 2015-06-23 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and semiconductor wafer |
| JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
| US8835983B2 (en) | 2011-10-11 | 2014-09-16 | Kabushiki Kaisha Toshiba | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers |
| US8928000B2 (en) | 2011-10-11 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor wafer including different lattice constants |
| JP2013084820A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 半導体発光素子及び半導体ウェーハ |
| US9287369B2 (en) | 2012-03-08 | 2016-03-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor element and nitride semiconductor wafer |
| US9349590B2 (en) | 2012-03-08 | 2016-05-24 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor layer |
| US9508804B2 (en) | 2012-03-08 | 2016-11-29 | Kabushiki Kaisha Toshiba | Nitride semiconductor element and nitride semiconductor wafer |
| JP2013187551A (ja) * | 2013-04-09 | 2013-09-19 | Toshiba Corp | 窒化物半導体層の製造方法 |
| WO2016039178A1 (ja) * | 2014-09-10 | 2016-03-17 | シャープ株式会社 | 窒化物半導体積層構造及びそれを用いた電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960957B2 (ja) | 半導体電子デバイス | |
| US8476151B2 (en) | Method for manufacturing nitride semiconductor crystal layer | |
| KR101854021B1 (ko) | 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑 | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP5099008B2 (ja) | ＳｉＣ基板を用いた化合物半導体装置とその製造方法 | |
| US8247796B2 (en) | Semiconductor device | |
| JP2004296717A (ja) | 窒化物系半導体を含む積層体およびそれを用いた電子素子 | |
| US7982241B2 (en) | Epitaxial substrate, semiconductor device substrate, and HEMT device | |
| WO2006080376A1 (ja) | 窒化物半導体素子および窒化物半導体結晶層の成長方法 | |
| JP2007221001A (ja) | 半導体素子 | |
| WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
| JPWO2009119356A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
| JP3977659B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPWO2011118433A1 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
| US8633514B2 (en) | Group III nitride semiconductor wafer and group III nitride semiconductor device | |
| EP2296172B1 (en) | Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure | |
| KR20170101932A (ko) | 전자 디바이스용 에피택셜 기판, 전자 디바이스, 전자 디바이스용 에피택셜 기판의 제조 방법, 그리고 전자 디바이스의 제조 방법 | |
| JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
| JP2004273630A (ja) | 電界効果トランジスタの製造方法 | |
| JP5110762B2 (ja) | 半導体積層構造およびｈｅｍｔ素子 | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| JP3470054B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JP2005129856A (ja) | 半導体電子デバイス | |
| JP3599592B2 (ja) | Ｉｉｉ−ｖ族窒化物系化合物半導体への電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |