JP2004273630A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004273630A JP2004273630A JP2003060221A JP2003060221A JP2004273630A JP 2004273630 A JP2004273630 A JP 2004273630A JP 2003060221 A JP2003060221 A JP 2003060221A JP 2003060221 A JP2003060221 A JP 2003060221A JP 2004273630 A JP2004273630 A JP 2004273630A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate insulating
- insulating layer
- aln
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基板1上に活性層3およびゲート絶縁層4を順次に形成する。ゲート絶縁層の表層部4cは、窒化物系化合物半導体から構成されている。ゲート絶縁層の上面には、AlN層15が被着される。その後、AlN層から窒素を脱離してAl層16を形成し、続いて、Al層を酸化させてAlOxからなる保護層5を形成する。AlN層は、窒化物系化合物半導体から構成されるゲート絶縁層の表層部の形成後に連続して形成できる。これにより、ゲート絶縁層の上面が清浄に保たれる。このため、AlOx保護層とゲート絶縁層との間に極めて良好な界面が形成される。この結果、ゲートリーク電流が低減される。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、電界効果トランジスタの製造方法に関する。
【0002】
【従来の技術】
近年、GaN、AlGaN等の窒化物系化合物半導体を用いた電界効果トランジスタが報告されている(例えば、特許文献1、2)。
【0003】
【特許文献1】
特開2001−156081号公報
【特許文献2】
特開2000−223697号公報
【0004】
【発明が解決しようとする課題】
窒化物系化合物半導体は、禁制帯幅が広く、高耐圧高速で、かつ高い対環境特性を有するデバイスを製造できることから、近年注目を集めている材料である。しかし、窒化物系化合物半導体は、未だに結晶性の完成度が低い。窒化物系化合物半導体には、構成元素の空孔、元素位置の置換などの結晶欠陥に基づくエネルギー準位や、結晶外から不純物が導入された結果生じる不純物準位など、解明されていない点が多々存在する。
【0005】
上記特許文献においても、得られたデバイスのリーク電流等は実用レベルには達していない。特に、窒化物系化合物半導体の表面を保護する層の界面特性とデバイス特性との関係は、未だに解明されていない。これまで製造されたデバイスで満足のいく特性が得られていない一つの理由は、表面保護層に起因するリーク電流の存在である。
【0006】
この発明は、窒化物系化合物半導体を用いてリーク電流の少ない電界効果トランジスタを製造することを課題とする。
【0007】
【課題を解決するための手段】
本発明は、電界効果トランジスタの製造方法を提供する。この方法は、基板上に活性層を設けるとともに、窒化物系化合物半導体から構成される表層部を有するゲート絶縁層を活性層の上に設ける工程と、ゲート絶縁層の上面にAlN層を被着する工程と、AlN層から窒素を脱離してAl層を形成する工程と、Al層を酸化させてAlOxからなる保護層を形成する工程とを備えている。AlN層を被着する工程は、ゲート絶縁層の上面を大気にさらすことなくゲート絶縁層の上面にAlN層を形成することが好ましい。
【0008】
AlN層は、窒化物系化合物半導体から構成されるゲート絶縁層の表層部の形成後、連続して形成することができる。このため、ゲート絶縁層の上面を大気にさらすことなくゲート絶縁層の上面にAlN層を形成し、ゲート絶縁層の表層部を保護することが可能である。これにより、表層部の窒化物系化合物半導体が清浄に保たれる。AlN層から窒素を脱離してAl層を形成し、その後、Al層を酸化させれば、AlOx保護層が得られる。元来AlOxは窒化物系化合物半導体と良好な界面を形成するうえに、窒化物系化合物半導体が清浄に保たれているので、AlOx保護層とゲート絶縁層との間に極めて良好な界面が形成される。この結果、ゲートリーク電流が低減される。さらに、AlNを出発物質として使用し、AlNから窒素を脱離した後、酸化させる手順は、AlOx保護層の体積膨張と、それに伴う応力の発生を抑える。このため、本発明の方法により製造される電界効果トランジスタは、安定した特性を有する。
【0009】
ゲート絶縁層およびAlN層は、気相成長法を用いて同一の成長炉内で連続して成長させることが好ましい。この場合、ゲート絶縁層の表面と大気との接触を確実に防止しながらAlN層が形成される。したがって、ゲート絶縁層の表層部の窒化物系化合物半導体が確実に清浄に保たれる。
【0010】
Al層を形成する工程は、AlN層を水素プラズマにさらすことによりAlN層から窒素を脱離してもよい。この場合、AlN層から窒素が効率良く脱離する。すべてのAlNから窒素を完全に脱離することも可能である。
【0011】
保護層を形成する工程は、Al層を酸素プラズマにさらすことによりAl層を酸化させてもよい。この場合、Al層が効率良く酸化される。すべてのAlを酸化させることも可能である。
【0012】
本発明の方法は、保護層を貫通して延在しゲート絶縁層の上面に接触するソース電極およびドレイン電極を設けるとともに、保護層の上にゲート電極を設ける工程をさらに備えていてもよい。ゲート電極は、ゲート絶縁層の上面に達する貫通孔を保護層に形成し、その貫通孔にゲート材料を充填することにより設けてもよい。保護層は、ゲート電極とゲート絶縁層との接触を妨げる必要は必ずしもない。ゲート電極がゲート絶縁層の上面と接触していても、製造されるデバイスは電界効果トランジスタとして動作する。この場合でも、ゲートリーク電流は十分に抑えられる。
【0013】
本発明において窒化物系化合物半導体には、InAlGaN、AlGaN、InAlN、InGaN、GaN、AlNおよびInNが含まれる。本発明では、これらの半導体から任意のものを選択して使用することができる。
【0014】
【発明の実施の形態】
まず、実施形態の背景および概要を説明する。特許文献2に開示されるようなInxAlyGa1−x−yNからなるゲート絶縁層を有するGaN系電界効果トランジスタでは、InxAlyGa1−x−yNの表面状態に起因するゲートリーク電流が問題となる。ゲート絶縁層の上面に保護層を設ければ、InxAlyGa1−x−yNの表面状態の劣化を防止して、ゲートリーク電流を低減することは可能である。しかし、ゲート絶縁層と保護層との界面の状態が良好でないと、ゲートリーク電流を十分に低減することは難しい。そこで、本実施形態では、窒化物系化合物半導体であるAlNをゲート絶縁層の上面に被着し、それをAlOxに転換して保護層を形成する。AlNは、下地材料であるゲート絶縁層と同じく窒化物系化合物半導体であるので、気相成長法によるゲート絶縁層の成長後、連続して成長させることができる。このため、ゲート絶縁層の上面を清浄に保つことができる。これが、良好な界面の形成に役立ち、ゲートリーク電流の低減につながる。
【0015】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0016】
図1は、本実施形態のヘテロ接合電界効果トランジスタ100の構造を示す概略断面図である。電界効果トランジスタ100は、基板1上に順次に設けられたバッファ層2、活性層3およびゲート絶縁層4を有する。ゲート絶縁層4は、基板1側からバリア層4a、n層4bおよびキャップ層4cが順次に積層された構造を有する。ゲート絶縁層4の上面、すなわちキャップ層4cの上面には、保護層5が被着されている。保護層5の上には、ソース電極6、ドレイン電極7およびゲート電極8が設けられている。これらの電極6〜8は、保護層5を貫通して延在し、ゲート絶縁層4の上面と接触している。これらの構成要素の材料および厚さを以下の表にまとめる。
【0017】
【表1】
【0018】
上記の表に示されるように、ゲート絶縁層4のうち保護層5と接触するキャップ層4cは、窒化物系化合物半導体であるi−AlGaNから構成されている。また、保護層5は、AlOx(xは組成比)から構成されている。
【0019】
以下では、図2〜図7を参照しながら、電界効果トランジスタ100の製造方法を説明する。まず、厚さ0.5mmの単結晶サファイア基板1を用意し、基板1の(0001)面上にGaNを厚さ500nmだけ成長させ、バッファ層2を形成する。次に、バッファ層2の上にGaNを厚さ2500nmだけ成長させる。このGaN層3は、活性層(言い換えると、チャネル層または動作層)として機能する。このGaN層3上にAlxGa1−xN(x=0.3)を厚さ5nmだけ成長させ、バリア層4aを形成する。次いで、バリア層4a上にn−AlGaNを厚さ15nmだけ成長させ、n層4bを形成する。n層4bにおけるキャリア濃度は、5×1018cm−3である。続いて、n層4b上にi−AlGaNを厚さ5nmだけ成長させ、キャップ層4cを形成する。こうして、バリア層4a、n層4bおよびキャップ層4cからなるゲート絶縁層4が形成される(図2)。
【0020】
以上の成長工程は、通常の気相成長装置においてOMVPEなどの気相成長法を用いて実施できる。この気相成長法では、各層の構成元素の原料として、公知の原料を使用できる。例えば、Alの原料としてTEAlまたはTMAlを、Gaの原料としてTEGaを、Nの原料としてNH3をそれぞれ使用できる。
【0021】
キャップ層4cの成長後、キャップ層4cの上にアンドープのAlNを厚さ5nmだけ成長させる(図3)。このAlN層15は、後続のプロセスによってAlOxに転換されるため、AlN層15における不純物濃度の範囲は規定されない。しかし、この不純物濃度は、可能な限り0に近いことが好ましい。つまり、AlN層15は、完全にアンドープであることが最も理想的である。
【0022】
上述したサファイア基板1上へのバッファ層2からAlN層15までの成長は、一つの成長炉内で連続して行われる。したがって、AlGaNからなるゲート絶縁層4の表面を大気にさらすことなく、ゲート絶縁層4上にAlN層15が形成される。
【0023】
図3に示されるように、AlN層15の成長後、AlN層15を水素プラズマ30にさらすことにより、AlN層15から窒素(N)を脱離する。窒化物系化合物半導体を水素プラズマにさらすことにより半導体内に窒素空孔を多量に形成できることは公知である。例えば、橋詰らは、第63回応用物理学関連連合講演会 講演番号26p−ZB−1(2002年9月)において、GaN表面を水素プラズマにさらした後、GaNの表面にシリコン窒化層を形成することにより両材料の界面に形成される界面準位について報告している。この報告では、水素プラズマにさらした後シリコン窒化層を形成した試料では、窒素の空孔に起因する多量の界面準位が形成され、その一方で窒素プラズマにさらした後シリコン窒化層を形成した試料では、界面準位の非常に少ない良好な界面が形成されることを確認したとされている。
【0024】
本実施形態では、厚さ5nmのAlN層15を形成した後、このAlN層15を水素プラズマ30に10分間さらすことにより、AlN層15からすべての窒素原子を脱離することが可能である。これにより、AlNは、金属であるAlに転換される。水素プラズマ30は、ガス圧0.3Pa、高周波周波数14MHz、高周波パワー密度0.2W/cm2の条件下で発生させられる。全窒素を脱離するためのプラズマ照射時間は、AlN層15の厚さに依存する。しかし、層厚が50nm以上の場合には、AlN層15の深部からの窒素原子の脱離に非常に時間を要し、好ましくない。一方、AlN層15が薄すぎると、後述する工程を経て得られるAlGaNの表面保護層としての機能を損なってしまう。したがって、AlN層15の厚さは、1nm〜10nmの範囲内にあることが好ましい。
【0025】
この後、図4に示されるように、水素プラズマ30の照射によって得られたAl層16に酸素プラズマ32を照射し、Al層16の全体を酸化アルミニウム(AlOx)に置換する。こうして、Al酸化膜17が形成される(図5)。酸素プラズマ32は、ガス圧0.3Pa、高周波周波数14MHz、高周波パワー密度0.2W/cm2の条件下で発生させられる。Al層16に酸素プラズマを5分間照射することにより、AlNからの転換により得られたAlをすべてAlOxに再転換することができる。酸素プラズマ32の照射時間は、Al層16の厚さおよびプラズマ発生条件に依存する。上記のプラズマ発生条件のもとでは、少なくとも0.5分間にわたってプラズマ照射を行うことが好ましい。
【0026】
酸素プラズマ32の照射後、Al酸化膜17を700℃の雰囲気中で10分間アニールする。こうして、AlOx保護層5が形成される。
【0027】
AlOx保護層5とその下地材料であるAlGaN半導体とは良好な界面を形成する。というのも、AlGaNの自然酸化膜はGaOもしくはAlOであり、Al金属を酸化させたAlOxは、この自然酸化膜に近い性質を有しているからである。さらに、AlGaNキャップ層4cの表面には、大気にさらされることなく成長炉内で連続的にAlN層15が形成される。その後も、AlGaN層の表面を大気にさらすことなく、AlGaN層上に形成されたAlNを窒素離脱置換によってAl金属に転換し、ついでプラズマ酸化によりAl金属をAlOxに転換する。したがって、AlGaNキャップ層4cとAlOx保護層5との界面は、大気に一切さらされることなく形成される。このため、極めて良好な界面特性が得られる。
【0028】
図6に示されるように、AlOx保護層5の形成後、保護層5の所定の3箇所に開口20、21および22を形成する。開口20〜22の底では、AlGaNからなるゲート絶縁層4(キャップ層4c)の表面が露出する。
【0029】
次いで、Ti/Alからなるオーミック金属で開口20および21を充填した後、650℃の雰囲気内で30秒間にわたってオーミック金属をアニールする。こうして、ソース電極6およびドレイン電極7が形成される(図7)。ソース電極6およびゲート絶縁層4間、ならびにドレイン電極7およびゲート絶縁層4間には、それぞれオーミック接触が形成される。なお、Ti/Alは、基板1側からTiおよびAlが順次に積層されていることを表す。
【0030】
次に、Ni/Au金属で開口22を充填した後、650℃の雰囲気内で30秒間にわたってNi/Au金属をアニールする。こうして、ゲート電極8が形成され、本実施形態に係る電界効果トランジスタ100(図1)が完成する。なお、Ni/Auは、基板1側からNiおよびAuが順次に積層されていることを表す。
【0031】
以下では、本実施形態の利点を説明する。本実施形態の方法により形成される保護層5は、窒化物系化合物半導体であるAlGaNからなるゲート絶縁層4の表面を適切に保護するとともに、良好な界面準位特性を有する。このため、従来は表面準位にトラップされていたキャリアがトラップされることがなくなる。したがって、本実施形態の方法によれば、ゲートリーク電流が抑えられ、良好な高周波特性を有する電界効果トランジスタを製造できる。
【0032】
また、本実施形態の方法は、AlOx保護層5の体積膨張を抑えられるという利点も有している。つまり、ゲート絶縁層4の上面にAlN層15ではなくAl層を被着し、それを酸化してAlOx保護層5を形成する方法に比べて、AlNを出発物質とし、窒素を脱離してから酸化させることにより、保護層5の体積膨張、およびそれに伴う活性層3での応力の発生を抑えられる。このため、安定した特性を有する電界効果トランジスタが得られる。以下では、この点について説明する。
【0033】
ゲート絶縁層4の上面にAlを蒸着し、それをO2プラズマ処理で酸化させると、体積膨張が大きく、ゲート絶縁層4および活性層3に過剰な応力が加わる。GaN系ヘテロ構造電界効果トランジスタ100では、バリア層4aおよび活性層3間の格子定数の差に起因するピエゾ電界によって生成される2次元電子ガス12(図1)をキャリアとすることがある。この場合、活性層3に加わる過剰な応力がキャリア濃度およびモビリティに影響を与え、デバイス特性を変えてしまう可能性がある。
【0034】
これに対し、本実施形態では、AlNをゲート絶縁層4の上面に積層し、それをAlに転換させてからAlOxに再度転換する。これにより、AlOx保護層5の過剰な体積膨張を防ぐことができる。例えば、ゲート絶縁層4上に蒸着された金属Alを酸化した場合、生成されるAl2O3の体積は元の金属Alの1.28倍である。これに対し、本実施形態のようにAlNを出発物質とした場合、生成されるAl2O3の体積は元のAlNの1.01倍である。このように、AlNを出発物質としてAlOx保護層5を形成することにより、保護層5の体積膨張および活性層3中の応力の発生を抑制できる。この結果、安定したデバイス特性を有する電界効果トランジスタを製造できる。
【0035】
なお、参考のため、Al、AlNおよびAl2O3のモル重量および密度を以下に示す。
【0036】
【表2】
【0037】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【0038】
基板1、バッファ層2および活性層3の材料は、上記のものに限られない。例えば、基板1は、SiC基板やGaN基板、AlN基板であってもよい。バッファ層2は、AlNから構成されていてもよい。活性層3は、InGaNとGaNの積層によって構成されていてもよい。
【0039】
上記実施形態では、活性層3の材料としてGaNを使用し、キャップ層4cの材料としてAlGaNを使用する。しかし、本発明は、このような材料の組み合わせに限定されない。例えば、キャップ層4c、さらにはゲート絶縁層4の全体をInAlGaNから構成してもよい。より一般的には、InAlGaN、AlGaN、InAlN、InGaN、GaN、AlNおよびInNから任意に選択された半導体またはそれらの積層構造半導体膜をゲート絶縁層4の材料として使用できる。
【0040】
さらに、本実施形態の方法は、キャップ層4cを備えず、GaN層中に活性層をイオン注入方法により形成し、あるいはGaN層中にInGaN−Si層を活性層として形成し、アンドープのGaN層がゲート絶縁層として機能する電界効果トランジスタにも同様に適用可能である。
【0041】
上記実施形態では、ゲート電極8の材料としてNi/Auを使用している。しかし、本発明の電界効果トランジスタ製造方法は、このゲート金属の使用に限定されるわけではない。例えば、CuやSi−Pdをゲート電極8の材料として使用してもよい。さらに、ソースおよびドレインを構成するオーミック金属もTi/Alに限られない。
【0042】
上記実施形態では、ゲート電極8がゲート絶縁層4と接触している。しかし、保護層に貫通孔を設けることなく保護層の上面にゲート電極を被着してもよい。この場合、ゲート電極とゲート絶縁層とは接触しない。ゲート電極とゲート絶縁層との接触の有無にかかわらず、本発明の方法によって製造されるデバイスは電界効果トランジスタとして動作しうる。
【0043】
【発明の効果】
本発明では、窒化物系化合物半導体から構成されるゲート絶縁層の上面を清浄に保ちながらゲート絶縁層の上にAlOx保護層が設けられる。これにより、AlOx保護層とゲート絶縁層との間に極めて良好な界面が形成される。したがって、本発明によれば、ゲートリーク電流の少ない電界効果トランジスタを製造できる。
【図面の簡単な説明】
【図1】実施形態の電界効果トランジスタの構造を示す概略断面図である。
【図2】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図3】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図4】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図5】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図6】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図7】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【符号の説明】
1…基板、2…バッファ層、3…活性層、4…ゲート絶縁層、5…保護層、6…ドレイン電極、7…ソース電極、8…ゲート電極、12…2次元電子ガス、15…AlN層、16…Al層、17…AlOx層、20〜22…開口、30…水素プラズマ、32…酸素プラズマ、100…電界効果トランジスタ
Claims (6)
- 基板上に活性層を設けるとともに、窒化物系化合物半導体から構成される表層部を有するゲート絶縁層を前記活性層の上に設ける工程と、
前記ゲート絶縁層の上面にAlN層を被着する工程と、
前記AlN層から窒素を脱離してAl層を形成する工程と、
前記Al層を酸化させてAlOxからなる保護層を形成する工程と
を備える電界効果トランジスタの製造方法。 - 前記AlN層を被着する工程は、前記ゲート絶縁層の上面を大気にさらすことなく前記ゲート絶縁層の上面に前記AlN層を形成する、請求項1に記載の電界効果トランジスタ。
- 前記ゲート絶縁層および前記AlN層が気相成長法を用いて同一の成長炉内で連続して成長させられる、請求項1または2に記載の電界効果トランジスタの製造方法。
- 前記Al層を形成する工程は、前記AlN層を水素プラズマにさらすことにより前記AlN層から窒素を脱離する、請求項1〜3のいずれかに記載の電界効果トランジスタの製造方法。
- 前記保護層を形成する工程は、前記Al層を酸素プラズマにさらすことにより前記Al層を酸化させる、請求項1〜4のいずれかに記載の電界効果トランジスタの製造方法。
- 前記保護層を貫通して延在し前記ゲート絶縁層の上面に接触するソース電極およびドレイン電極を設けるとともに、前記保護層の上にゲート電極を設ける工程をさらに備える請求項1〜5のいずれかに記載の電界効果トランジスタの製造方法であって、
前記ゲート絶縁層の上面に達する貫通孔を前記保護層に形成し、前記貫通孔にゲート材料を充填することにより前記ゲート電極を設ける請求項1〜5のいずれかに記載の電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003060221A JP4304431B2 (ja) | 2003-03-06 | 2003-03-06 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003060221A JP4304431B2 (ja) | 2003-03-06 | 2003-03-06 | 電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273630A true JP2004273630A (ja) | 2004-09-30 |
JP4304431B2 JP4304431B2 (ja) | 2009-07-29 |
Family
ID=33122834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003060221A Expired - Fee Related JP4304431B2 (ja) | 2003-03-06 | 2003-03-06 | 電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4304431B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156429A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006310769A (ja) * | 2005-02-02 | 2006-11-09 | Internatl Rectifier Corp | Iii族窒化物一体化ショットキおよび電力素子 |
JP2007165493A (ja) * | 2005-12-13 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
JP2007227449A (ja) * | 2006-02-21 | 2007-09-06 | Oki Electric Ind Co Ltd | Iii族窒化物半導体高電子移動度トランジスタの製造方法 |
JP2008072029A (ja) * | 2006-09-15 | 2008-03-27 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板の製造方法 |
JP2012033689A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
JP2012124530A (ja) * | 2012-03-12 | 2012-06-28 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板及びその製造方法 |
JP2013232636A (ja) * | 2012-04-05 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 積層膜の処理方法および半導体装置の作製方法 |
US8872234B2 (en) | 2012-01-04 | 2014-10-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
WO2015037288A1 (ja) * | 2013-09-12 | 2015-03-19 | トヨタ自動車株式会社 | 高電子移動度トランジスタ及びその製造方法 |
JP2015181190A (ja) * | 2015-05-25 | 2015-10-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP2017017253A (ja) * | 2015-07-03 | 2017-01-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
2003
- 2003-03-06 JP JP2003060221A patent/JP4304431B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156429A (ja) * | 2004-11-25 | 2006-06-15 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006310769A (ja) * | 2005-02-02 | 2006-11-09 | Internatl Rectifier Corp | Iii族窒化物一体化ショットキおよび電力素子 |
JP2007165493A (ja) * | 2005-12-13 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ |
JP2007227449A (ja) * | 2006-02-21 | 2007-09-06 | Oki Electric Ind Co Ltd | Iii族窒化物半導体高電子移動度トランジスタの製造方法 |
JP2008072029A (ja) * | 2006-09-15 | 2008-03-27 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板の製造方法 |
JP2012033689A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
US8872234B2 (en) | 2012-01-04 | 2014-10-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
US9362110B2 (en) | 2012-01-04 | 2016-06-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
JP2012124530A (ja) * | 2012-03-12 | 2012-06-28 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板及びその製造方法 |
JP2013232636A (ja) * | 2012-04-05 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 積層膜の処理方法および半導体装置の作製方法 |
US9711349B2 (en) | 2012-04-05 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Processing method of stacked-layer film and manufacturing method of semiconductor device |
WO2015037288A1 (ja) * | 2013-09-12 | 2015-03-19 | トヨタ自動車株式会社 | 高電子移動度トランジスタ及びその製造方法 |
JP2015181190A (ja) * | 2015-05-25 | 2015-10-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP2017017253A (ja) * | 2015-07-03 | 2017-01-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4304431B2 (ja) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357037B2 (ja) | 常時オフ半導体デバイスおよびその作製方法 | |
JP5926216B2 (ja) | 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス | |
JP5813279B2 (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
JP4022708B2 (ja) | 半導体装置 | |
US8247796B2 (en) | Semiconductor device | |
JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
KR101501825B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
TW201413952A (zh) | 化合物半導體裝置及其製造方法 | |
JP2011198837A (ja) | 半導体装置およびその製造方法 | |
JP2007317794A (ja) | 半導体装置およびその製造方法 | |
JP2011035066A (ja) | 窒化物半導体素子、及び窒化物半導体素子を作製する方法 | |
JP4304431B2 (ja) | 電界効果トランジスタの製造方法 | |
JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
JP2009170546A (ja) | GaN系電界効果トランジスタ | |
JP7052503B2 (ja) | トランジスタの製造方法 | |
JP2004311869A (ja) | 窒化物半導体系電界効果トランジスタとその製造方法 | |
JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
JP2006134935A (ja) | 半導体装置およびその製造方法 | |
JP2006210472A (ja) | 半導体装置及びその製造方法 | |
JP2006059956A (ja) | 半導体装置の製造方法 | |
TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
JP2010114219A (ja) | 半導体装置及びその製造方法 | |
JP2008118082A (ja) | 窒化物半導体装置及びその製造方法 | |
JP2011054809A (ja) | 窒化物半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4304431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |