JP2012124530A - 半導体エピタキシャル結晶基板及びその製造方法 - Google Patents
半導体エピタキシャル結晶基板及びその製造方法 Download PDFInfo
- Publication number
- JP2012124530A JP2012124530A JP2012054824A JP2012054824A JP2012124530A JP 2012124530 A JP2012124530 A JP 2012124530A JP 2012054824 A JP2012054824 A JP 2012054824A JP 2012054824 A JP2012054824 A JP 2012054824A JP 2012124530 A JP2012124530 A JP 2012124530A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- gallium nitride
- crystal substrate
- manufacturing
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
ピタキシャル結晶基板を提供すること。
【解決手段】下地基板1上にエピタキシャル法によって、バッファ層2、チャネル層3、
及び電子供給層4から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長
炉内で連続してAlNを電子供給層4上に誘電体膜の前駆体として積層し、しかる後、積
層した前駆体に対して酸化処理を施すことによって誘電体膜5を形成する。
【選択図】図1
Description
エピタキシャル結晶基板をリソグラフィープロセスにより加工して所要のトランジスタを
作製しており、この際、目的に応じて半導体エピタキシャル結晶基板にゲート絶縁膜、パ
ッシベーション膜などの部材を付与したデバイス形態が採用されている。
設けられる保護膜である。一方、パッシベーション膜は、半導体表面の電気的性状が変化
しないようにその表面を安定化する目的で半導体結晶表面に設けられる保護膜である。こ
のような保護膜を設ける場合、製造工程の簡略化、製造コスト低減の目的から、パッシベ
ーション膜とゲート絶縁膜とを同一の材料で構成することも多い。
1、2に開示されているように、誘電体材料であるAl2 O3 とSiO2 とを用いること
が公知である。
P. D, Yeら、Applied Physics letters 86, 063501(2005) P. Kordosら、Applied Physics letters 87, 143501(2005)
ャル位置が窒化ガリウム系材料の価電子帯のポテンシャルよりも大きく、窒化ガリウム系
材料のゲート絶縁膜として高い効果が期待できるものではあるが、これらの誘電体膜を付
与された電界効果トランジスタを製造した場合、価電子帯のポテンシャルの差から予測さ
れるほどのゲートリーク低減効果が得られていないのが実情である。
信号とドレイン電流の出力の位相差(ゲートラグ)、あるいはドレイン電圧とドレイン電
流の位相差(ドレインラグ)が生じ、トランジスタの出力の低下(電流コラプス)や電流
変調の異常などを起こすことがあり、半導体エピタキシャル結晶基板にゲート絶縁膜、パ
ッシベーション膜などの部材を付与したデバイス形態は、未だ実用化されるには至ってい
なかった。
付与した形態の半導体エピタキシャル結晶基板の製造方法及び半導体エピタキシャル結晶
基板を提供することにある。
インラグ、電流コラプス特性を有する窒化ガリウム系半導体エピタキシャル結晶基板の製
造方法及び半導体エピタキシャル結晶基板を提供することにある。
下地基板上に形成される半導体結晶層の成長に連続して、例えば、Al2 O3 あるいはS
iO2 の前駆体となるAlNあるいはSi3 N4 を、MOCVD法または熱CVD法で積
層し、その後、AlNあるいはSi3 N4 の一部あるいは全部を酸化して、Al2 O3 も
しくはAl2 O3 :N(Nを含んだAl2 O3 )、SiO2 もしくはSiO2 :N(Nを
含んだSiO2 )とすることにより、誘電体膜を半導体結晶層上に付与するようにしたも
のである。
面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トラン
ジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、エ
ピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してAlNを積層し
、積層されたAlNを酸化処理することによって前記誘電体膜を形成するようにしたこと
を特徴とする半導体エピタキシャル結晶基板の製造方法が提案される。
面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効
果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板の製造方法であ
って、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してSi3
N4 を積層し、積層されたSi3 N4 を酸化処理することによって前記誘電体膜を形成す
るようにしたことを特徴とする半導体エピタキシャル結晶基板の製造方法が提案される。
酸素プラズマ処理である半導体エピタキシャル結晶基板の製造方法が提案される。
ル成長法が有機金属気層成長法である半導体エピタキシャル結晶基板の製造方法が提案さ
れる。
面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、トラン
ジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、該誘電体膜は
、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層したA
lNを、酸化処理することによって形成したことを特徴とする半導体エピタキシャル結晶
基板が提案される。
面にパッシベーション膜あるいはゲート絶縁膜となる誘電体膜が付与されている、電界効
果トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、該誘
電体は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続して積層
したSi3 N4 を酸化処理することによって形成したことを特徴とする半導体エピタキシ
ャル結晶基板が提案される。
酸素プラズマ処理である半導体エピタキシャル結晶基板が提案される。
ル成長法が有機金属気層成長法である半導体エピタキシャル結晶基板が提案される。
トラグ、電流コラプスを有する電界効果トランジスタの製造を可能にする半導体エピタキ
シャル結晶基板を提供することができ、その工業的意義はきわめて大きい。
である。半導体エピタキシャル結晶基板10は、トランジスタ製造用の窒化ガリウム系の
半導体エピタキシャル結晶基板であって、下地基板1上にはエピタキシャル法によって成
長した窒化ガリウム半導体結晶層が形成されている。本実施の形態では、窒化ガリウム半
導体結晶層は、AlNから成るバッファ層2、GaNから成るチャネル層3、及びAlG
aNから成る電子供給層4がこの順序で積層形成されて成っている。
面4a上には、誘電体膜5が形成されている。誘電体膜5は、窒化ガリウム半導体結晶層
に対する保護層として設けられたもので、誘電体膜5は、半導体エピタキシャル結晶基板
10を用いて製造されるトランジスタにおいて、パッシベーション膜あるいはゲート絶縁
膜となるものである。
及び電子供給層4を順次成長させた後、該エピタキシャル成長炉内でそれに続けてAlN
を電子供給層4上に誘電体膜の前駆体として積層し、しかる後、積層した前駆体に対して
酸化処理を施すことによって形成したものである。
エピタキシャル成長炉内でAlNを積層し、積層されたAlNが酸化することによって得
られたAl2 O3 又はAl2 O3 :N(Nを含んだAl2 O3 )を利用した誘電体膜5は
、それがパッシベーション膜又はゲート絶縁膜として働く場合、トランジスタの電気的特
性を低下させることなしに、良好なゲートリーク特性を達成することができる。すなわち
、良好なゲートリーク特性と無視しうるほど小さなドレインラグ、ゲートラグ、電流コラ
プスを有する半導体エピタキシャル結晶基板が得られる。
供給層4の表面4a上にSi3 N4 をAlNの積層と同様の積層方法により前駆体として
積層し、この積層されたSi3 N4 による前駆体に酸化処理を施し、これにより生じたS
iO2 又はSiO2 :N(Nを含んだSiO2 )を利用して誘電体膜5とすることもでき
る。この場合にもAlNを用いた前駆体の場合と全く同様の効果を得ることができる。
し、本発明はこの酸化処理に限定されるものではなく、どのような手段で酸化処理しても
よい。
装置の一例を概略的に示す図である。なお、図2に示した有機金属気層成長装置の構成そ
れ自体は公知であるから、ここでは、その各構成要素についての一般的な説明は省略する
。図2において、100、101、106はマスフローコントローラ(MFC)、102
は恒温層、103は原料容器、104、118は高圧ガスボンベ、105、119は減圧
弁、107は反応炉、108は抵抗加熱機、110は基板フォルダである。原料容器10
3には3族原料が入れられており、高圧ガスボンベ104にはアンモニアが充填されてお
り、高圧ガスボンベ118にはキャリアガスが充填されている。
からのキャリアガスは、恒温層102で所望の温度に制御された原料容器103に導入さ
れ、原料容器103内にいれられている3族原料中でバブリングされる。このバブリング
により原料容器103の空隙は恒温層102の温度で定まる蒸気圧の3族原料で満たされ
、この蒸気圧とキャリアガス流量に応じた量の3族原料ガスが反応炉107内に導入され
る。このようにして制御される3族原料の流量は通常10E−3〜10E−5mol/m
in.の範囲である。
05で減圧され、ついでMFC106で流量制御されて、反応炉107内に導入される。
アンモニアガスの導入量は、通常、3族原料ガスの1倍〜10000倍が一般的である。
高圧ガスボンベ118に充填されているキャリアガスは、減圧弁119で減圧され、つい
でMFC101で流量制御されて、反応炉107に導入される。キャリアガスの流量は1
0SLM〜200SLMの範囲が一般的である。ドーパンとなるシランは、5族原料と同
様の手法で反応炉107内に導入される。
ルダ110によって保持する。基板ホルダ110は回転機構を有しており、その背面には
抵抗加熱機108が近接配置されており、基板ホルダ110を通して下地基板1を背面よ
り加熱できる構成となっている。この加熱は、下地基板1の表面温度がGaN系半導体結
晶の場合、900℃〜1300℃程度に制御するのが一般的である。
表面近傍で熱分解され、下地基板1上に結晶として成長する。残渣ガスおよび未分解ガス
は排気口112から排出される。このようにして、反応炉107内に所要の原料ガスを導
入することにより、シリコンがドーピングされた、又はされないGaN系結晶を下地基板
1上に成長することができる。
ウム(TEG)などのアルキルガリウムやトリメチルアルミニウム(TMA)、トリエチ
ルアルミニウム(TEA)などのアルキルアルミニウムやトリメチルインジウム(TMI
)を所望の組成となるよう単独または混合して用いる。これらの原料はMOCVD用のも
のが市販されているのでこれらを使用できる。
を用いる。ジシランやモノシランは結晶成長に必要な高純度のものが市販されているので
これを使用できる。キャリアガスとしては水素ガスや窒素ガスが単独あるいは混合して用
いられる。水素ガスや窒素ガス結晶成長に必要な高純度のものが市販されているのでこれ
を使用できる。
が使用できる。下地基板1は絶縁性のものが好ましいが、導電性のものも使用できなくは
ない。下地基板1は結晶成長に必要な欠陥が少ないものが市販されているのでこれらを使
用できる。
具体的な製造方法につき説明する。
1上へAlNを積層し、バッファ層2を所定の厚みに成長する。その後、下地基板1の温
度を所定の温度に変更し、3族原料ガスを切り替えてSI形GaNチャネル層3を所定の
厚さに成長する。次いでシリコンドーパントガスを供給し、又は供給しないことにより、
Siドープした、又はSiドープされない電子供給層4を所定の厚さに成長する。
バランスから200Å〜40000Åが好ましく、200Å〜3000Åがより好ましい
。なお、AlNバッファ層2の代わりに同様の厚みを有するAlGaNによる緩衝層を用
いることもできる。この場合は所望の組成になるように原料ガスを変更し、それ以外はバ
ッファ層2の場合と同様の手法で成長できる。なお、バッファ層2の絶縁性を上げる目的
でFe、Mn、Cなどをドーピングしても良い。
位に良好な結晶性を与えられる範囲において決定すればよい。結晶性の判定はXRDのロ
ッキングカーブ測定でおこなうことができる。測定対象とする結晶面としてはたとえば(
0001)面が使用できる。この面を測定した場合、良好な特性が得られる目安としては
ピークの半値幅が300秒以下である。
上限は特に無いが工業的生産性の観点から5000Å以上50000Å以下が一般的であ
り、好ましくは7000Å〜40000Å、もっとも好ましくは8000Å〜30000
Åの範囲である。
晶が劣化することが無い範囲において所望のチャネルキャリア濃度、相互コンダクタンス
、ピンチオフ電圧となるように決定する。この際、Al組成を大きくするとチャネル層3
との格子ミスマッチが大きくなるため、厚みは薄くする。このような厚みの範囲は一般に
50Åから500Åの範囲であり、より好ましくは70Å〜450Å、もっとも好ましく
は90Å〜400Åの範囲である。Al組成の範囲は一般的には0.1から0.4の範囲
であり、より好ましくは0.15〜0.35、もっとも好ましくは0.18〜0.30の
範囲である。
より得られた成長基板を大気暴露することなく、そのまま反応炉107内において、電子
供給層4上に、誘電体膜5の前駆体となるAlN、およびSiO2 を、同一の反応炉内で
連続して積層する。この前駆体の積層工程では、MOCVD法もしくは熱CVD法が用い
られる。両者の違いは金属原料として有機金属材料を用いるか無機金属材料を用いるかの
違いである。先に説明したように、誘電体膜5の前駆体となるAlN、およびSiO2 を
、同一の反応炉内で連続して積層するのに代えて、Si3 N4 を前駆体として、同一の反
応炉内で連続して積層するようにしてもよい。
調整する。ついで、前駆体の成長に必要な材料を反応炉内に導入し、誘電体膜もしくは誘
電体薄膜を構成する前駆体のための前述の金属を、半導体エピタキシャル結晶上、すなわ
ち電子供給層4上に積層する。前駆体の積層が終了したならば、下地基板1の温度を室温
まで降下した後、反応炉内より下地基板1を取り出す。
所望の温度にて前駆体(AlNもしくはSi3 N4 )に対し酸化処理を施す。この際、A
lNおよびSi3 N4 の全部を酸化せずAlN/Al2 O3 あるいはAlN/Al2 O3
:N(Nを含んだAl2 O3 )やSi3 N4 /SiO2 あるいはSi3 N4 /SiO2 :
N(Nを含んだSiO2 )の2層構造とすることも可能である。このようにして得られた
Al2 O3 、Al2 O3 :N(Nを含んだAl2 O3 )、SiO2 、SiO2 :N(Nを
含んだSiO2 )を利用して、誘電体膜5が付与された窒化ガリウム系半導体エピタキシ
ャル結晶基板が得られる。
来る。下地基板1の温度は、前駆体がAlNまたはSi3 N4 のいずれであっても、通常
100℃から1000℃の範囲であり、より好ましくは300℃から900℃の範囲であ
り、もっとも好ましくは500℃から800℃の範囲である。
、アンモニアなどを供給しながら、ICPやECRなどのプラズマ源を用いて、酸素プラ
ズマを発生させ、前駆体表面をこれらプラズマにより処理することにより実施する。この
場合の下地基板1の温度は、前駆体がAlNまたはSi3 N4 のいずれであっても、室温
から700℃の範囲が一般的であり、より好ましくは100℃から600℃の範囲であり
、もっとも好ましくは150℃から500℃の範囲である。
ける3族原料を用い同じ手法で供給される。窒素原料はGaN結晶成長における5族原料
を用い同じ手法で供給される。基板成長温度は一般に800℃から1300℃の範囲であ
り、好ましくは850℃から1200℃、もっとも好ましくは900℃から1100℃の
範囲である。
ノシランやトリスジエチルアミノシランなどの有機金属材料を用いる。有機金属原料は3
族原料供給と同じ手法で供給される。熱CVD法で形成する場合は、Si原料としてはジ
シラン、モノシランなどを用いる。
度は一般に300℃から1300℃の範囲であり、好ましくは400℃から1100℃、
もっとも好ましくは500℃から900℃の範囲である。
電圧となる範囲でゲートリーク電流を抑制できる範囲で決定する。このような範囲は1n
mから30nmが一般的である。
MISFET用の半導体エピタキシャル結晶基板の例を挙げて説明したが、本発明の要点
は半導体エピタキシャル結晶層上に、誘電体膜が、上述した工程、すなわち、連続した前
駆体の積層及び此れに続く酸化処理により形成されることにより、良好な界面を形成でき
ることにあるのであり、MOCVD法で成長可能な半導体結晶系はすべて適用可能である
。
(GaN系)、インジウムリン系(InP系)、シリコンカーバイド系(SiC系)があ
る。
により、その他のFET構造であるMODFET、MESFET用エピタキシャル結晶基
板や、各種のダイオード用エピタキシャル結晶基板などが作製可能である。
る実施例はあくまで例示であって、本発明はこれにより制限されるものではない。
した。下地基板1として半絶縁性SiC基板を用いた。半絶縁性SiC基板を1000℃
に加熱し、キャリアガスとして水素を60SLM、アンモニアを40SLM、恒温槽温度
30℃に設定した容器からTMAを40sccm流し、AlNバッファ層2を1000Å
成長した。ついで基板温度を1150℃に変更し、TMA流量を0sccmにしたのち、
恒温槽温度30℃に設定した容器からTMGを40sccm流しGaNチャネル層3を2
0000Å積層した。ついで恒温槽温度30℃に設定した容器からTMAを40sccm
流し、AlGaN電子供給層4を300Å成長した。
20Å成長した。基板温度を室温付近まで冷やした後、得られたエピタキシャル基板を反
応炉より取り出した。基板を高周波プラズマ発生機能を備えた真空室にセットした後、高
周波出力100W、酸素流量200sccmの条件で30分間AlN層の酸化を行った。
これにより、誘電体膜5を形成した。
のピークが出現し、窒化Al2pピークが減少していることを確認した。これにより、前
駆体であるAlN層にAl2 O3 あるいはAl2 O3 :N(Nを含んだAl2 O3 )の誘
電体が形成されており、所望の誘電体膜5が形成されていることを確認した。このように
して図1に示す層構造を有する誘電体膜付きエピタキシャル基板を得た。
す構成のGaN−MISHFETを次のようにして作製した。先ず、得られた誘電体膜付
きエピタキシャル基板にホトリソグラフィー法でレジストパターンを形成した後、N+ イ
オンのイオン打ち込みにより、3000Åの深さまで素子分離9を形成した。ついで、同
じくホトリソグラフィー法で、ソース電極およびドレイン電極形状にレジスト開口を形成
し、Ar、CH2 CL、Cl2 の混合ガスを用いたICPプラズマエッチングによりこの
開口部分の誘電体膜5を除去し、AlGaN層4を露出させた。
0Åの厚みに蒸着法で積層しリフトオフ法で電極形状にこの金属膜を加工した。ついで窒
素雰囲気内800℃で30秒RTA処理を施し、ソース電極8とドレイン電極6を形成し
た。ついで、同じくホトリソグラフィー法にてゲート電極形状の開口を形成し、Ni/A
u金属膜を前面に200Å/1000Åの厚みに蒸着法で形成し、リフトオフ法により電
極形状に金属膜を加工しゲート電極7を形成した。
とパッシベーション膜を兼ねる層としてAl2 O3 もしくはAlN誘電体膜を有するゲー
ト長2μm、ゲート幅30μmのGaN−MISHFETを作製した。
地し、ゲート電極に+1Vから−20Vまでの電圧を印加し、ゲート電極に流れる電流値
を測定した。
のゲート電流は1E−2mA/mm以下の低い漏れ電流値を示し、作製したGaN−MI
SHFETが優れたゲートリーク特性を有することが分かった。作製したGaN−MIS
HFETのゲートラグ特性を評価した。ソース電極とゲート電極を接地し、ドレイン電圧
を+8Vから+1Vに急峻に変化させた際の、+1V印加開始時間からの電流の回復時間を測定し
た。
aN−MISHFETはドレイン電圧を電流の回復時間が早く、また電流値の変化も小さ
かった。このことから作製したGaN−MISHFETが優れたドレインラグ特性を有し
ていることが分かった。
2 バッファ層
3 チャネル層
4 電子供給層
5 誘電体膜
6 ドレイン電極
7 ゲート電極
8 ソース電極
9 素子分離
10 半導体エピタキシャル結晶基板
100、101、106 マスフローコントローラー(MFC)
102 恒温層
103 原料容器
104、118 高圧ガスボンベ
105、119 減圧弁
107 反応炉
108 抵抗加熱機
110 基板フォルダー
112 排気口
Claims (8)
- エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あ
るいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウ
ム系の半導体エピタキシャル結晶基板の製造方法であって、
エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してAlNを積
層し、
積層されたAlNを酸化処理することによって前記誘電体膜を形成するようにした
ことを特徴とする半導体エピタキシャル結晶基板の製造方法。 - エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あ
るいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒
化ガリウム系の半導体エピタキシャル結晶基板の製造方法であって、
エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続してSi3 N4
を積層し、
積層されたSi3 N4 を酸化処理することによって前記誘電体膜を形成するようにした
ことを特徴とする半導体エピタキシャル結晶基板の製造方法。 - 前記酸化処理が、酸素プラズマ処理である請求項1または2に記載の半導体エピタキシ
ャル結晶基板の製造方法。 - エピタキシャル成長法が有機金属気層成長法である請求項1、2または3に記載の半導
体エピタキシャル結晶基板の製造方法。 - エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あ
るいはゲート絶縁膜となる誘電体膜が付与されている、トランジスタ製造用の窒化ガリウ
ム系の半導体エピタキシャル結晶基板であって、
該誘電体膜は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続
して積層したAlNを、酸化処理することによって形成した
ことを特徴とする半導体エピタキシャル結晶基板。 - エピタキシャル法にて成長した窒化ガリウム半導体結晶層表面にパッシベーション膜あ
るいはゲート絶縁膜となる誘電体膜が付与されている、電界効果トランジスタ製造用の窒
化ガリウム系の半導体エピタキシャル結晶基板であって、
該誘電体は、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層の成長に連続し
て積層したSi3 N4 を酸化処理することによって形成した
ことを特徴とする半導体エピタキシャル結晶基板。 - 前記酸化処理が、酸素プラズマ処理である請求項5または6に記載の半導体エピタキシ
ャル結晶基板。 - エピタキシャル成長法が有機金属気層成長法である請求項5、6または7に記載の半導
体エピタキシャル結晶基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054824A JP2012124530A (ja) | 2012-03-12 | 2012-03-12 | 半導体エピタキシャル結晶基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054824A JP2012124530A (ja) | 2012-03-12 | 2012-03-12 | 半導体エピタキシャル結晶基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006250968A Division JP2008072029A (ja) | 2006-09-15 | 2006-09-15 | 半導体エピタキシャル結晶基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012124530A true JP2012124530A (ja) | 2012-06-28 |
Family
ID=46505583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012054824A Pending JP2012124530A (ja) | 2012-03-12 | 2012-03-12 | 半導体エピタキシャル結晶基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012124530A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247709A (ja) * | 2003-01-22 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004273630A (ja) * | 2003-03-06 | 2004-09-30 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
JP2006032552A (ja) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
-
2012
- 2012-03-12 JP JP2012054824A patent/JP2012124530A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247709A (ja) * | 2003-01-22 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004273630A (ja) * | 2003-03-06 | 2004-09-30 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
JP2006032552A (ja) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5311765B2 (ja) | 半導体エピタキシャル結晶基板およびその製造方法 | |
JP2008072029A (ja) | 半導体エピタキシャル結晶基板の製造方法 | |
JP5543076B2 (ja) | 電界効果トランジスタ用エピタキシャル基板 | |
JP5636867B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN105229207B (zh) | 在异质基底上的第III族氮化物缓冲层结构的p型掺杂 | |
JP5785103B2 (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP6993562B2 (ja) | 化合物半導体装置及びその製造方法 | |
CN109599329B (zh) | 一种硅衬底上生长氮极性iii族氮化物半导体层的方法 | |
JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2018538686A (ja) | 薄いケイ素基板の応力制御 | |
JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5817283B2 (ja) | 半導体装置の製造方法 | |
CN103262214A (zh) | 半导体基板、半导体装置、以及半导体基板的制造方法 | |
JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
JP2018101701A (ja) | 半導体基板およびその製造方法 | |
JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
CN113140620B (zh) | 宽禁带半导体BPN/GaN异质结材料及外延生长方法 | |
CN109599437A (zh) | 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法 | |
JP2012124530A (ja) | 半導体エピタキシャル結晶基板及びその製造方法 | |
JP2014045049A (ja) | 半導体装置の製造方法およびエッチング方法 | |
JP2007234986A (ja) | AlN障壁層を有するGaN系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法 | |
JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
JP2013187461A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |