JP2006156429A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＡｌＧａＮ層の表面を平坦とし、かつ、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにダメージを与えない半導体装置の製造方法を提供する。
【解決手段】先ず、サファイア又は炭化珪素で形成される支持基板１２を用意して、支持基板上にバッファ層１４を堆積させる。次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層１６及びＡｌＧａＮ層２０を順次に積層してＧａＮ半導体基板１０を形成する。ＧａＮ半導体基板を形成する工程に引き続いて、ＧａＮ半導体基板を５００℃以上成長温度以下の温度に保持した状態で、ＡｌＧａＮ層の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。
【選択図】図１

Description

この発明は、半導体装置の製造方法に関するものである。

ＡｌＧａＮ／ＧａＮへテロ構造を備える高電子移動度電界効果トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）デバイス（以下、ＧａＮ−ＨＥＭＴと称することもある。）について、高周波パワーデバイスとしての実用化を目指した開発が進められている。

ＡｌＧａＮ／ＧａＮ−ＨＥＭＴのようにＡｌＧａＮ層が最表面に露出する場合、露出したＡｌＧａＮ層の上側表面にはひび割れを生ずることが知られている。これは、下層のＧａＮ層とＡｌＧａＮ層との線膨張率に差が有るために、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによる薄膜成長時の温度である高温状態から、室温に戻るときに応力が生ずるためと考えられる。

ＡｌＧａＮ層の上側表面に生じたひび割れにより、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴだけでなく、ＭＥＳＦＥＴなどＡｌＧａＮ層の上側表面上にゲート電極を形成するデバイスにおいても、ゲート電極とＡｌＧａＮ層との接触面が凹凸になるために正常なＦＥＴ動作を損なうという問題点がある。また、ＡｌＧａＮ層の上側表面に生じたひび割れにより、正確なゲート電極接合面積を得ることが困難となり、このため正確な電気特性評価ができないという不具合がある。さらに、短ゲートを形成する場合、ゲート電極とＡｌＧａＮ層との接触面が凹凸であるため、ゲート電極とＡｌＧａＮ層の密着力が不十分となり、ゲート電極が脱落するという不具合が懸念される。

そこで、ＡｌＧａＮ層の上側表面にひび割れを生じさせないＡｌＧａＮ／ＧａＮヘテロ構造の形成方法が、検討されてきた。

例えば、第１の方法として、ＭＯＣＶＤ法におけるアンモニア流量を減少させることで、ひび割れの生成を抑制することに成功している（例えば、非特許文献１参照）。また、第２の方法では、ＡｌＧａＮ層の上にさらにＧａＮ薄膜を形成して、リセスゲート型ＨＥＭＴとする（例えば、非特許文献２参照）。この場合、ＡｌＧａＮ層の表面にひび割れが生じる前にＡｌＧａＮ層の表面がＧａＮ薄膜で覆われるので、ＧａＮ薄膜をエッチングで除去したときに露出するＡｌＧａＮの表面にひび割れが生じない。
Ｓ．Ｋｅｌｌｅｒ ｅｔ ａｌ．、"Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｐｏｗｅｒ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ：Ｐｒｏｃｅｓｓ Ｄｅｖｅｌｏｐｍｅｎｔ ａｎｄ Ｐｒｅｓｅｎｔ Ｓｔａｔｕｓ ａｔ ＵＣＳＢ"、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．４８，Ｎｏ．３，ｐｐ．５５２−５５９，２００１ 中路雅晴 他著「ＲＩＥを用いたダメージによるＧａＮショットキーダイオード特性とその回復法」信学技報ＥＤ２０００−２４、ｐｐ．４７−５２、２０００年

しかしながら、ＭＯＣＶＤ法による成膜条件は、ＭＯＣＶＤ装置に対する依存度が高いので、ひび割れの生成を抑制するためのアンモニア流量の最適値が、使用するＭＯＣＶＤ装置の制御範囲内にあるとは限らない。従って、第１の方法は、常に実行できる方法ではない。

また、リセスゲート型ＨＥＭＴとする第２の方法では、ゲート形成領域となるＡｌＧａＮ層の表面は平坦になる。しかし、リセスを形成するためのＧａＮ薄膜のエッチングでは、ＧａＮが化学的に安定なため、ウェットエッチングが困難であり、通常、ドライエッチングを行う。ドライエッチングによるＧａＮ薄膜に与えるダメージは、ゲートショットキー特性に大きな影響を与えるとともに、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにも影響を与え、その密度や移動度を劣化させる。ドライエッチングがゲートショットキー特性に与える影響は、アニ−ルによって回復するが、この二次元電子ガスに与えるダメージは、ゲートショットキー特性を回復させるためのアニールでは十分に回復しない。

この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ＡｌＧａＮ層の表面を平坦とし、かつ、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにダメージを与えない半導体装置の製造方法を提供することにある。

上述した目的を達成するために、この発明の半導体装置の製造方法は、以下の工程を備えている。先ず、サファイア又は炭化珪素で形成される支持基板を用意して、支持基板上にバッファ層を堆積させる。次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層及びＡｌＧａＮ層を順次に積層してＧａＮ半導体基板を形成する。ＧａＮ半導体基板を形成する工程に引き続いて、ＧａＮ半導体基板を５００℃以上成長温度以下の温度に保持した状態で、ＡｌＧａＮ層の上側表面上に、表面保護膜としてＡｌＮ層を形成する。

上述した半導体装置の製造方法の実施にあたり、好ましくは、ＡｌＮ層を形成する工程の後、以下の工程を行うのが良い。先ず、ＡｌＮ層をウェットエッチングすることにより、ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成した後、オーミック電極用開口部内に露出したＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する。次に、ＡｌＮ層をウェットエッチングすることにより、ＡｌＧａＮ層の上側表面部分を露出させる制御電極用開口部を形成した後、制御電極用開口部内に露出したＡｌＧａＮ層の上側表面部分上に制御電極を形成する。

また、この発明の半導体装置の製造方法の好適実施例によれば、ＡｌＮ層を形成する工程で、ＡｌＮ層をアモルファス状ＡｌＮ層として形成した後、アモルファス状ＡｌＮ層をウェットエッチングすることにより、制御電極形成領域のアモルファス状ＡｌＮ層に凹部を形成するのが良い。その後、熱処理を行うことにより、凹部が形成されたアモルファス状ＡｌＮ層を単結晶化して、単結晶ＡｌＮ層を形成した後、凹部の底面上に制御電極を形成する。次に、単結晶ＡｌＮ層をウェットエッチングすることにより、ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成した後、オーミック電極用開口部内に露出したＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する。

また、この発明の半導体装置の製造方法の他の好適実施例によれば、ＡｌＮ層を形成する工程で、ＡｌＮ層を単結晶ＡｌＮ層及びアモルファス状ＡｌＮ層を順次に積層した積層体として形成するのが良い。その後、単結晶ＡｌＮ層及び前記アモルファス状ＡｌＮ層をウェットエッチングすることにより、ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成した後、オーミック電極用開口部内に露出したＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する。次に、アモルファス状ＡｌＮ層をウェットエッチングすることにより、単結晶ＡｌＮ層の上側表面部分を露出させる制御電極用開口部を形成した後、制御電極用開口部内に露出した単結晶ＡｌＮ層の上側表面部分上に制御電極を形成する。

この発明の半導体装置の製造方法によれば、ＡｌＧａＮ層の形成に引き続いて、ＡｌＧａＮ層の上側表面上に、表面保護膜としてＡｌＮ層を形成する。ＡｌＧａＮ層の上側表面は、ひび割れが生成する前にＡｌＮ層で被覆されるので、ひび割れのない平坦な表面となる。

また、電極形成のためにＡｌＮ層に開口部を設ける工程はウェットエッチングにより行われるので、ＡｌＧａＮ表面及びヘテロ接合面の二次元電子ガスはダメージを受けない。さらに、ウェットエッチングで用いるエッチャントとして酸を用いると、酸によるＡｌＧａＮ表面の洗浄効果もある。このため、電極とＡｌＧａＮ表面との間には汚染物質が混入せず、信頼性の高い良好なデバイス特性が期待できる。

以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。

（第１実施形態）
図１を参照して、第１実施形態の半導体装置の製造方法として、窒化アルミニウム（ＡｌＮ）層を表面保護膜として備えるＧａＮ−ＨＥＭＴ基板の製造方法につき説明する。図１は、ＡｌＮ層を表面保護膜として備えるＧａＮ−ＨＥＭＴ基板の断面図である。

先ず、サファイア又は炭化珪素（ＳｉＣ）で形成される支持基板１２を用意する。

次に、支持基板１２上にＧａＮ又はＡｌＮのバッファ層１４を形成する。バッファ層１４は、支持基板１２と、バッファ層１４上に形成されるＧａＮ層１６との間で格子緩和効果を生じさせるために設けられている。バッファ層１４は、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。バッファ層１４をＧａＮで形成する場合は、支持基板１２を４００℃以上６００℃以下の温度に保持して行うのが良く、バッファ層１４をＡｌＮで形成する場合は、支持基板１２を９００℃以上１３００℃以下の温度に保持して行うのが良い。

バッファ層１４を形成する工程に引き続いて、支持基板１２及びバッファ層１４を９００℃以上１１００℃以下に設定された成長温度（以下、ＧａＮ／ＡｌＧａＮ成長温度と称することもある。）、例えば１０００℃に保持した状態で、バッファ層１４上にＧａＮ層１６及びＡｌＧａＮ層２０を積層してＧａＮ半導体基板１０を形成する。ここで、ＧａＮ層１６は、半絶縁性であり、１〜２μｍの厚さに形成されている。また、ＡｌＧａＮ層２０は、キャリア供給層であり、１０〜５０ｎｍの厚さに形成されている。

ＧａＮ層１６及びＡｌＧａＮ層２０間の接合はヘテロ結合であって、ポテンシャル井戸を持つエネルギーバンド構造を持つ。このポテンシャル井戸に閉じ込められた電子はヘテロ接合の接合面（以下、ヘテロ接合面と称する。）１８と垂直な方向には運動の自由度がなく、二次元電子ガスと呼ばれる。この二次元電子ガスは電子移動度が大きく、ソース−ドレイン間に流れる二次元電子ガスによる電流が、ゲートに印加される電圧で制御される。

なお、二次元電子ガスの電子移動度を高めるため、ＡｌＧａＮ層２０を、厚さが５〜１０ｎｍ程度のｉ−ＡｌＧａＮ層２２、厚さが１０〜３０ｎｍ程度のｎ−ＡｌＧａＮ層２４、及び厚さが５〜２０ｎｍ程度のｎ⁺−ＡｌＧａＮ層２６の積層体としてもよい。

ここで、ｉ−ＡｌＧａＮ層２２は、真性の、すなわち、不純物がドープされていないＡｌＧａＮの半導体層である。ｎ−ＡｌＧａＮ層２４は、不純物としてシリコン（Ｓｉ）がドープされていて、キャリア供給層として用いられる。ｎ⁺−ＡｌＧａＮ層２６は、後述するオーミック電極とのコンタクトを低抵抗にするために、ｎ−ＡｌＧａＮ層２４よりもＳｉが高濃度にドープされている層である。

ＡｌＧａＮ層２０を形成するまでの工程で、ＧａＮ半導体基板１０がＧａＮ／ＡｌＧａＮ成長温度に保持されている間は、ＡｌＧａＮ層２０の上側表面２８は、ひび割れのない平坦な面となっている。

次に、ＧａＮ半導体基板１０に形成されたＡｌＧａＮ層２０の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。このＡｌＮ層３０は、少なくとも、５００℃以上ＧａＮ／ＡｌＧａＮ成長温度以下に保持した状態で形成される必要がある。

ＧａＮ半導体基板１０の温度が、ＧａＮ／ＡｌＧａＮ成長温度から、５００℃よりも低い温度にまで下がると、ＧａＮ層１６とＡｌＧａＮ層２０の線膨張率の差に基づいて発生する応力により、ＡｌＧａＮ層２０の上側表面２８にひび割れが生じるためである。また、ＧａＮ半導体基板１０の温度を１１００℃以上にすると、ＡｌＧａＮ層２０がＭＯＣＶＤ装置内のガスにより急速にエッチングされてしまう可能性があるからである。

ここで、ＡｌＮ層３０は、ＧａＮ半導体基板１０の温度が９００〜１１００℃付近では、単結晶ＡｌＮ層として形成されるが、それ以下の温度では多結晶状態となり、５００〜６００℃付近ではアモルファス状ＡｌＮ層として形成される。ＡｌＮ層３０の形成条件は、ＧａＮ半導体基板１０をＨＥＭＴとして用いる場合に形成されるゲート構造に依存するが、ＡｌＮ層３０を単結晶ＡｌＮ層に形成する場合は、９００℃〜１１００℃とし、ＡｌＮ層３０をアモルファス状ＡｌＮ層に形成する場合は、５００℃〜６００℃とするのが良い。

図２に、ＧａＮ−ＨＥＭＴ基板のＡｌＧａＮ層２０の上側表面を、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で観察した画像（ＡＦＭ画像）を示す。図２は、１μｍ四方の領域の画像を示している。図２（Ａ）は、第１実施形態の製造方法で製造されたＧａＮ−ＨＥＭＴ基板のＡｌＮ層３０を、１４．５％の水酸化アンモニウム水溶液でウェットエッチングして除去することにより露出したＡｌＧａＮ層２０を観察した結果を示す図である。図２（Ｂ）は、ＡｌＮ層などの表面保護膜を形成しない、従来の方法で製造したＧａＮ−ＨＥＭＴ基板のＡｌＧａＮ層を観察した結果を示す図である。

表面保護膜を形成しない従来の方法を用いた場合のＡｌＧａＮ層の表面には、ひび割れのため、粒状になっている（図２（Ｂ）参照）。これに対し、ＡｌＮ層３０を形成した後、ウェットエッチングで除去して露出したＡｌＧａＮ層２０の上側表面２８は、ひび割れは全く見られない（図２（Ａ）参照）。また、ＡＦＭ画像に基づいて得られる、表面ラフネスＲ_MS（ｎｍ）の一例を図２中に合せて示すが、図２（Ａ）に示す第１実施形態の方法で製造された場合は、図２（Ｂ）に示す従来の方法で製造された場合に比べて、約１／２から１／３程度にまで低減している。ここで、表面ラフネスＲ_MSは、ある断面についてのＡｌＧａＮ層の上側表面の位置分布を、２乗平均として算出したものであり、具体的には、以下の式で算出される。

ここでＬは、表面ラフネスＲＭＳを算出する範囲の断面の長さであり、ｆ（ｘ）は、ＡｌＧａＮ層の上側表面の位置分布を示す曲線（粗さ曲線）を示す式であり、及びｍはＡｌＧａＮ層の上側表面の位置分布の平均値である。

ここでは、ＭＯＣＶＤ法によりＧａＮ−ＨＥＭＴ基板を形成する例について説明したが、ＧａＮ、ＡｌＧａＮ及びＡｌＮの形成は、この例に限られず、分子線エピタキシ法などによっても実現可能である。

第１実施形態の半導体装置の製造方法によれば、ＡｌＧａＮ層２０の形成に引き続いて、ＡｌＧａＮ層２０の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。このため、ＡｌＧａＮ層２０の上側表面２８は、ひび割れが生じる前に、ＡｌＮ層３０で被覆されるので、ひび割れのない平坦な表面となる。

また、ＡｌＮはアルカリ溶液にも酸溶液にも溶解するので、ＡｌＮ層３０の除去は、ウェットエッチングで行うことができる。従って、二次元電子ガスに対して、ドライエッチングによるダメージを与えることなく、平坦なＡｌＧａＮ層２０の上側表面２８を露出することができる。

（第２実施形態）
図３及び図４を参照して、第２実施形態の半導体装置の製造方法として、ＧａＮ−ＨＥＭＴ素子の製造方法につき説明する。図３及び図４は、ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図である。

先ず、ＧａＮ半導体基板１０を用意し、ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に表面保護膜としてＡｌＮ層３０を形成する（図３（Ａ））。ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に、表面保護膜としてＡｌＮ層３０を形成するまでの工程は、図１を参照して説明した第１実施形態と同様なので、説明は省略する。

ＡｌＮ層３０の表面上に、エッチングマスク材料としてフォトレジストを塗布し、フォトレジスト層（図示を省略する。）を形成する。その後、フォトレジスト層に対して、任意好適な公知のフォトリソグラフィ法によるパターニングを行うことにより、ＡｌＮ層３０上のオーミック電極を形成する領域に開口部４５が形成された、フォトレジストパターン４０を形成する（図３（Ｂ））。

次に、フォトレジストパターン４０をエッチングマスクとして用いたウェットエッチングにより、ＡｌＧａＮ層２０の上側表面部分を露出させるオーミック電極用開口部３５を形成する（図３（Ｃ））。

次に、オーミック電極用開口部３５内に露出したＡｌＧａＮ層２０の上側表面部分上に、オーミック電極５０を形成する。オーミック電極５０の形成は、公知の方法、及び、公知の電極材料を用いれば良く、例えば、チタンとアルミニウムを蒸着により積層した後、リフトオフすることで形成することができる（図３（Ｄ））。

オーミック電極５０を覆うようにＡｌＮ層３０の表面上に、エッチングマスク材料としてフォトレジストを塗布し、フォトレジスト層（図示を省略する。）を形成する。その後、フォトレジスト層に対して、任意好適な公知のフォトリソグラフィ法によるパターニングを行うことにより、ＡｌＮ層３０上の制御電極（以下、ゲート電極と称することもある。）を形成する領域に開口部４７が形成されたフォトレジストパターン４２を形成する（図４（Ａ））。

次に、フォトレジストパターン４２をエッチングマスクとして用いたウェットエッチングにより、ＡｌＧａＮ層２０の上側表面部分を露出させるゲート電極用開口部３７を形成する（図４（Ｂ））。

なお、フォトレジストには、アルカリ溶液と反応するものがあるので、オーミック電極用開口部３５及びゲート電極用開口部３７を形成するためのウェットエッチングは、塩酸、フッ酸、王水などの酸性溶液を用いるのが好適である。もちろん、アルカリと反応しないフォトレジストを用いる場合は、アルカリ溶液をウェットエッチングのエッチャントとして用いることができる。

ゲート電極用開口部３７内に露出したＡｌＧａＮ層２０の上側表面部分上に、ゲート電極５２を形成する。ゲート電極５２の形成は、公知の方法、及び、公知の電極材料を用いれば良く、例えば、ニッケル（Ｎｉ）と金（Ａｕ）を積層した後、リフトオフすることで、ゲート電極５２が形成される。このとき、ＡｌＧａＮ層２０の上側表面２８とゲート電極５２の接触は、半導体と金属の接触からなるショットキー接触である（図４（Ｃ））。

残存するＡｌＮ層３０をそのまま、パッシベーション膜として利用することができる。また、ＡｌＮ層３０を全てウェットエッチングにより除去して、任意好適な周知のＣＶＤ法などにより、シリコン窒化（ＳｉＮ）膜又はシリコン酸化（ＳｉＯ₂）膜を形成しても良い。

第２実施形態の半導体装置の製造方法によれば、ＡｌＧａＮ層２０の上側表面２８上にＡｌＮ層３０を形成してから電極形成を行うので、電極形成の直前までＡｌＧａＮ層２０の上側表面は大気に晒されることがなく、清浄な状態を維持できる。また、電極形成のためにＡｌＮ層に開口部を設ける工程はウェットエッチングにより行われるので、ＡｌＧａＮ２０の上側表面及び二次元電子ガスはドライエッチングによるダメージを受けることはない。さらに、ウェットエッチングで用いるエッチャントとして酸を用いると、酸によるＡｌＧａＮ層２０の表面に対する洗浄効果もある。このため、ゲート電極又はオーミック電極とＡｌＧａＮ層表面との間には汚染物質が混入せず、信頼性の高い良好なデバイス特性が期待できる。

（第３実施形態）
図５及び図６を参照して、第３実施形態の半導体装置の製造方法として、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のＧａＮ−ＨＥＭＴ素子の製造方法につき説明する。図５及び図６は、第１のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図である。

先ず、ＧａＮ半導体基板１０を用意し、ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に表面保護膜としてアモルファス状ＡｌＮ層３３を形成する（図５（Ａ））。ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に、アモルファス状ＡｌＮ層３３を形成するまでの工程は、図１を参照して説明した第１実施形態と同様なので、詳細な説明は省略する。なお、ＡｌＮ層をアモルファス状に形成するために、アモルファス状ＡｌＮ層３３を堆積する工程は、ＧａＮ半導体基板１０を５００〜６００℃に保持した状態で行われる。

次に、アモルファス状ＡｌＮ層３３の表面上に、エッチングマスク材料としてフォトレジストを塗布し、フォトレジスト層（図示を省略する。）を形成する。その後、フォトレジスト層に対して、任意好適な公知のフォトリソグラフィ法によるパターニングを行うことにより、アモルファス状ＡｌＮ層３３上のゲート電極形成領域３６ａに開口部４６が形成されたフォトレジストパターン４１を形成する（図５（Ｂ））。

次に、フォトレジストパターン４１をエッチングマスクとして用いたウェットエッチングを行う。ここで、エッチング時間を制御することにより、ゲート電極形成領域３６ａのアモルファス状ＡｌＮ層３３の一部を残存させ、ゲート電極形成領域３６ａのアモルファス状ＡｌＮ層３３に凹部３６を形成する。凹部３６の形成後、フォトレジストパターン４１を除去する（図５（Ｃ））。

次に、図５（Ｃ）に示す構造体に対して、１０００℃の窒素雰囲気内で１０分程度の熱処理（アニール）を行うことにより、アモルファス状ＡｌＮ層３３を単結晶化して、単結晶ＡｌＮ層３４を形成する（図６（Ａ））。

次に、任意好適な公知の、フォトリソグラフィ、蒸着及びリフトオフを行うことにより、単結晶ＡｌＮ層３４の凹部３６の底面上にゲート電極５３を形成する（図６（Ｂ））。

次に、単結晶ＡｌＮ層３４に、図３（Ｂ）〜図３（Ｄ）を参照して説明した第１実施形態と同様にオーミック電極５１を形成する（図６（Ｃ））。

この第３実施形態の半導体装置の製造方法によれば、第１実施形態及び第２実施形態で説明した半導体装置の製造方法で得られる効果を損なうことなくＭＩＳ構造ＧａＮ−ＨＥＭＴ素子を製造することができる。

（第４実施形態）
図７及び図８を参照して、第４実施形態の半導体装置の製造方法として、ＭＩＳ構造のＧａＮ−ＨＥＭＴ素子の製造方法につき説明する。図７及び図８は、第２のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図である。

先ず、ＧａＮ半導体基板１０を用意し、ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に表面保護膜としてＡｌＮ層３２を形成する。ＧａＮ半導体基板１０のＡｌＧａＮ層２０上に、ＡｌＮ層３２を形成するまでの工程は、図１を参照して説明した第１実施形態と同様なので、詳細な説明は省略する。なお、ＡｌＮ層３２は、単結晶ＡｌＮ層３２ａ及びアモルファス状ＡｌＮ層３２ｂを順次に積層した積層体として形成される（図７（Ａ））。

ＡｌＮ層３２は、ＧａＮ半導体基板１０の温度が１０００℃付近では、単結晶ＡｌＮ層として形成され、及び５００〜６００℃付近ではアモルファス状ＡｌＮ層として形成される。従って、ＧａＮ半導体基板１０の温度を例えば１０００℃に保持した状態でＡｌＮ層を形成することにより、ＭＩＳ構造に必要な膜厚だけ単結晶ＡｌＮ層３２ａを形成する。その後、ＧａＮ半導体基板１０の温度を５００℃付近まで下げてアモルファス状ＡｌＮ層３２ｂを形成する。

ＡｌＮ層３２の表面上に、エッチングマスク材料としてフォトレジストを塗布し、フォトレジスト層（図示を省略する。）を形成する。その後、フォトレジスト層に対して、任意好適な公知のフォトリソグラフィ法によるパターニングを行うことにより、ＡｌＮ層３２上のオーミック電極を形成する領域に開口部４８が形成されたフォトレジストパターン４３を形成する（図７（Ｂ））。

次に、フォトレジストパターン４３をエッチングマスクとして用いたウェットエッチングにより、ＡｌＧａＮ層２０の上側表面部分を露出させるオーミック電極用開口部３８を形成する（図７（Ｃ））。

次に、オーミック電極用開口部３８内に露出したＡｌＧａＮ層２０の上側表面部分上に、オーミック電極５６を形成する。オーミック電極５６の形成は、公知の方法、及び、公知の電極材料を用いれば良く、例えば、ニッケルを蒸着した後、リフトオフすることで形成することができる（図７（Ｄ））。

オーミック電極５６を覆うようにＡｌＮ層３２の表面上に、エッチングマスク材料としてフォトレジストを塗布し、フォトレジスト層（図示を省略する。）を形成する。その後、フォトレジスト層に対して、任意好適な公知のフォトリソグラフィ法によるパターニングを行うことにより、ＡｌＮ層３２上のゲート電極を形成する領域に開口部４９が形成されたフォトレジストパターン４４を形成する（図８（Ａ））。

次に、フォトレジストパターン４４をエッチングマスクとして用いたウェットエッチングを行う。ここで、エッチング時間を制御することにより、アモルファス状ＡｌＮ層３２ｂを除去して、単結晶ＡｌＮ層３２ａの上側表面を露出させるゲート電極用開口部３９を形成する（図８（Ｂ））。

ゲート電極用開口部３９内に露出した単結晶ＡｌＮ層３２ａの上側表面部分上に、ゲート電極５８を形成する。ゲート電極５８の形成は、公知の方法、及び、公知の電極材料を用いれば良く、例えば、ニッケル（Ｎｉ）と金（Ａｕ）を積層した後、リフトオフすることで、ゲート電極５８が形成される（図８（Ｃ））。

この第４実施形態の半導体装置の製造方法によれば、第１実施形態及び第２実施形態で説明した半導体装置の製造方法で得られる効果を損なうことなくＭＩＳ構造ＧａＮ−ＨＥＭＴ素子を製造することができる。さらに、ＡｌＮ層を単結晶ＡｌＮ層とアモルファス状ＡｌＮ層の積層体として形成しているので、アモルファス状ＡｌＮ層をアニールによって単結晶化する工程を省略することができる。

ＡｌＮ層を表面保護膜として備えるＧａＮ−ＨＥＭＴ基板の断面図である。 ＧａＮ−ＨＥＭＴ基板のＡｌＧａＮ層の上側表面のＡＦＭ像である。 ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その１）である。 ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その２）である。 第１のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その１）である。 第１のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その２）である。 第２のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その１）である。 第２のＭＩＳ構造ＧａＮ−ＨＥＭＴ素子の製造方法を説明するための工程図（その２）である。

符号の説明

１０ ＧａＮ半導体基板
１２ 支持基板
１４ バッファ層
１６ ＧａＮ層
１８ ヘテロ接合面
２０ ＡｌＧａＮ層
２２ ｉ−ＡｌＧａＮ層
２４ ｎ−ＡｌＧａＮ層
２６ ｎ⁺−ＡｌＧａＮ層
２８ ＡｌＧａＮ層の上側表面
３０、３２ ＡｌＮ層
３２ａ 単結晶ＡｌＮ層
３２ｂ アモルファス状ＡｌＮ層
３３ アモルファス状ＡｌＮ層
３４ 単結晶ＡｌＮ層
３５、３８ オーミック電極用開口部
３６ 凹部
３６ａ ゲート電極形成領域
３７、３９ ゲート電極用開口部
４０、４１、４２、４３、４４ フォトレジストパターン
４５、４６、４７、４８、４９ 開口部
５０、５１、５６ オーミック電極
５２、５３、５８ ゲート電極

Claims (4)

1. サファイア又は炭化珪素で形成される支持基板を用意する工程と、
   前記支持基板上にバッファ層を堆積させる工程と、
   前記支持基板及び前記バッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、前記バッファ層上に、ＧａＮ層及びＡｌＧａＮ層を順次に積層してＧａＮ半導体基板を形成する工程と、
   前記ＧａＮ半導体基板を形成する工程に引き続いて、前記ＧａＮ半導体基板を５００℃以上前記成長温度以下の温度に保持した状態で、前記ＡｌＧａＮ層の上側表面上に、表面保護膜としてＡｌＮ層を形成する工程と
   を備えることを特徴とする半導体装置の製造方法。
2. 前記ＡｌＮ層を形成する工程の後、
   前記ＡｌＮ層をウェットエッチングすることにより、前記ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成する工程と、
   前記オーミック電極用開口部内に露出した前記ＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する工程と、
   前記ＡｌＮ層をウェットエッチングすることにより、前記ＡｌＧａＮ層の上側表面部分を露出させる制御電極用開口部を形成する工程と、
   前記制御電極用開口部内に露出した前記ＡｌＧａＮ層の上側表面部分上に制御電極を形成する工程と
   を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記ＡｌＮ層を形成する工程で、前記ＡｌＮ層をアモルファス状ＡｌＮ層として形成した後、
   前記アモルファス状ＡｌＮ層をウェットエッチングすることにより、制御電極形成領域の前記アモルファス状ＡｌＮ層に凹部を形成する工程と、
   熱処理を行うことにより、前記凹部が形成されたアモルファス状ＡｌＮ層を単結晶化して、単結晶ＡｌＮ層を形成する工程と、
   前記凹部の底面上に制御電極を形成する工程と、
   前記単結晶ＡｌＮ層をウェットエッチングすることにより、前記ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成する工程と、
   前記オーミック電極用開口部内に露出した前記ＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する工程と
   を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記ＡｌＮ層を形成する工程で、前記ＡｌＮ層を単結晶ＡｌＮ層及びアモルファス状ＡｌＮ層を順次に積層した積層体として形成した後、
   前記単結晶ＡｌＮ層及び前記アモルファス状ＡｌＮ層をウェットエッチングすることにより、前記ＡｌＧａＮ層の上側表面部分を露出させるオーミック電極用開口部を形成する工程と、
   前記オーミック電極用開口部内に露出した前記ＡｌＧａＮ層の上側表面部分上にオーミック電極を形成する工程と、
   前記アモルファス状ＡｌＮ層をウェットエッチングすることにより、前記単結晶ＡｌＮ層の上側表面部分を露出させる制御電極用開口部を形成する工程と、
   前記制御電極用開口部内に露出した前記単結晶ＡｌＮ層の上側表面部分上に制御電極を形成する工程と
   を備えることを特徴とする請求項１に記載の半導体装置の製造方法。