JP2002075991A - 薄膜の形成方法及び半導体装置の製造方法 - Google Patents

薄膜の形成方法及び半導体装置の製造方法

Info

Publication number
JP2002075991A
JP2002075991A JP2000265415A JP2000265415A JP2002075991A JP 2002075991 A JP2002075991 A JP 2002075991A JP 2000265415 A JP2000265415 A JP 2000265415A JP 2000265415 A JP2000265415 A JP 2000265415A JP 2002075991 A JP2002075991 A JP 2002075991A
Authority
JP
Japan
Prior art keywords
thin film
forming
aluminum
semiconductor device
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000265415A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
裕之 高橋
Takemoto Kasahara
健資 笠原
Tatsumine Nakayama
達峰 中山
Yasuo Ono
泰夫 大野
Nobuyuki Hayama
信幸 羽山
Hironobu Miyamoto
広信 宮本
Takaharu Matsunaga
高治 松永
Yuji Ando
裕二 安藤
Masaaki Kuzuhara
正明 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000265415A priority Critical patent/JP2002075991A/ja
Publication of JP2002075991A publication Critical patent/JP2002075991A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 本発明は、境界面準位及び保護膜内部の準位
を減少させた保護膜を効率良く形成することにより、信
頼性を向上させ、かつ、生産コスト及び生産リードタイ
ムを改善可能な薄膜の形成方法,半導体装置及びその製
造方法の提供を目的とする。 【解決手段】 先ず、基板1上にアルミニウム薄膜4を
形成し、窒素中でアニールを行なうことにより、アルミ
ニウム薄膜4を窒化し、窒化アルミニウムの保護膜を形
成する。そして、電極形成部分に開口部2bを形成し、
半導体装置の電極2aを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜の形成方法及
び半導体装置の製造方法に関し、特に、表面保護膜とし
て、窒化アルミニウム薄膜を用いる薄膜の形成方法及び
半導体装置の製造方法に関する。
【0002】
【従来の技術】従来、半導体装置の保護膜としては、半
導体の材料や用途に応じて、様々な材料が用いられてき
た。一般的に用いられる保護膜材料としては、たとえ
ば、酸化シリコン(SiO)、窒化シリコン(Si
N)、窒化チタン(TiN)、窒化アルミニウム(Al
N)等がある。
【0003】また、半導体装置の保護膜の形成方法とし
ては、大別すると、二つの方法がある。一つは、半導体
材料の表面を熱酸化させることにより、保護膜を形成す
る方法であり、この方法の一例としては、たとえば、半
導体材料がシリコンの場合に、表面を熱酸化させること
により、保護膜としてSiOを形成する方法がある。
【0004】もう一つは、半導体材料の表面に保護膜材
料を積層させることにより、保護膜を形成する方法であ
り、この方法の一例としては、たとえば、半導体材料が
ガリウム砒素や窒化ガリウムの場合に、これらの半導体
材料を熱酸化させても良質の保護膜を得ることは困難で
あることから、SiOやSiN等の保護膜材料を堆積
させて保護膜を形成する方法がある。
【0005】また、窒化ガリウムを用いた半導体装置に
関しては、特開平6−314825号,特開平10−1
89562号,特開平11−346035号及び特開平
2000−106473号などにおいて、SiO,S
iN又はオキシナイトライド(SiON)を用いて、保
護膜を形成する技術が開示されている。
【0006】また、シリコンを用いた半導体装置は、多
層配線を形成するため、下層配線の上に保護膜を形成し
た後に、上層配線を形成し、この上層配線の上に再度保
護膜を形成する場合がある。そして、このような保護膜
として、窒化アルミニウムを用いる技術が、特開昭63
−213933号,特開平04−186838号,特開
平07−263447号,特開平08−306694
号,特開平10−64909号及び特開2000−02
1813号などにおいて開示されている。
【0007】なお、保護膜として窒化アルミニウムを用
いる上記技術は、一般的に、アルミニウム表面(配線表
面)を窒素プラズマで熱処理することにより、窒化アル
ミニウムを形成することを特徴としている。
【0008】
【発明が解決しようとする課題】ところが、これら従来
の保護膜は、シリコンを熱酸化させた場合を除いて、形
成された保護膜と半導体の界面に境界面準位が存在す
る。そして、この境界面準位によって、半導体装置の作
動時に、界面において電子,ホールの捕獲,放出が行わ
れ、また、電子ホールの再結合が生じる。
【0009】このため、半導体装置は、その特性におい
て、周波数により電流が変動する周波数分散が発生した
り、時定数が数日から数ヶ月になると、電流のドリフト
現象が発生したりして、信頼性が大幅に低下するといっ
た問題があった。
【0010】また、界面だけでなく絶縁体である保護膜
内部にも様々な準位が存在することが知られており、こ
の保護膜内部の準位は、境界面準位の場合と同じ現象を
引き起こし、半導体装置の信頼性を低下させるといった
問題があった。
【0011】そして、半導体装置の性能を低下させる周
波数分散などの、境界面準位や保護膜内部の準位に起因
する現象を避けるためには、主に、二つの方法が用いら
れてきた。
【0012】一つは、半導体装置の動作部分から保護膜
までの距離を離す方法であるが、この技術は、電界効果
トランジスター(FET)などのように、作成時にゲー
ト電極を動作層の近くに作成する必要のある半導体装置
に対しては、各種のリセス等のエッチング処理を行なう
必要があり、工程が複雑となるといった問題がある。
【0013】もう一つは、保護膜作成後にアニールを行
う方法であり、これにより準位を低減することができる
が、この技術は、保護膜作成工程とアニール工程の二つ
の工程を必要とするために、生産コスト及び生産リード
タイムの改善が図れないといった問題があった。
【0014】そこで、本発明の目的は、上記問題に鑑
み、境界面準位及び保護膜内部の準位を減少させた保護
膜を効率良く形成することにより、信頼性を向上させ、
かつ、生産コスト及び生産リードタイムを改善可能な薄
膜の形成方法及び半導体装置の製造方法の提供を目的と
する。
【0015】なお、従来技術に示した窒化アルミニウム
を形成する技術は、配線に使用するアルミニウム層を形
成後、このアルミニウム層の表面だけを保護するための
ものである。このため、上記技術を利用して配線以外の
部分を保護するためには、アルミニウムの厚さの制御な
どが必要となり、結果的に、これら従来技術は、半導体
に保護膜を形成する上では実用化が困難であり、上記課
題を解決することはできない。
【0016】また、上記特開平07−263447号に
おいては、アルミニウム合金配線を窒素プラズマで熱処
理する代りに、窒素ガスを主成分とする雰囲気中で、ア
ニールを行なうことによっても、窒化アルミニウムを形
成できることが指摘されているが、この技術は、窒化ア
ルミニウム膜により、アルミニウム合金配線におけるエ
レクトロマイグレーション寿命を向上させる技術であ
り、同様に、上記課題を解決することはできない。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項1記載の薄膜の形成方法は、
物質の表面上にアルミニウムを含む金属薄膜を形成し、
当該金属薄膜を窒素雰囲気中でアニールすることによ
り、窒化アルミニウム薄膜を形成する方法としてある。
【0018】このようにすると、被保護対象上に窒化ア
ルミニウム薄膜を形成するとともに、同時にアニールす
ることができ、保護膜内部の準位や境界面準位の低減さ
れた保護膜を効率良く形成することができる。また、ア
ルミニウム合金配線に窒化アルミニウム膜を形成する従
来技術と異なり、形成したアルミニウムを、表層だけで
なく全て窒化アルミニウムに変化させるので、窒化アル
ミニウム薄膜の厚さを容易に制御することができる。な
お、「物質」とは、本明細書においては、導体(金
属),半導体及び絶縁物をいうものとする。
【0019】また、請求項2記載の発明は、上記請求項
1記載の薄膜の形成方法において、前記アニールする前
に、前記金属薄膜の表面部分に、局所的に酸化アルミニ
ウム膜を形成した方法としてある。
【0020】このようにすると、表面保護膜として、窒
化アルミニウム膜を選択的に形成することができる。ま
た、酸化アルミニウム膜で覆われた下方の金属薄膜に、
アルミニウムをアルミニウム膜として残すことができ
る。このため、半導体装置に使用した場合には、配線又
は電極として使用するアルミニウムと保護膜としての窒
化アルミニウムを同時に作成することができるので、半
導体装置の生産性が向上し、生産コストを低減できる。
【0021】また、請求項3記載の発明は、上記請求項
1又は2記載の薄膜の形成方法において、前記窒素雰囲
気中における酸素濃度を、0〜10-4重量%(ただ
し、0を含む)とし、請求項4記載の発明は、上記請求
項1〜3のいずれかに記載の薄膜の形成方法において、
前記アニールする際のアニール温度を、940〜274
0Kとし、さらに、請求項5記載の発明は、上記請求項
1〜4のいずれかに記載の薄膜の形成方法において、前
記アニールする際のアニール時間を、30〜1200秒
とした方法としてある。
【0022】このようにすると、精度良く、かつ、効率
的に窒化アルミニウム薄膜を形成することができる。
【0023】また、請求項6記載の発明は、上記請求項
1〜5のいずれかに記載の薄膜の形成方法において、前
記金属薄膜を、チタンとアルミニウムからなる金属薄膜
とした方法としてある。
【0024】このようにすると、窒化チタンと窒化アル
ミニウムからなる、高融点で、かつ、絶縁性に優れた好
適な保護膜を形成することができる。
【0025】請求項7記載の発明は、上記請求項6記載
の薄膜の形成方法において、前記チタンとアルミニウム
からなる金属薄膜のアルミニウムの厚さを、10〜20
0nmとした方法としてある。
【0026】このようにすると、アルミニウムを全て窒
化させることができるので、絶縁体としての特性を確実
に維持することができる。
【0027】本発明における請求項8記載の半導体装置
の製造方法は、上記請求項1〜7のいずれかに記載の薄
膜の形成方法により、半導体装置を構成する窒化ガリウ
ム又はサファイア上に、窒化アルミニウム薄膜を形成す
る方法としてある。
【0028】このように、本発明は、薄膜の形成方法と
しては勿論、半導体装置の製造方法としても有効であ
り、保護膜(窒化アルミニウム)と半導体(たとえば、
窒化ガリウム)の界面に存在する境界面準位が低減する
ので、周波数分散や電流のドリフトといった不具合現象
の発生を防止し、半導体装置としての信頼性を向上させ
ることができる。
【0029】
【発明の実施の形態】以下、本発明の薄膜の形成方法及
び半導体装置の製造方法の実施形態について、図面を参
照して説明する。先ず、薄膜の形成方法の実施形態につ
いて説明する。 [薄膜の形成方法の実施形態]図1は、本発明における
薄膜の形成方法の実施形態を説明するための概略断面図
を示しており、(a)は薄膜形成前の状態、(b)は金
属薄膜形成工程、(c)はアニール工程における概略断
面図を示している。
【0030】同図(a)において、薄膜が形成される対
象物は、窒化ガリウム基板1(適宜、GaN基板と略称
し、また、サファイア,窒化ガリウム又は窒化シリコン
基板上に形成した窒化ガリウムエピタキシャル構造を含
むものとする。)と、窒化ガリウム基板1上に形成され
た半導体素子2(Metal Semiconduct
or Field Effect Transisto
r、適宜、MESFETと略称する。)と、半導体素子
2上に形成された導体である電極2aとからなってい
る。
【0031】つまり、本発明における薄膜は、導体(金
属),半導体及び絶縁物上に形成することができる。ま
た、半導体素子としてMESFETを用いているが、M
ESFETに限定されるものではなく、たとえば、HJ
FET(Hetero JunctionField
Effect Transistor)やダイオードな
どの半導体素子でもよいことは勿論である。
【0032】同図(b)において、先ず、窒化ガリウム
基板1,半導体素子2及び電極2aの表面に、アルミニ
ウムを含む金属薄膜4を、物理蒸着法により形成する
(金属薄膜形成工程)。
【0033】ここで、金属薄膜4を、チタンとアルミニ
ウムからなる金属薄膜とするとよく、このようにする
と、窒化チタンと窒化アルミニウムからなる、高融点
で、かつ、絶縁性に優れた好適な保護膜を形成すること
ができる。
【0034】また、上記チタンとアルミニウムからなる
金属薄膜のアルミニウムの厚さを、10〜200nmと
するとよく、このようにすると、アルミニウムを全て窒
化させることができるので、絶縁体としての特性を確実
に維持することができる。つまり、アルミニウムの厚さ
の下限を10nmとしたのは、これより薄くすると、保
護膜としての機能を発揮できないからであり、また、上
限を200nmとしたのは、これより厚くすると、金属
薄膜全体を窒化できずにアルミニウムの部分が残るから
である。
【0035】そして、同図(c)に示すように、金属薄
膜4を窒素雰囲気中でアニールする(アニール工程)。
ここで、金属薄膜4は、表層だけでなく全て窒化アルミ
ニウムに変化する。したがって、金属薄膜4の積層厚さ
を制御することにより、窒化アルミニウム薄膜の厚さ
を、容易にかつ精度良く制御することができる。
【0036】次に、この窒化アルミニウムの形成条件に
ついて詳細に説明する。本発明においては、窒化アルミ
ニウムを形成するためのアニールは、窒素雰囲気で行う
が、その雰囲気中に酸素がある割合以上含まれている
と、金属薄膜4のアルミニウムに酸化膜を形成し、窒化
アルミニウムを形成できない。このため、窒素雰囲気中
の許容残存酸素量を決定する必要があり、本発明者ら
は、以下の実験にもとづいて許容残存酸素量を決定し
た。
【0037】(酸素量決定のための実験)先ず、金属薄
膜として、チタン膜(厚さ10nm)とアルミニウム膜
(最大厚さ200nm)を形成し、酸素濃度,アニール
温度及びアニール時間をパラメータとして変化させてア
ニールを行ない、窒化アルミニウムが形成されるか否か
を実験した。
【0038】ここで、各パラメータについては、酸素濃
度を1重量%,アニール温度を1223K,アニール時
間を3分とし、金属薄膜をアニール炉に投入し、窒素を
十分に流しながらアニールを行ったが、アルミニウムの
窒化は観測されなかった。
【0039】これに対し、同様に金属薄膜を形成し、金
属薄膜をアニール炉に投入してから、10Paまで真空
に引いた後、窒素パージを行った状態でアニールを行な
ったところ、アルミニウムが窒化し、窒化アルミニウム
が形成された。このときの各パラメータは、酸素濃度が
10-4重量%、アニール温度が1224K,アニール
時間が4分である。
【0040】この実験結果から、アニールにおける残存
酸素濃度は、0〜10−4重量%(ただし、0を含む)
とするとよく、このようにすると、精度良く、かつ、効
率的に窒化アルミニウム薄膜を形成することができる。
つまり、残存酸素濃度の下限を0重量%としたのは、酸
素は可能な限り存在ない方が好ましいからである。な
お、酸素が存在しない状態(0重量%)でもよいことは
勿論である。また、残存酸素濃度の上限を、10−4
量%としたのは、この値を越える酸素濃度では、窒化ア
ルミニウムを効率良く形成できないからである。
【0041】次に、本発明者らは、以下の実験にもとづ
いてアニール温度を決定した。 (アニール温度決定のための実験)先ず、上記酸素量決
定のための実験と同様に金属薄膜を形成し、各パラメー
タについては、酸素濃度を10-4重量%以下,アニー
ル温度をアルミニウムの融点近傍である923K,アニ
ール時間を30秒とし、アニールしたところ、アルミニ
ウムの窒化が観測された。
【0042】この実験結果から、アニール温度は、94
0〜2740Kとするとよく、このようにすると、精度
良く、かつ、効率的に窒化アルミニウム薄膜を形成する
ことができる。つまり、アニール温度の下限を、940
Kとしたのは、実験温度である923Kに、炉内温度の
ばらつきとして約17Kの余裕を見込んだためであり、
また、アニール温度の上限を、2740Kとしたのは、
この値を越える温度では、アルミニウムが気化してしま
い、窒化アルミニウムを形成できないからである。
【0043】次に、本発明者らは、以下の実験にもとづ
いてアニール時間を決定した。 (アニール時間決定のための実験)先ず、上記酸素量決
定のための実験と同様に金属薄膜を形成し、各パラメー
タについては、酸素濃度を10-4重量%以下,アニー
ル温度を934K,アニール時間を20秒とし、金属薄
膜をアニールしたところ、アルミニウムの窒化が観測さ
れた。
【0044】この実験結果から、アニール時間は、30
〜1200秒とするとよく、このようにすると、精度良
く、かつ、効率的に窒化アルミニウム薄膜を形成するこ
とができる。つまり、アニール時間の下限を、30秒と
したのは、実験時間である20秒に、安全率150%の
余裕を見込んだためであり、また、アニール時間の上限
を、1200秒としたのは、この値を越えるアニール時
間では、量産時における生産性が低いからである。
【0045】また、金属薄膜の厚さを、上述したよう
に、チタン10nm、アルミニウム200nmとしたと
ころ、上記窒化アルミニウムが形成された条件では、電
気的な測定により、その金属部分全てが絶縁体になって
いることが観測された。つまり、アルミニウムの厚さが
200nm以下であれば、アルミニウムが残存し導通状
態になることを回避できる。したがって、保護膜として
使用する際に、アルミニウムの残存を避ける必要がある
ときは、アルミニウムの厚さを200nm以下とすると
よい。
【0046】このように、本発明の薄膜の形成方法によ
れば、窒化アルミニウム保護膜3は、アニールされなが
ら形成されるので、境界面準位や保護膜内部の準位が低
減し、周波数分散や電流のドリフトといった不具合現象
の発生を防止することができる。
【0047】したがって、この薄膜の形成方法によれ
ば、たとえば、薄膜形成の対象物が半導体装置である場
合は、半導体素子に悪影響を与えるないので、半導体装
置としての信頼性を向上させることができる。また、こ
の薄膜は、保護膜作成工程とアニール工程の二つの工程
を一工程で形成されるので、生産コスト及び生産リード
タイムを改善できる。
【0048】また、本実施形態は、窒化ガリウム上の保
護膜の場合であるが、他の半導体材料上でも同様の効果
を得ることが可能である。さらに、半導体に限らず、絶
縁物、金属材料上の保護膜の形成にも利用可能であるこ
とは、勿論である。
【0049】次に、本発明における半導体装置の製造方
法の実施形態について説明する。 [半導体装置の製造方法の第一実施形態]図2は、本発
明における半導体装置の製造方法の第一実施形態を説明
するための概略断面図を示しており、(a)は金属薄膜
形成工程、(b)はアニール工程、(c)はエッチング
工程、(d)は電極形成工程における概略断面図を示し
ている。
【0050】同図(a)において、先ず、窒化ガリウム
基板1及び半導体素子2の表面に、アルミニウムを含む
金属薄膜4を、物理蒸着法により形成する(金属薄膜形
成工程)。なお、半導体素子2は、たとえば、MESF
ETやHJFETやダイオードなどの半導体素子でもよ
く、特に、限定するものではない。
【0051】続いて、同図(b)に示すように、窒素中
でアニールを行ない、金属薄膜4を窒化アルミニウム保
護膜3に変化させる(アニール工程)。ここで、金属薄
膜4は、上記薄膜の形成方法の実施形態と同様のアニー
ル条件でアニールされ、表層だけでなく全て窒化アルミ
ニウムに変化する。したがって、窒化アルミニウム薄膜
の厚さは、金属薄膜4の積層厚さを制御することによ
り、容易にかつ精度良く制御される。
【0052】そして、同図(c)に示すように、半導体
素子2の電極形成部分にエッチングにより開口部2bを
形成する(エッチング工程)。
【0053】続いて、同図(d)に示すように、開口部
2bに電極2aを形成する(電極形成工程)。
【0054】このように、本発明の半導体装置の製造方
法によれば、上記薄膜の形成方法を利用して製造される
窒化アルミニウム保護膜3が、アニールされながら形成
されるので、境界面準位や保護膜内部の準位が低減し、
周波数分散や電流のドリフトといった不具合現象の発生
を防止することができる半導体装置を製造することがで
きる。
【0055】したがって、この半導体装置の製造方法に
よれば、半導体装置としての信頼性が向上し、さらに、
保護膜作成工程とアニール工程の二つの工程を一工程で
生産できるので、生産コスト及び生産リードタイムが改
善された半導体装置を製造することができる。
【0056】なお、電極2aの材料は、一般的に、アル
ミニウム合金が使用されるが、これに限定するものでは
ない。また、本実施形態では、既に、アニール工程にお
いて、窒化アルミニウム保護膜3を形成してあるので、
電極形成工程において、電極材料にアルミニウムが含ま
れていても、このアルミニウムが窒化するといった問題
は発生しない。
【0057】また、本発明の半導体装置の製造方法は、
上記工程順に限定するものではなく、たとえば、電極材
料にアルミニウムが含まれていない場合や、アルミニウ
ムが含まれていても、他の金属や保護膜により保護され
ている場合には、先ず、半導体素子2を作成し、続い
て、電極2aを形成する。そして、電極2aや半導体素
子2を含む半導体装置の表面に、金属薄膜としてアルミ
ニウム薄膜を形成し、続いて、窒素雰囲気中でアニール
を行うことで、図1(c)に示すような半導体装置を製
造することができる。
【0058】次に、本発明における半導体装置の製造方
法の第二実施形態について説明する。 「半導体装置の製造方法の第二実施形態」図3は、本発
明における半導体装置の製造方法の第二実施形態を説明
するための概略断面図を示しており、(a)は金属薄膜
形成工程、(b)はマスキング工程、(c)は酸化工
程、(d)は電極形成工程における概略断面図を示して
いる。
【0059】同図(a)において、先ず、窒化ガリウム
基板1及び半導体素子2の表面に、アルミニウムを含む
金属薄膜4を、物理蒸着法により形成する(金属薄膜形
成工程)。
【0060】続いて、同図(b)に示すように、フォト
レジストなどのマスク材料6でマスキングを行なう(マ
スキング工程)。そして、マスク材料6は、所定の形
状、本実施形態では、電極5を形成するための形状にエ
ッチングされ、開口部2cが形成される。
【0061】次に、同図(c)に示すように、プラズマ
アッシング装置などを用いて、マスキングされた半導体
装置の表面を酸化させる(酸化工程)。ここで、プラズ
マアッシング装置は、反応性ガスのプラズマを発生さ
せ、そのプラズマを利用してレジストを除去する装置で
あるが、本実施形態では、酸素プラズマを使用すること
により、マスキングされていない金属薄膜4の表面を強
制的に酸化させるとともに、マスク材料6を除去する。
【0062】また、マスク材料6が除去された金属薄膜
4の表面は、強制的に酸化させないようにすることによ
り、自然酸化膜以上の酸化膜が形成されない。つまり、
強制的に酸化されるのは、マスキングされていない金属
薄膜4、すなわち、半導体素子2の電極5の形成部分で
あり、かつ、この強制的な酸化により、金属薄膜4の上
面近傍のみが酸化し、酸化アルミニウム7を形成する。
このようにすることにより、マスク材料6が除去された
領域の金属薄膜4を、窒素雰囲気中でアニールすること
ができる。
【0063】そして、同図(d)に示すように、金属薄
膜4を窒素雰囲気中でアニールする(アニール工程)。
ここで、金属薄膜4は、上記薄膜の形成方法の実施形態
と同様のアニール条件でアニールされ、これにより、酸
化アルミニウム7で覆われた領域以外(すなわち、酸化
アルミニウム膜で覆われていない領域)のアルミニウム
が窒化アルミニウムに変化する。
【0064】また、このアニールによって、酸化アルミ
ニウム7に覆われた金属薄膜4は、窒化されないので、
電極5(半導体素子2の接続手段)として機能する。
【0065】このように、本実施形態における半導体装
置の製造方法によれば、表面保護膜として、窒化アルミ
ニウム膜を選択的に形成することができるとともに、配
線又は電極として使用するアルミニウムと保護膜として
の窒化アルミニウムを同時に作成することができるの
で、生産性が向上し、生産コストが低減する。
【0066】
【発明の効果】以上説明したように、本発明の薄膜の形
成方法及び半導体装置の製造方法によれば、被保護対象
上に窒化アルミニウム保護膜を形成するとともに、同時
にアニールするので、半導体装置における保護膜内部の
準位や境界面準位の低減された保護膜を、効率良く形成
することができる。これにより、周波数分散や電流のド
リフト現象の発生を防止し、半導体装置の信頼性を向上
させることができる。また、保護膜の形成とアニールを
同時に行なうことができるので、生産コスト及び生産リ
ードタイムを改善することができる。
【0067】また、本発明の薄膜形成方法は、アニール
条件さえ満たせば、半導体表面の保護膜に限らず、他の
絶縁体や金属の保護膜としても使用可能であり、信頼性
及び生産性に優れた保護膜を形成することができる。
【図面の簡単な説明】
【図1】図1は、本発明における薄膜の形成方法の実施
形態を説明するための概略断面図を示しており、(a)
は薄膜形成前の状態、(b)は金属薄膜形成工程、
(c)はアニール工程における概略断面図を示してい
る。
【図2】図2は、本発明における半導体装置の製造方法
の第一実施形態を説明するための概略断面図を示してお
り、(a)は金属薄膜形成工程、(b)はアニール工
程、(c)はエッチング工程、(d)は電極形成工程に
おける概略断面図を示している。
【図3】図3は、本発明における半導体装置の製造方法
の第二実施形態を説明するための概略断面図を示してお
り、(a)は金属薄膜形成工程、(b)はマスキング工
程、(c)は酸化工程、(d)は電極形成工程における
概略断面図を示している。
【符号の説明】
1 窒化ガリウム基板 2 半導体素子 2a,5 電極 2b、2c 開口部 3 窒化アルミニウム保護膜 4 金属薄膜 6 マスク材料 7 酸化アルミニウム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 達峰 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 大野 泰夫 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 羽山 信幸 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 宮本 広信 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 松永 高治 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 安藤 裕二 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 葛原 正明 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 4M104 AA04 BB02 DD33 DD99 EE06 EE14 5F033 GG02 GG03 HH00 QQ09 QQ37 QQ73 QQ78 QQ89 RR05 SS26 XX00 5F058 BB05 BC09 BF55 BF56 BF64 BJ03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 物質の表面上にアルミニウムを含む金属
    薄膜を形成し、当該金属薄膜を窒素雰囲気中でアニール
    することにより、窒化アルミニウム薄膜を形成すること
    を特徴とする薄膜の形成方法。
  2. 【請求項2】 前記アニールする前に、前記金属薄膜の
    表面部分に、局所的に酸化アルミニウム膜を形成したこ
    とを特徴とする請求項1記載の薄膜の形成方法。
  3. 【請求項3】 前記窒素雰囲気中における酸素濃度を、
    0〜10-4重量%(ただし、0も含む)としたことを
    特徴とする請求項1又は2記載の薄膜の形成方法。
  4. 【請求項4】 前記アニールする際のアニール温度を、
    940〜2740Kとしたことを特徴とする請求項1〜
    3のいずれかに記載の薄膜の形成方法。
  5. 【請求項5】 前記アニールする際のアニール時間を、
    30〜1200秒としたことを特徴とする請求項1〜4
    のいずれかに記載の薄膜の形成方法。
  6. 【請求項6】 前記金属薄膜を、チタンとアルミニウム
    からなる金属薄膜としたことを特徴とする請求項1〜5
    のいずれかに記載の薄膜の形成方法。
  7. 【請求項7】 前記チタンとアルミニウムからなる金属
    薄膜のアルミニウムの厚さを、10〜200nmとした
    ことを特徴とする請求項6記載の薄膜の形成方法。
  8. 【請求項8】 上記請求項1〜7のいずれかに記載の薄
    膜の形成方法により、半導体装置を構成する窒化ガリウ
    ム又はサファイア上に、窒化アルミニウム薄膜を形成す
    ることを特徴とする半導体装置の製造方法。
JP2000265415A 2000-09-01 2000-09-01 薄膜の形成方法及び半導体装置の製造方法 Pending JP2002075991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265415A JP2002075991A (ja) 2000-09-01 2000-09-01 薄膜の形成方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265415A JP2002075991A (ja) 2000-09-01 2000-09-01 薄膜の形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002075991A true JP2002075991A (ja) 2002-03-15

Family

ID=18752686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265415A Pending JP2002075991A (ja) 2000-09-01 2000-09-01 薄膜の形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002075991A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156429A (ja) * 2004-11-25 2006-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008019140A (ja) * 2006-07-14 2008-01-31 Ngk Insulators Ltd AlN単結晶膜の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156429A (ja) * 2004-11-25 2006-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008019140A (ja) * 2006-07-14 2008-01-31 Ngk Insulators Ltd AlN単結晶膜の形成方法
JP4680140B2 (ja) * 2006-07-14 2011-05-11 日本碍子株式会社 AlN単結晶膜の形成方法

Similar Documents

Publication Publication Date Title
WO2009104554A1 (ja) 半導体装置の製造方法
US6468904B1 (en) RPO process for selective CoSix formation
US20060205159A1 (en) Method of forming gate flash memory device
US6548422B1 (en) Method and structure for oxide/silicon nitride interface substructure improvements
JP2000243753A (ja) 半導体素子の金属配線の形成方法
JPH0752772B2 (ja) 半導体装置の製法
KR20050094474A (ko) 반도체 소자 제조 방법
US6562729B2 (en) Silicon nitride and silicon dioxide gate insulator transistors and method of forming same in a hybrid integrated circuit
US6908805B2 (en) Method of manufacturing dual gate oxide film
JP2005051265A (ja) Iii−v族半導体ゲート構造およびその製造方法
JP2845160B2 (ja) 半導体装置
JP2002075991A (ja) 薄膜の形成方法及び半導体装置の製造方法
JP7180425B2 (ja) 炭化珪素半導体装置
US5492868A (en) Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling
US5998302A (en) Method of manufacturing semiconductor device
KR100203896B1 (ko) 게이트 전극 형성방법
JP2004031494A (ja) 電界効果型トランジスタの製造方法
JPH04186675A (ja) 半導体装置
US7220641B2 (en) Method for fabricating storage electrode of semiconductor device
EP0225224A2 (en) After oxide metal alloy process
KR0172843B1 (ko) 반도체소자의 제조방법
JP4099462B2 (ja) 半導体装置の成膜方法
KR100731143B1 (ko) 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법
JP2956682B2 (ja) 半導体装置およびその製造方法
KR100398574B1 (ko) 반도체 소자의 게이트 스페이서 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328