JP2845160B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2845160B2 JP2845160B2 JP7064066A JP6406695A JP2845160B2 JP 2845160 B2 JP2845160 B2 JP 2845160B2 JP 7064066 A JP7064066 A JP 7064066A JP 6406695 A JP6406695 A JP 6406695A JP 2845160 B2 JP2845160 B2 JP 2845160B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous carbon
- carbon film
- semiconductor device
- buffer layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜に低誘電率
絶縁材料、特に非晶質炭素膜を用いることを特徴とする
半導体装置に関する。
絶縁材料、特に非晶質炭素膜を用いることを特徴とする
半導体装置に関する。
【０００２】
【従来の技術】今後の半導体装置、及びその実装基板等
の配線幅、配線間隔の減少により、配線浮遊容量、及び
配線抵抗が増大するようになる。それにともなう配線遅
延の増大から、半導体装置の高速動作に障害が生じるよ
うになってくる。一般に配線遅延は、絶縁材料の比誘電
率の平方根に比例するので、絶縁材料に比誘電率の低い
ものを用いることによって配線遅延を減少させることが
可能になり、多層配線層における絶縁材料の見直しが行
われている。従来から半導体装置の層間絶縁膜には主と
してＳｉＯ2 が用いられており、プラズマによる化学気
相成長を用いた製造方法が確立されている。しかしこの
方法で製造されるＳｉＯ2 膜の比誘電率は約４程度であ
り、比誘電率がそれ以下である膜の堆積方法の開発が望
まれている。
の配線幅、配線間隔の減少により、配線浮遊容量、及び
配線抵抗が増大するようになる。それにともなう配線遅
延の増大から、半導体装置の高速動作に障害が生じるよ
うになってくる。一般に配線遅延は、絶縁材料の比誘電
率の平方根に比例するので、絶縁材料に比誘電率の低い
ものを用いることによって配線遅延を減少させることが
可能になり、多層配線層における絶縁材料の見直しが行
われている。従来から半導体装置の層間絶縁膜には主と
してＳｉＯ2 が用いられており、プラズマによる化学気
相成長を用いた製造方法が確立されている。しかしこの
方法で製造されるＳｉＯ2 膜の比誘電率は約４程度であ
り、比誘電率がそれ以下である膜の堆積方法の開発が望
まれている。
【０００３】そこで次世代の低誘電率層間絶縁材料とし
て、比誘電率が３以下になるフッ素化非晶質炭素材料が
有力視されている。このフッ素化非晶質炭素材料はプラ
ズマによる成膜が用いられており、先行技術として例え
ば本発明の発明者が以前に出願した特願平６−２１７４
７０号等に示されているように、主にＣｘＦｙ（ｘ＝１
−４，ｙ＝４−８）などのガス、及びそれらに水素系の
ガスを添加したものが用いられている。層間絶縁膜にフ
ッ素化非晶質炭素膜を用いた半導体装置で当社の開発例
の代表的なものを図３（ａ）（ｂ）に示す。それぞれバ
イポーラトランジスタ及びＭＯＳ型電界効果トランジス
タ（ＭＯＳＦＥＴ）から形成されている。
て、比誘電率が３以下になるフッ素化非晶質炭素材料が
有力視されている。このフッ素化非晶質炭素材料はプラ
ズマによる成膜が用いられており、先行技術として例え
ば本発明の発明者が以前に出願した特願平６−２１７４
７０号等に示されているように、主にＣｘＦｙ（ｘ＝１
−４，ｙ＝４−８）などのガス、及びそれらに水素系の
ガスを添加したものが用いられている。層間絶縁膜にフ
ッ素化非晶質炭素膜を用いた半導体装置で当社の開発例
の代表的なものを図３（ａ）（ｂ）に示す。それぞれバ
イポーラトランジスタ及びＭＯＳ型電界効果トランジス
タ（ＭＯＳＦＥＴ）から形成されている。
【０００４】 バイポーラトランジスタで形成される半
導体装置はｐ型半導体基板上１１にｎ+ 埋め込み拡散
層９が形成されている。その上にエピタキシャル法によ
るｎ層８が形成され、その横にはイオン注入によるｐ+
分離層１０が形成されている。エピタキシャル層上に
はベースとなるＰ層７が同様に形成され、その横にｎ+
エミッタ層６が形成されている。またコレクタにも引
き出し層としてｎ+ 層５が形成されている。電極とし
ては、ｎ+ コレクタ引き出し層及びエミッタ層にはｎ+
ポリシリコン電極４、ベースには金属電極２が形成さ
れている。これらのバイポーラトランジスタの能動領域
あるいは配線電極を覆う層間絶縁膜として非晶質炭素
膜、あるいはフッ素化非晶質炭素膜が使用されている。
導体装置はｐ型半導体基板上１１にｎ+ 埋め込み拡散
層９が形成されている。その上にエピタキシャル法によ
るｎ層８が形成され、その横にはイオン注入によるｐ+
分離層１０が形成されている。エピタキシャル層上に
はベースとなるＰ層７が同様に形成され、その横にｎ+
エミッタ層６が形成されている。またコレクタにも引
き出し層としてｎ+ 層５が形成されている。電極とし
ては、ｎ+ コレクタ引き出し層及びエミッタ層にはｎ+
ポリシリコン電極４、ベースには金属電極２が形成さ
れている。これらのバイポーラトランジスタの能動領域
あるいは配線電極を覆う層間絶縁膜として非晶質炭素
膜、あるいはフッ素化非晶質炭素膜が使用されている。
【０００５】またＭＯＳＦＥＴから構成されている半導
体装置は、ｐ型基板上１１に素子の能動領域となる部分
を残して、他の部分にフィールドＳｉＯ2 酸化膜１６が
形成される。能動領域内にはイオン注入によりｎ+ のソ
ース１４、ドレイン１５が形成され、薄いＳｉＯ2 膜を
介してゲート電極１３となるポリシリコンが中央に存在
している。これらのコンタクト材料を覆うように、非晶
質炭素膜が堆積されている。
体装置は、ｐ型基板上１１に素子の能動領域となる部分
を残して、他の部分にフィールドＳｉＯ2 酸化膜１６が
形成される。能動領域内にはイオン注入によりｎ+ のソ
ース１４、ドレイン１５が形成され、薄いＳｉＯ2 膜を
介してゲート電極１３となるポリシリコンが中央に存在
している。これらのコンタクト材料を覆うように、非晶
質炭素膜が堆積されている。
【０００６】
【発明が解決しようとする課題】上述した先行技術のフ
ッ素化非晶質炭素膜は比誘電率２．１程度を示すものも
あり、誘電率は低い値を示しているが、耐熱性がＳｉＯ
2 よりも劣るため用途が限定されてしまう。例えば特願
平６−２１７４７０号で示したものは約４２０℃で膜の
分解が始まり、膜厚の減少及びそれに伴うガスの発生が
見られ、この低誘電率材料を使用する場合、熱処理温度
をそれ以下に抑える必要があった。しかし、半導体装置
の製造には高温での処理を必要とする場合があり、その
ため非晶質炭素膜を用いて、少なくとも４５０℃以上の
熱処理に耐えうる構造を新たに提供することが課題とな
る。
ッ素化非晶質炭素膜は比誘電率２．１程度を示すものも
あり、誘電率は低い値を示しているが、耐熱性がＳｉＯ
2 よりも劣るため用途が限定されてしまう。例えば特願
平６−２１７４７０号で示したものは約４２０℃で膜の
分解が始まり、膜厚の減少及びそれに伴うガスの発生が
見られ、この低誘電率材料を使用する場合、熱処理温度
をそれ以下に抑える必要があった。しかし、半導体装置
の製造には高温での処理を必要とする場合があり、その
ため非晶質炭素膜を用いて、少なくとも４５０℃以上の
熱処理に耐えうる構造を新たに提供することが課題とな
る。
【０００７】本発明の目的は、配線での信号遅延を低減
させた低誘電率の絶縁材料を層間絶縁膜に用いた、高速
動作可能な半導体装置であって、高温での熱処理工程で
の耐熱性に優れた装置を提供することにある。
させた低誘電率の絶縁材料を層間絶縁膜に用いた、高速
動作可能な半導体装置であって、高温での熱処理工程で
の耐熱性に優れた装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、半導体基板上
に形成された半導体装置の層間絶縁膜に、非晶質炭素膜
またはフッ素を含有する非晶質炭素膜が用いられた半導
体装置であって、前記非晶質炭素膜と、前記半導体装置
の電極または配線材料またはトランジスタ部またはその
組み合わせたものとの間に、前記非晶質炭素膜とは構成
元素または組成が異なる絶縁膜からなる緩衝層を備え、
かつ非晶質炭素膜と緩衝層との間に非晶質炭素膜から緩
衝層へと組成が徐々に変化している遷移層を有すること
を特徴とする半導体装置である。
に形成された半導体装置の層間絶縁膜に、非晶質炭素膜
またはフッ素を含有する非晶質炭素膜が用いられた半導
体装置であって、前記非晶質炭素膜と、前記半導体装置
の電極または配線材料またはトランジスタ部またはその
組み合わせたものとの間に、前記非晶質炭素膜とは構成
元素または組成が異なる絶縁膜からなる緩衝層を備え、
かつ非晶質炭素膜と緩衝層との間に非晶質炭素膜から緩
衝層へと組成が徐々に変化している遷移層を有すること
を特徴とする半導体装置である。
【０００９】
【００１０】そこで本発明では、図３に示したような従
来の非晶質炭素膜を用いた半導体装置の構造に変えて、
非晶質炭素膜が電極、配線材料に接する部分に、ガス放
出を抑えるための緩衝層を設けることによって、熱処理
時の非晶質炭素膜からのガス放出を抑えて、より高い処
理温度に耐えうる半導体装置を実現する。新たに形成す
る緩衝層の材料としては非晶質炭素膜からのガス放出を
抑えられるものであれば良く、ＳｉＯ2 、Ｓｉ3 Ｎ4 あ
るいは非晶質炭素膜にシリコンを含有させた絶縁材料、
及び非晶質炭素膜に窒素を含有させた絶縁材料が使用で
きる。
来の非晶質炭素膜を用いた半導体装置の構造に変えて、
非晶質炭素膜が電極、配線材料に接する部分に、ガス放
出を抑えるための緩衝層を設けることによって、熱処理
時の非晶質炭素膜からのガス放出を抑えて、より高い処
理温度に耐えうる半導体装置を実現する。新たに形成す
る緩衝層の材料としては非晶質炭素膜からのガス放出を
抑えられるものであれば良く、ＳｉＯ2 、Ｓｉ3 Ｎ4 あ
るいは非晶質炭素膜にシリコンを含有させた絶縁材料、
及び非晶質炭素膜に窒素を含有させた絶縁材料が使用で
きる。
【００１１】
【作用】本発明では、非晶質炭素膜からのガス放出を抑
えるための、緩衝層を非晶質炭素膜と電極及び配線材料
間に設ける。緩衝層となりうる絶縁材料としては、緻密
であり炭化水素あるいはフッ化炭素等加熱時に非晶質炭
素膜からガスとして放出されるものが緩衝層の膜で遮ら
れ、緩衝層外に拡散してこない材料であれば、どのよう
な材料でも使用可能である。また、そのような材料は一
般に比誘電率が非晶質炭素膜よりも高くなる。今回使用
した材料の比誘電率はＳｉＯ2 で約４、Ｓｉ3 Ｎ4 で約
７、窒素あるいはシリコンを含有させた非晶質炭素膜で
は約３である。緩衝層を非晶質炭素膜に比べて薄くする
ことによって、全体の比誘電率としては非晶質炭素膜単
体で使用した場合と同等の値にすることができる。
えるための、緩衝層を非晶質炭素膜と電極及び配線材料
間に設ける。緩衝層となりうる絶縁材料としては、緻密
であり炭化水素あるいはフッ化炭素等加熱時に非晶質炭
素膜からガスとして放出されるものが緩衝層の膜で遮ら
れ、緩衝層外に拡散してこない材料であれば、どのよう
な材料でも使用可能である。また、そのような材料は一
般に比誘電率が非晶質炭素膜よりも高くなる。今回使用
した材料の比誘電率はＳｉＯ2 で約４、Ｓｉ3 Ｎ4 で約
７、窒素あるいはシリコンを含有させた非晶質炭素膜で
は約３である。緩衝層を非晶質炭素膜に比べて薄くする
ことによって、全体の比誘電率としては非晶質炭素膜単
体で使用した場合と同等の値にすることができる。
【００１２】
【実施例】本発明を図面に基づいて説明する。図１に本
発明の実施例を示す。図１（ａ）の実施例１は本発明を
パイポーラトランジスタから構成される半導体装置の層
間絶縁膜に使用した実施例である。バイポーラトランジ
スタとしては、ｎｐｎ型を実施例に示す。
発明の実施例を示す。図１（ａ）の実施例１は本発明を
パイポーラトランジスタから構成される半導体装置の層
間絶縁膜に使用した実施例である。バイポーラトランジ
スタとしては、ｎｐｎ型を実施例に示す。
【００１３】このトランジスタにはまずｐ型半導体基板
１１上にｎ+ 埋め込み拡散層９が形成されている。その
上にエピタキシャルによるｎ層８が形成され、その横に
はイオン注入によるｐ+ 分離層１０が形成されている。
エピタキシャル層８上にはベースとなるｐ層７が同様に
イオン注入によって形成され、その横にはｎ+ エミッタ
層６が形成されている。またコレクタにも引き出し層と
してｎ+ 層５が形成されている。電極としてはｎ+ コレ
クタ引き出し層、及びエミッタ層にはｎ+ ポリシリコン
電極４、ゲートには金属電極２が形成されている。
１１上にｎ+ 埋め込み拡散層９が形成されている。その
上にエピタキシャルによるｎ層８が形成され、その横に
はイオン注入によるｐ+ 分離層１０が形成されている。
エピタキシャル層８上にはベースとなるｐ層７が同様に
イオン注入によって形成され、その横にはｎ+ エミッタ
層６が形成されている。またコレクタにも引き出し層と
してｎ+ 層５が形成されている。電極としてはｎ+ コレ
クタ引き出し層、及びエミッタ層にはｎ+ ポリシリコン
電極４、ゲートには金属電極２が形成されている。
【００１４】本発明では図３のように非晶質炭素膜が直
接トランジスタの能動領域あるいは配線材料に接する部
分を無くし、図１に示した様に非晶質炭素膜とそれらの
間にＳｉＯ2 から成る緩衝層１２を設けている。作製方
法としては、まずトランジスタの能動領域を作製後、コ
ンタクトのためのポリシリコン及び金属材料を堆積さ
せ、通常のパターニング技術によってそれぞれの所定の
パターンに加工する。続いてプラズマを用いた化学気相
堆積法により、ＳｉＯ2 をトランジスタ領域を覆うよう
に薄く堆積させる。この実施例では０．０１μm のＳｉ
Ｏ2 層を緩衝層として用いた。その後、非晶質炭素膜１
を約１μm 堆積させて層間絶縁膜とし、さらに上部にア
ルミニウム配線３を堆積させた。なおこの上部のアルミ
ニウム配線に関しても、直接非晶質炭素膜とは接してお
らず、まわりにＳｉＯ2 を緩衝層として堆積させてい
る。
接トランジスタの能動領域あるいは配線材料に接する部
分を無くし、図１に示した様に非晶質炭素膜とそれらの
間にＳｉＯ2 から成る緩衝層１２を設けている。作製方
法としては、まずトランジスタの能動領域を作製後、コ
ンタクトのためのポリシリコン及び金属材料を堆積さ
せ、通常のパターニング技術によってそれぞれの所定の
パターンに加工する。続いてプラズマを用いた化学気相
堆積法により、ＳｉＯ2 をトランジスタ領域を覆うよう
に薄く堆積させる。この実施例では０．０１μm のＳｉ
Ｏ2 層を緩衝層として用いた。その後、非晶質炭素膜１
を約１μm 堆積させて層間絶縁膜とし、さらに上部にア
ルミニウム配線３を堆積させた。なおこの上部のアルミ
ニウム配線に関しても、直接非晶質炭素膜とは接してお
らず、まわりにＳｉＯ2 を緩衝層として堆積させてい
る。
【００１５】ＳｉＯ2 緩衝層１２の厚さを０．０１μm
にしたのは、膜厚がこれ以下の場合、５００℃での加熱
時に非晶質炭素膜から放出されるガスの緩衝としてＳｉ
Ｏ2膜が機能しないことが明らかになったからである。
逆に膜厚がこれ以上の場合は層間絶縁膜の全体の比誘電
率が上昇してしまうため、膜厚は可能な限り薄いほうが
望ましい。従って緩衝層の厚さは、半導体装置の製造過
程の熱処理温度によって決定され、半導体装置の耐熱性
が低くてもよい場合はこの実施例以下の膜厚でも非晶質
炭素膜からのガスの緩衝層として機能するが、高い耐熱
性が必用な場合は、逆にこの実施例以上に緩衝層の膜厚
を厚くする必要がある。ここで比誘電率は４のＳｉＯ2
を０．０１μ堆積させ、比誘電率２．３の非晶質炭素膜
を膜を１μm 堆積させた。この場合全体の比誘電率も、
それぞれの層をキャパシタが直列に接続されているとす
ると２．３であり、ＳｉＯ2 による比誘電率の増加は無
視できる値になっている。
にしたのは、膜厚がこれ以下の場合、５００℃での加熱
時に非晶質炭素膜から放出されるガスの緩衝としてＳｉ
Ｏ2膜が機能しないことが明らかになったからである。
逆に膜厚がこれ以上の場合は層間絶縁膜の全体の比誘電
率が上昇してしまうため、膜厚は可能な限り薄いほうが
望ましい。従って緩衝層の厚さは、半導体装置の製造過
程の熱処理温度によって決定され、半導体装置の耐熱性
が低くてもよい場合はこの実施例以下の膜厚でも非晶質
炭素膜からのガスの緩衝層として機能するが、高い耐熱
性が必用な場合は、逆にこの実施例以上に緩衝層の膜厚
を厚くする必要がある。ここで比誘電率は４のＳｉＯ2
を０．０１μ堆積させ、比誘電率２．３の非晶質炭素膜
を膜を１μm 堆積させた。この場合全体の比誘電率も、
それぞれの層をキャパシタが直列に接続されているとす
ると２．３であり、ＳｉＯ2 による比誘電率の増加は無
視できる値になっている。
【００１６】本発明で使用する非晶質炭素膜及び含フッ
素非晶質炭素膜はプラズマによる化学気相堆積法が一般
的である。本発明の半導体装置では平行平板型プラズマ
発生装置に、ＣＨ4 及びＣＦ4 を原料として供給して堆
積させた。真空槽内に対向電極を設け、その間に電源装
置から直流及び高周波電力を印加しプラズマを発生させ
る。電極上にシリコン基板等の試料を設置後、ＣＦ4 、
ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4
Ｆ8 等のフッ素系ガスと、ＣＨ4 などの炭化水素あるい
は水素ガスを導入し、電極間に高周波あるいは、直流電
力を印加してグロー放電させ、フッ化炭素のプラズマを
発生させる。このフッ化炭素プラズマにより非晶質炭素
膜を堆積させる。この高周波を利用したプラズマ発生方
法以外にも、マイクロ波、ヘリコン波等を用いた高密度
プラズマも同様に使用できる。
素非晶質炭素膜はプラズマによる化学気相堆積法が一般
的である。本発明の半導体装置では平行平板型プラズマ
発生装置に、ＣＨ4 及びＣＦ4 を原料として供給して堆
積させた。真空槽内に対向電極を設け、その間に電源装
置から直流及び高周波電力を印加しプラズマを発生させ
る。電極上にシリコン基板等の試料を設置後、ＣＦ4 、
ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4
Ｆ8 等のフッ素系ガスと、ＣＨ4 などの炭化水素あるい
は水素ガスを導入し、電極間に高周波あるいは、直流電
力を印加してグロー放電させ、フッ化炭素のプラズマを
発生させる。このフッ化炭素プラズマにより非晶質炭素
膜を堆積させる。この高周波を利用したプラズマ発生方
法以外にも、マイクロ波、ヘリコン波等を用いた高密度
プラズマも同様に使用できる。
【００１７】次に実施例２について図１（ｂ）を用いて
説明する。実施例２は、ＭＯＳＦＥＴから構成される半
導体装置に、本発明を実施した例である。実施例２では
ｎチャネル型を実施例として作製した。まずｐ型基板上
１１に素子の能動領域となる部分を残して、他の部分に
フィールドＳｉＯ2 酸化膜１６を形成する。能動領域内
にはイオン注入によりｎ+ のソース１４、ドレイン層１
５が形成され、薄いＳｉＯ2 膜を介してゲート電極１３
となるポリシリコンが中央に存在している。これらのコ
ンタクト材料を覆うように、まずＳｉＯ2 の緩衝層１２
を薄く堆積させてから、非晶質炭素膜を堆積させた。こ
の場合もＳｉＯ2 の緩衝層は０．０１μm 堆積させた。
説明する。実施例２は、ＭＯＳＦＥＴから構成される半
導体装置に、本発明を実施した例である。実施例２では
ｎチャネル型を実施例として作製した。まずｐ型基板上
１１に素子の能動領域となる部分を残して、他の部分に
フィールドＳｉＯ2 酸化膜１６を形成する。能動領域内
にはイオン注入によりｎ+ のソース１４、ドレイン層１
５が形成され、薄いＳｉＯ2 膜を介してゲート電極１３
となるポリシリコンが中央に存在している。これらのコ
ンタクト材料を覆うように、まずＳｉＯ2 の緩衝層１２
を薄く堆積させてから、非晶質炭素膜を堆積させた。こ
の場合もＳｉＯ2 の緩衝層は０．０１μm 堆積させた。
【００１８】実施例３として、実施例１の半導体装置に
使われている緩衝層をＳｉＯ2 の代わりにＳｉ3 Ｎ4 を
０．０１μm 堆積させた。実施例４として、実施例１の
半導体装置に使われている緩衝層をＳｉＯ2 の代わりに
非晶質炭素膜にシリコンを４０％添加して緻密化したも
のを用いた。実施例５として実施例１の半導体装置に使
われている緩衝層をＳｉＯ2 の代わりに非晶質炭素膜に
窒素を４０％添加して緻密化したものを用いた。実施例
６として実施例２の半導体装置に使われている緩衝層を
ＳｉＯ2 の代わりにＳｉ3 Ｎ4 を０．０１μm 堆積させ
た。実施例７として、実施例２の半導体装置に使われて
いる緩衝層をＳｉＯ2 の代わりに非晶質炭素膜にシリコ
ンを４０％添加して緻密化したものを用いた。実施例８
として実施例２の半導体装置に使われている緩衝層をＳ
ｉＯ2 の代わりに非晶質炭素膜に窒素を４０％添加して
緻密化したものを用いた。
使われている緩衝層をＳｉＯ2 の代わりにＳｉ3 Ｎ4 を
０．０１μm 堆積させた。実施例４として、実施例１の
半導体装置に使われている緩衝層をＳｉＯ2 の代わりに
非晶質炭素膜にシリコンを４０％添加して緻密化したも
のを用いた。実施例５として実施例１の半導体装置に使
われている緩衝層をＳｉＯ2 の代わりに非晶質炭素膜に
窒素を４０％添加して緻密化したものを用いた。実施例
６として実施例２の半導体装置に使われている緩衝層を
ＳｉＯ2 の代わりにＳｉ3 Ｎ4 を０．０１μm 堆積させ
た。実施例７として、実施例２の半導体装置に使われて
いる緩衝層をＳｉＯ2 の代わりに非晶質炭素膜にシリコ
ンを４０％添加して緻密化したものを用いた。実施例８
として実施例２の半導体装置に使われている緩衝層をＳ
ｉＯ2 の代わりに非晶質炭素膜に窒素を４０％添加して
緻密化したものを用いた。
【００１９】これらの半導体装置について、それぞれ６
００℃までの加熱を行い、配線の不良試験を行った。結
果を次に示す。非晶質炭素膜の分解により生じたガスに
より、配線材料にガスが噴出したことによる凹凸などの
欠陥が生じた温度を示す。図３に示した先行技術の非晶
質炭素膜のみを用いた場合、４２０℃で欠陥が発生し
た。本発明の実施例ではそれぞれ、実施例１及び、２で
は５００℃、実施例３及び６では５２０℃、実施例４、
５及び７、８では４７０℃であった。また、先行技術の
例では５００℃の加熱によってＭＯＳＦＥＴの閾値電圧
が変動する現象が見られたが、ＳｉＯ2 緩衝層でトラン
ジスタ部を覆った実施例では、５００℃の加熱による閾
値変動を防止することができた。従来例で閾値が変動し
たのは、トランジスタのゲート酸化膜中に、加熱時の非
晶質炭素膜からのガスによる不純物が混入したためと考
えられる。従ってトランジスタ部に緩衝層を設けること
によって、このゲート酸化膜中への不純物の混入が防止
できたと考えられる。
００℃までの加熱を行い、配線の不良試験を行った。結
果を次に示す。非晶質炭素膜の分解により生じたガスに
より、配線材料にガスが噴出したことによる凹凸などの
欠陥が生じた温度を示す。図３に示した先行技術の非晶
質炭素膜のみを用いた場合、４２０℃で欠陥が発生し
た。本発明の実施例ではそれぞれ、実施例１及び、２で
は５００℃、実施例３及び６では５２０℃、実施例４、
５及び７、８では４７０℃であった。また、先行技術の
例では５００℃の加熱によってＭＯＳＦＥＴの閾値電圧
が変動する現象が見られたが、ＳｉＯ2 緩衝層でトラン
ジスタ部を覆った実施例では、５００℃の加熱による閾
値変動を防止することができた。従来例で閾値が変動し
たのは、トランジスタのゲート酸化膜中に、加熱時の非
晶質炭素膜からのガスによる不純物が混入したためと考
えられる。従ってトランジスタ部に緩衝層を設けること
によって、このゲート酸化膜中への不純物の混入が防止
できたと考えられる。
【００２０】また以上の実施例は実施例１を例に取れ
ば、図２（ｂ）に示すように非晶質炭素膜と、ＳｉＯ2
との界面で急峻に組成が非晶質炭素膜からＳｉＯ2 に変
化していた。次に示す、実施例９はこれに変えて界面で
急に組成が変わるのではなく、図２（ａ）に示すように
非晶質炭素膜から徐々にＳｉＯ2 へ組成を変えていった
実施例である。この実施例では約５０オングストローム
の組成遷移層を設けて、その間で炭素及びフッ素含有量
を減少させ、代わりにシリコン及び酸素含有量を増加さ
せていき、最終的にＳｉＯ2 になるようにした。その上
にＳｉＯ2 を５０オングストローム堆積させて、全体を
緩衝層とした。この実施例９に関して耐熱性試験を行っ
たところ、界面で急峻に組成が変化する実施例１と同等
の耐熱性を得ることができた。なお実施例２から８に関
しても、同様に５０オングストロームの遷移層を設けて
組成が徐々に変化するようにしたところ、組成が急峻に
変化する実施例と同等の耐熱性を持たせることができ
た。
ば、図２（ｂ）に示すように非晶質炭素膜と、ＳｉＯ2
との界面で急峻に組成が非晶質炭素膜からＳｉＯ2 に変
化していた。次に示す、実施例９はこれに変えて界面で
急に組成が変わるのではなく、図２（ａ）に示すように
非晶質炭素膜から徐々にＳｉＯ2 へ組成を変えていった
実施例である。この実施例では約５０オングストローム
の組成遷移層を設けて、その間で炭素及びフッ素含有量
を減少させ、代わりにシリコン及び酸素含有量を増加さ
せていき、最終的にＳｉＯ2 になるようにした。その上
にＳｉＯ2 を５０オングストローム堆積させて、全体を
緩衝層とした。この実施例９に関して耐熱性試験を行っ
たところ、界面で急峻に組成が変化する実施例１と同等
の耐熱性を得ることができた。なお実施例２から８に関
しても、同様に５０オングストロームの遷移層を設けて
組成が徐々に変化するようにしたところ、組成が急峻に
変化する実施例と同等の耐熱性を持たせることができ
た。
【００２１】また以上の実施例で用いた緩衝層はいずれ
も、ＣＦ4 あるいは酸素プラズマによるエッチングの際
に、非晶質炭素膜あるいはフッ素の含有された非晶質炭
素膜あるいはレジスト材料とはエッチングレートが異な
るため、本発明の半導体装置を形成する際に必須の非晶
質炭素膜のエッチング、あるいはレジストを用いて非晶
質炭素膜をエッチングした後のレジストアッシング時
に、当該緩衝層をエッチングのストッパー層として機能
させることができた。
も、ＣＦ4 あるいは酸素プラズマによるエッチングの際
に、非晶質炭素膜あるいはフッ素の含有された非晶質炭
素膜あるいはレジスト材料とはエッチングレートが異な
るため、本発明の半導体装置を形成する際に必須の非晶
質炭素膜のエッチング、あるいはレジストを用いて非晶
質炭素膜をエッチングした後のレジストアッシング時
に、当該緩衝層をエッチングのストッパー層として機能
させることができた。
【００２２】
【発明の効果】以上説明したように本発明は、非晶質炭
素膜を層間絶縁膜に用いた高速動作の半導体装置であっ
て、非晶質炭素膜とそれに接する電極、配線などの材料
間に、熱処理時の非晶質炭素膜からのガス放出を抑える
ための薄い緩衝層を設け、非晶質炭素膜からのガス放出
による電極、配線材料の劣化を防止し、耐熱性の高い半
導体装置を実現させた。
素膜を層間絶縁膜に用いた高速動作の半導体装置であっ
て、非晶質炭素膜とそれに接する電極、配線などの材料
間に、熱処理時の非晶質炭素膜からのガス放出を抑える
ための薄い緩衝層を設け、非晶質炭素膜からのガス放出
による電極、配線材料の劣化を防止し、耐熱性の高い半
導体装置を実現させた。
【図１】本発明の半導体装置の実施例を説明するための
図である。
図である。
【図２】非晶質炭素膜と緩衝層との界面での組成変化を
説明するための図である。
説明するための図である。
【図３】先行技術の非晶質炭素膜を層間絶縁膜に用いた
半導体装置を説明するための図である。
半導体装置を説明するための図である。
１ 非晶質炭素膜 ２ 金属電極 ３ 金属配線 ４ ｎ+ ポリシリコン電極 ５ ｎ+ コレクタ引き出し電極 ６ ｎ+ エミッタ ７ ベース ８ ｎ型エピタキシャル層 ９ ｎ+ 埋め込み拡散層 １０ ｐ+ 分離拡散層 １１ ｐ型半導体基板 １２ 緩衝層 １３ ゲート電極 １４ ｎ+ ソース １５ ｎ+ ドレイン １６ フィールド酸化層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/768 H01L 21/31 - 21/32
Claims (5)
- 【請求項１】 半導体基板上に形成された半導体装置の
層間絶縁膜に、非晶質炭素膜またはフッ素を含有する非
晶質炭素膜が用いられた半導体装置であって、前記非晶
質炭素膜と、前記半導体装置の電極または配線材料また
はトランジスタ部との間に、前記非晶質炭素膜とは構成
元素または組成が異なる絶縁膜からなる緩衝層を備え、
前記非晶質炭素膜と緩衝層との間に非晶質炭素膜から緩
衝層へと組成が徐々に変化している遷移層を有すること
を特徴とする半導体装置。 - 【請求項２】 前記トランジスタがバイポーラトランジ
スタであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記トランジスタがＭＯＳ型電界効果ト
ランジスタであることを特徴とする請求項１に記載の半
導体装置。 - 【請求項４】 前記緩衝層がシリコン酸化膜またはシリ
コン窒化膜からなる請求項１から請求項３のいずれかに
記載の半導体装置。 - 【請求項５】 前記緩衝層がシリコンを含有させた非晶
質炭素膜または窒素を含有させた非晶質炭素膜からなる
請求項１から請求項３のいずれかに記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064066A JP2845160B2 (ja) | 1995-03-23 | 1995-03-23 | 半導体装置 |
| CA002157257A CA2157257C (en) | 1994-09-12 | 1995-08-30 | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| EP95114253A EP0701283A3 (en) | 1994-09-12 | 1995-09-11 | Semiconductor device comprising an amorphous carbon layer and manufacturing method |
| KR1019950029566A KR100188573B1 (ko) | 1994-09-12 | 1995-09-11 | 비정질-탄소층을 가지는 반도체 소자 및 그의 제조방법 |
| US08/526,902 US5698901A (en) | 1994-09-12 | 1995-09-12 | Semiconductor device with amorphous carbon layer for reducing wiring delay |
| US08/782,573 US6033979A (en) | 1994-09-12 | 1997-01-10 | Method of fabricating a semiconductor device with amorphous carbon layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064066A JP2845160B2 (ja) | 1995-03-23 | 1995-03-23 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5951198A Division JP2956682B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264648A JPH08264648A (ja) | 1996-10-11 |
| JP2845160B2 true JP2845160B2 (ja) | 1999-01-13 |
Family
ID=13247359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7064066A Expired - Lifetime JP2845160B2 (ja) | 1994-09-12 | 1995-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845160B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310300B1 (en) * | 1996-11-08 | 2001-10-30 | International Business Machines Corporation | Fluorine-free barrier layer between conductor and insulator for degradation prevention |
| US6104092A (en) * | 1997-04-02 | 2000-08-15 | Nec Corporation | Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material |
| JP3050165B2 (ja) | 1997-05-29 | 2000-06-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| TW413848B (en) | 1998-01-10 | 2000-12-01 | Tokyo Electron Ltd | Semiconductor device with insulation film made of fluorine added-carbon film and method of manufacturing the same |
| TW414918B (en) * | 1998-01-20 | 2000-12-11 | Tokyo Electron Ltd | Semiconductor device and manufacturing method thereof |
| JP3189781B2 (ja) | 1998-04-08 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP5133852B2 (ja) * | 2008-11-13 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6469032A (en) * | 1987-09-10 | 1989-03-15 | Nec Corp | Manufacture of semiconductor device |
| JPH02105556A (ja) * | 1988-10-14 | 1990-04-18 | Seiko Epson Corp | 半導体装置 |
| JPH0387047A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 半導体装置 |
| JPH0574960A (ja) * | 1991-03-25 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3098359B2 (ja) * | 1993-06-18 | 2000-10-16 | 新日本製鐵株式会社 | 柱脚構造体およびその構築方法 |
-
1995
- 1995-03-23 JP JP7064066A patent/JP2845160B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264648A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510632A (en) | Silicon carbide junction field effect transistor device for high temperature applications | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US5302535A (en) | Method of manufacturing high speed bipolar transistor | |
| JP2845160B2 (ja) | 半導体装置 | |
| JP2003297826A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004134719A (ja) | 半導体素子の製造方法 | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| KR20050058260A (ko) | 커패시터 형성 방법과 커패시터 절연 레이어의 형성 방법 | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| JP2956682B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001196368A (ja) | 薄膜誘電体を備えた電界効果デバイスおよびコンデンサを作製する方法およびその結果得られるデバイス | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| US20070082503A1 (en) | Method of fabricating a dielectric layer | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| US6627533B2 (en) | Method of manufacturing an insulation film in a semiconductor device | |
| JPH05326556A (ja) | 半導体装置の製造方法 | |
| KR100329745B1 (ko) | 알루미나를 사용한 게이트 절연막 형성방법 | |
| KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| Le et al. | Electrical characteristics of the interface between laser-recrystallized polycrystalline silicon and the underlying insulator | |
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| CN1866539B (zh) | 集成电路元件及其形成方法 | |
| Ghezzo et al. | Laterally sealed LOCOS isolation | |
| JPS6160588B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |