KR20050058260A - 커패시터 형성 방법과 커패시터 절연 레이어의 형성 방법 - Google Patents
커패시터 형성 방법과 커패시터 절연 레이어의 형성 방법 Download PDFInfo
- Publication number
- KR20050058260A KR20050058260A KR1020047008389A KR20047008389A KR20050058260A KR 20050058260 A KR20050058260 A KR 20050058260A KR 1020047008389 A KR1020047008389 A KR 1020047008389A KR 20047008389 A KR20047008389 A KR 20047008389A KR 20050058260 A KR20050058260 A KR 20050058260A
- Authority
- KR
- South Korea
- Prior art keywords
- supply
- forming
- plasma
- silicon
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000003990 capacitor Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 30
- 239000007772 electrode material Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000000354 decomposition reaction Methods 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
커패시터를 형성하는 방법은 반도체 기판에 대해 제 1 커패시터 전극을 형성하는 단계를 포함한다. 실리콘 질산화물 함유 레이어는 상기 제 1 커패시터 전극 물질에 대해 형성된다. 실리콘 질산화물 함유 레이어를 지닌 상기 반도체 기판은 챔버 내에서 제공된다. 산소 함유 플라즈마는 상기 챔버로부터 떨어져서 발생된다. 상기 원격 플라즈마 발생 산소는 상기 실리콘 질산화물 함유 레이어에 대한 실리콘 산소 함유 레이어를 형성하기에 효율적으로 750℃를 넘지 않는 기판 온도에서 상기 챔버 이내에 상기 반도체 기판으로 공급된다. 상기 공급 이후, 제 2 커패시터 전극 물질은 상기 실리콘 산화 함유 레이어에 대해 형성된다. 커패시터 절연 레이어들을 형성하는 방법이 설명되었다.
Description
당해 발명은 커패시터 절연 레이어에 형성에 대한 방법과 커패시터 형성의 방법에 관한 것이다.
커패시터들은 예를 들어, DRAM 회로와 같은 반도체 회로에서 일반적으로-사용되는 전기 소자들이다. 집적 회로 밀도가 증가함에 따라, 커패시터 영역이 줄어감에도 불구하고 충분히 높은 저장 용량을 유지하기 위한 도적이 계속하여 있는 중이다. 특별한 커패시터는 비-전도 절연 지역에 의해 분리되는 두 개의 전도성 전극으로 구성된다. 상기 절연 지역은 바람직하게 고 절연 상수와 저 누전 전류 특성을 지닌 하나 이상의 물질들로 구성된다. 예를 들어, 물질은 실리콘 성분들, SiO2 그리고 Si3N4, 와 같은 물질들을 포함한다. Si3N4는 특히 SiO2 보다 더 높은 절연 상수이기 때문에 선호된다.
다수의 커패시터 절연 물질들이 고 밀도 집적 회로 내에 사용되는 더 작은 커패시터 장치들의 생산과 관련되어 증가하는 절박한 요구들을 충족하기 위한 노력에서 증가되어 왔고 증가되고 있는 중이다. 이러한 물질들의 대부분은, 그러나, 종래의 SiO2 그리고 Si3N4 커패시터 절연 물질들의 이용에 대한 증가된 처리 복잡성 또는 가격을 부가한다.
오늘날 사용하는 하나의 절연 지역은 실리콘 산화와 실리콘 질산 레이어의 성분을 포함한다. 특히, 제 1 커패시터 전극은 그곳에서 6에서 10의 암스트롱들로 특히 실리콘 이산화물, 구성된 레이어를 포함하는 실리콘 산화물을 지니도록 형성된다. 그러한 것은 증착 에 의해 또는 보다 바람직하게는 깨끗한 주변 환경에 노출될 때 제 1 전극 물질(예를 들어 전도성으로 도핑된 폴리실리콘)의 산화에 따라 네이티브 산화물에 의해 형성된다. 그 이후, 실리콘 질산화 레이어는 특히 저 압력 화학적 증기 증착에 의해 증착된다. 이것은, 그러나, 실리콘 질산화 층에서 원하지 않는 매우 작은 핀홀들을 생산할 수 있다. 특히 200 암스트롱보다 더 작은 얇은 레이어에서, 약 75 암스트롱의 두께와 동일하거나 더 작은 레이어에서 문제가 된다. 이러한 핀홀들은 원하지 않게 필름 밀도를 감소시킬 수 있으며 작동에서 원하지 않는 누전 전류를 초래할 수 있다.
그러한 핀홀들을 채우기 위한 하나의 기술은, 예를 들어, 750℃ - 800℃에서, 대기압, 그리고 15-60 분 동안 5 slpm H2 , 10 slpm O2 를 주입하는 것과 같이, 기판을 산화로 적시는 것이다. 그것은 핀홀들을 채우고 실리콘 질소화문에 대해 약 5 암스트롱에서 약 25 암스트롱의 두께까지 실리콘 산화 레이어를 형성하는 실리콘 산화 물질을 형성한다. 일반적으로, 그러나, 어떠한 집적 회로가 제조 되고 있는지에 기초하여 상기 열적 노출을 전체적으로 최소화 하는 것이 바람직하다. 15분에서 60분까지 750℃ - 800℃로의 노출이 이러한 관점에서 중요하다.
도 1 은 당해 발명과 일치하는 프로세스에서 반도체 웨이퍼 조각의 다이어그램식 단면도이다.
도 2 는 프로세싱 장비의 다이어그램식 도면이다.
도 3 은 도 1에 의해 보이는 것에 연속하는 프로세싱 과정에서 도 1 웨이퍼 단편의 도면이다.
도 4 는 도 3 에 의해 보이는 것에 연속하는 프로세싱 과정에서 도 3 웨이퍼 단편의 도면이다.
당해 발명은 커패시터를 형성하는 방법과 커패시터 절연 레이어를 형성하는 방법에 관한 것이다. 한 구현에서, 커패시터 절연 레이어를 형성하는 방법은 기판에 대한 레이어를 포함하는 실리콘 질소화물의 형성 단계를 포함한다. 레이어를 포함하는 실리콘 질소화물을 지닌 상기 기판은 챔버 내에서 제공된다. 산소에 의해 발생되는 상기 원격 플라즈마는 실리콘 질산화 포함 레이어에 대해 실리콘 산화 포함 레이어를 형성하기에 효율적으로 750℃ 가 넘지 않는 기판 온도의 챔버 내에서 기판에 공급된다.
한 구현에서, 커패시터를 형성하는 방법은 반도체 기판에 대해 실리콘을 포함하는 제 1 커패시터 전극 물질을 형성하는 단계를 포함한다. 실리콘 질산화물 함유 레이어는 상기 제 1 커패시터 전극 물질에 대해 형성된다. 실리콘 질산화물 함유 레이어를 지닌 상기 반도체 기판은 챔버 내에서 제공된다. 산화 함유 플라즈마는 상기 챔버로부터 떨어져서 생성된다. 산화물 함유 플라즈마는 챔버로부터 떨어진 곳으로부터 발생된다. 산소 발생 원격 플라즈마는 550℃ 보다 더 높지 않은 기판 온도에서 챔버 내의 반도체 기판에 공급되고 실리콘 질산화물 함유 레이어에 대해 실리콘 산화물 함유 레이어를 형성함에 30초를 넘지 않는 것이 효율적이고 그리고 상기 핀홀들을 실리콘 산화물로 채우는 것이 효율적이다. 상기 챔버는 공급하는 동안 특히 수소가 결핍된다. 상기 공급 이후, 제 2 커패시터 전극 물질은 실리콘 산화물 함유 레이어에 대하여 형성된다.
당해 발명은 미국 특허 법 " 과학과 유용한 기술의 프로세스를 장려하기 위한"(1 조, 8항) 의 입법적 목적에 의해 제출된다.
도 1에서 먼저 언급하면, 당해 발명의 측면과 일치하는 커패시터 형성 방법에서 프로세스 내의 웨이퍼 단편은 일반적으로 관련 숫자(10)와 함께 표시된다. 그 것은 부피 큰 모노크리스탈 실리콘 기판(12)을 포함한다. 이 문서의 내용에서, 용어 " 반도체 기판"은 반도체 웨이퍼(하나만 또는 그 곳에서 다른 물질들을 포함하는 단체로) 그리고 반도체 물질 레이어들(하나만 또는 그 곳에서 다른 물질들을 포함하는 단체로)과 같은 부피 큰 반도체 물질들을 포함하지만, 이에만 제한되는 것은 아니고, 반도체 물질을 포함하는 구조를 의미하는 것으로 정의된다. 상기 용어 "기판"은 구조를 지지하는 것을 언급하고, 위에서 설명한 반도체 기판들에 제한되는 것은 아니나 이들을 포함한다. 이 문서의 내용에서 또한, 용어 "레이어"는 표현된 것이 아닌 한 유일하거나 다수의 것 모두를 포함한다. 절연 레이어(14)는, 예를 들어 도핑되거나 되지 않은 실리콘 이산화물 또는 실리콘 질산화물, 부피가 큰 기판(12)에서 형성된다.
제 1 커패시터 전극 물질(16)은 절연층(14)에 대해 형성된다. 이 지점에서, 또는 프로세스에서 나중에 바람직하게, 전극 물질(16)은 궁극적으로 일부 원하는 제 1 커패시터 전극 모양으로 패턴 되거나/제공된다. 전극의 전형적 물질들은(16) 실리콘(예를 들어, 폴리실리콘) 메탈들, 전도 메탈 산화물들, 그리고 다른 전도 레이어를 포함한다. 하나의 선호되는 실시예에서 전형적인 두께는, 그리고 레이어(16)가 폴리실리콘을 포함하는 곳에서 특히, 600 암스트롱이다. 제 1 또는 내부의 실리콘 산화 함유 레이어(18)는 제 1 커패시터 전극(16)에 대해 보이는 것과 같이 "ON"이고 형성된다. 레이어를 형성하는 전형적 방법(18)은 전극 물질(16)의 바깥 부분을 산화하는 것이다. 예를 들어 깨끗한 공간 대기로 노출하는 것이다. 산화 레이어는 선호되지 않으나 다른 산화형 기판 또는 노출된 실리콘의 효과보다는 바람직하다. 레이어(18)를 위한 특정 두께는 15 암스트롱보다 더 작거나 또는 도일한다. 레이어(18)는 실리콘 이산화물을 반드시 포함한다.
실리콘 질산화물 포함 레이어(20)는 제 1 전극 물질(16)에 대해 형성되고 선호되는 실시예에서 표현된 것은 제 1 또는 내부 실리콘 산화 함유 레이어(18) 상에 형성된다. 전형적인 두께는 30 암스트롱으로부터 80 암스트롱까지이다. 한 실시예에서, 실리콘 질산화 함유 레이어(20)는 그 내부에 형성된 다수의 핀홀들(22)을 갖기 위해 형성된다. 그것이 도면 내에 명확성을 위해 폭/크기를 확장하여 보인다. 설명된 실시예에서, 일부 핀홀들은 실리콘 산화 함유 레이어(18)로 레이어(20)를 통해 완전히 확장된다. 실리콘 질산화 함유 레이어(20)는 화학적 증기 증착 또는 플라즈마 고양 화학 증기 증착과 함께, 현존하거나 또는 아직 되지 않은 개발된 기술들에 의해 증착된다. 실리콘 질산화 레이어(20)가 300 sccm에서 NH3 , 100sccm에서 디클로로실레인(dichlorosilane), 600℃, 750mTorr 그리고 60분의 프로세싱을 포함한다.
도 2에서, 실리콘 질산화 함유 레이어(20)를 지닌 반도체 기판(10)은 프로세싱 챔버(60) 내에 제공된다. 상기 프로세싱 챔버는 도 1 구조를 생산하기 위해 이용되는 챔버와 동일하거나 또는 다르게 된다. 선호되는 프로세싱 챔버의 실시예는 2700cc 의 볼륨을 지닌 적용된 물질 RTP-XE 를 이용하여 실행하기 위해 감소되고 있는 발명의 빠른 열적 프로세서이다. 적합한 원격 플라즈마 발생기(62)는 다이어그램식으로 보이고 그리고 프로세싱 챔버(60)의 업스트림으로 제공된다. 적합한 원형 플라즈마 발생이 단지 마이크로웨이브 그리고 RF 플라즈마 발생만의 실시예를 경유하여 존재하는지 또는 아직 개발 중인지가 숙고된다. 당해 발명은 MA, Wilmington 의 ASTEX 로부터 이용가능하고, 마이크로 웨이브 유닛 번호 Ax3151-1 을 지닌 ASTEX FL20160-02를 이용하여 실형하기 위해 감소된다. 도 2 는 적합 산소 가스 공급과 다이어그램식 원격 플라즈마 발생기(62)로의 비활성 가수 공급을 도시한다.
산소 함유 플라즈마는 예를 들어 발생기(62)에서, 챔버(60)로부터 원격으로 발생된다. 상기 산소 발생 원격 플라즈마는 그 후 챔버(60) 내에서 750도를 넘지 않고 있는 기판 온도에서 반도체 기판에 공급되고, 실리콘 질산화 함유 레이어(20)에 대해 실리콘 산화 함유 레이어(24)(도 3)를 형성하기에 효율적이고 그리고 실리콘 산화물을 지닌 핀홀들(22)을 채우기에 효율적이다. 보다 바람직하게, 상기 공급동안 기판 온도는 550℃를 넘지 않도록 유지하고, 더욱 바람직하게는 500℃를 넘지 않는 것이다. 바람직하게, 상기 공급은 1분을 넘지 않고, 보다 선호되는 것은 30초와 동일하거나 이하이며, 가장 바람직한 것은 15초와 동일하거나 이하의 공급이다. 가장 선호되는 실시예에서, 레이어들(18,20 그리고 24)은 형성되고 있는 커패시터의 절연 지역(27)을 그러한 실리콘 산화 함유- 실리콘 질산화 함유-실리콘 산화 함유 레이어들로 본질적으로 구성되는 ONO 구성으로 본질적으로 구성되는 절연 지역과 함께 형성되고 있다.
상기 산화 함유 플라즈마는 바람직하게, O2, O3, NyOx(x와 y는 0보다 더 크다) 그리고 그 곳에서 혼합으로부터 선택되는 가스로부터 유도된다. 도 2의 실시예에서와 같이, 상기 산화 함유 플라즈마는 산화 공급 가스에 부가하여 적합한 비활성 가스로부터 바람직하게 발생된다. 예를 들어 N2, Ar 그리고 He를 포함한다. 하나의 특정 실시예는 O2 그리고 N2 의 주입으로부터 유도되는 산소 함유 플라즈마를 포함한다. 위의 변수들을 지닌 또 다른 전형적인 실시예는 Ar 과 He 중의 하나와 N2O로부터 유도되는 산소 함유 플라즈마의 형성을 포함한다. 그러한 후자의 실시예에서 더 바람직하게, 챔버(60)로의 원격 발생 플라즈마 물질의 궁극적 공급은 상기 원격 플라즈마의 발생에서 N2O의 분해로부터 본질적으로 생성되는 N2 가 없는 경우, N2 의 공급이 결여된다. 게다가 더 바람직하게, 그리고 위에서 설명한 것과 대조적으로, 챔버(60)는 공급 동안 수소의 결여가 필수적이며, 그러므로 흐름 형성을 방지한다. 이 문서의 내용에서, "본질적으로 결여" 의 의미는 아래의 검출 가능한 레벨들을 의미한다.
도 2와 관련된 특정 실시예에서 ASTEX 그리고 적용된 물질 구비들과의 프로세싱은 N2 의 1000sccm 그리고 O2 의 2000sccm의 공급을 포함한다. 원격 플라즈마 유닛 이내의 압력은 2000 와트에서 제공되는 마이크로웨이브 전력을 지닌 대략 2.9 Torr에서 유지된다. 웨이퍼의 온도는, 2.9 Torr에서 유지되는 압력과 함께 650℃ 이었다. 위에서-언급된 감소-대-실행 도구와 관련된 실시예만을 통해, 압력은 1에서부터 8 Torr까지 시스템, 500 와트로부터 3000 와트까지에서 원격 플라즈마 발생기에 제공된 전력 이내에서, 그리고 500℃로부터 750℃까지에서 시스템 이내에서 온도가 유지되는 것이 바람직하다. O2 그리고 N2 를 위한 선호되는 흐름 범위들은 0.5 slm으로부터 5slm까지이다. 350℃ 만큼 낮은 온도는 다른 장치와 함께 사용된다.
위에서 언급된 선호되는 실시예에서, 지역(27)과 같은 커패시터 절연 지역의 제조는, 750℃ 이상으로부터 550℃ 이하까지, 가장 선호되는 실시예에서, 공지 기술과 비교하여 열적 노출을 감소하고 , 그리고 선호되는 실시예에서 또한 1 분 미만에서 감소된 온도에서 심지어 노출 시간을 감소한다. 커패시터 절연 지역의 특징들은 공지 기술 방법에 의해 생성되는 ONO 레이어들과 비교하여 위에서 설명되는 것과 같이 형성된다. 예를 들어, 10초 동안의 2000 와트에서 원격 산소 플라즈마에 대한 절연 지역 질산화의 노출은 공지 기술의 제어 습기 산화물과 대략 동등한 누수와 커패시턴스를 지니는 커패시터 절연 지역을 초래한다. 게다가, 2000 와트에서 방전 전압에서 증대, 10 초 관리는 감소된 두께를 통한 증가된 커패시턴스를 표현하는 것이 또한 실행 가능하다는 것을 표현한다.
도 4와 관련하여, 그리고 상기 공급 이후에, 제 2 커패시터 전극 물질(40)은 실리콘 산화 함유 레이어(24)에 대해 형성된다. 선호되거나 설명된 실시예에서, 제 2 커패시터 전극 물질(40)은 산화 레이어(24) 상에 형성된다. 레이어(40)를 위한 전형적 두께는 300 암스트롱으로부터 600 암스트롱까지 이다. 제 2 전극 물질(40)은 제 1 전극 물질(16)로부터 동일하거나 또는 다른 물질들을 구성한다.
Claims (46)
- 커패시터를 형성하는 방법으로서,- 반도체 기판에 대해 제 1 커패시터 전극 물질을 형성하고,- 상기 제 1 커패시터 전극 물질에 대한 레이어를 포함하는 실리콘 질산화물을 포함하며,- 챔버 이내에 레이어를 포함하는 실리콘 질산화물을 상기 반도체 기판에 제공하고,- 상기 챔버로부터 떨어진 산화 함유 플라즈마를 발생하며,- 실리콘 질산화물 함유 레이어에 대한 실리콘 산화 함유 레이어를 형성하기에 효율적인 750℃ 를 넘지 않는 기판 온도에서 원격 플라즈마를 공급하고, 그리고,- 상기 공급이후, 상기 실리콘 산화 함유 레이어에 대한 제 2 커패시터 전극 물질을 형성하는단계들을 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 공급 동안의 상기 기판 온도는 550℃ 를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 공급 동안의 상기 기판 온도는 500℃ 를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 챔버는 빠른 열적 프로세싱 챔버를 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 공급은 1분을 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 공급은 30초를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 공급은 15초를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 챔버는 상기 공급동안 수소가 본질적으로 결핍되어야 하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2, O3, NyOx 그리고 그 곳에서의 혼합으로 구성되는 그룹으로부터 선택되는 가스로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 9 항에 있어서, 이 때 상기 산소 함유 플라즈마는 비활성 가스로부터 생성되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2 그리고 N2 로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 1 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분이고, 이 때 상기 공급은 상기 원격 발생 플라즈마에서 N2O의 분해로부터 생성되는 N2가 없다면 N2의 공급은 결여되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 커패시터를 형성하는 방법으로서,- 반도체 기판에 대한 제 1 커패시터 전극 물질을 형성하고,- 상기 제 1 커패시터 전극 물질에 대해 실리콘 질산화물 함유 레이어를 형성하며,- 챔버 이내에 실리콘 질산화물 함유 레이어를 지닌 상기 반도체 기판을 제공하고,- 상기 챔버로부터 떨어진 산소 함유 플라즈마를 발생하며,- 상기 원격 플라즈마 발생 산화물을 상기 실리콘 질산화물 함유 레이어에 대해 실리콘 산화 함유 레이어를 형성하는데 효율적이기 위해 30초를 넘지 않고 550℃ 보다 작은 기판 온도에서 챔버 이내의 상기 반도체 기판에 공급하고, 그리고,- 상기 공급 이후, 상기 실리콘 산화 함유 레이어에 대해 제 2 커패시터 전극 물질을 형성하는단계를 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기공급동안 상기 기판 온도는 500℃ 를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 상기 방법은 또한 상기 실리콘 질산화물 함유 레이어를 형성함에 앞서 상기 제 1 커패시터 전극에 대한 레이어를 포함하는 실리콘 산화물을 형성하는 단계를 포함하고, 이 때 상기 커패시터는 상기 실리콘 산화물 함유 레이어와 상기 실리콘 질산화물 함유 레이어를 본질적으로 포함하는 ONO 성분으로 본질적으로 구성되는 절연 지역을 지니기 위해 형성되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 공급은 15초를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 챔버는 상기 공급 동안 수소가 본질적으로 결여되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2, O3, NyOx 그리고 그 곳에서의 혼합으로 구성되는 그룹으로부터 선택되는 가스로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 비활성 가스로부터 생성되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2 그리고 N2 로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분이고, 이 때 상기 공급은 상기 원격 발생 플라즈마에서 N2O의 분해로부터 생성되는 N2가 없다면 N2의 공급은 결여되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 커패시터를 형성하는 방법으로서,- 반도체 기판에 대해 제 1 커패시터 전극 물질 함유 실리콘을 형성하고,- 상기 제 1 커패시터 전극 물질에 대해 실리콘 질산화물 함유 레이어를 형성하며, 이 때, 상기 실리콘 질산화물 함유 레이어는 그 속에 형성된 핀 홀 들을 포함하고,- 챔버 이내에 실리콘 질산화물 함유 레이어를 지닌 상기 반도체 기판을 제공하고,- 상기 챔버로부터 떨어진 산소 함유 플라즈마를 발생하며,- 상기 공급동안 본질적으로 수소가 결핍되는 상기 챔버에서, 실리콘 산화물을 지닌 상기 핀홀들을 채우기에 효율적이고 그리고 상기 원격 플라즈마 발생 산화물을 상기 실리콘 질산화물 함유 레이어에 대해 실리콘 산화 함유 레이어를 형성하는데 효율적이기 위해 30초를 넘지 않고 550℃ 를 넘지 않는 기판 온도에서 챔버 이내의 상기 반도체 기판에 공급하고, 그리고,- 상기 공급 이후, 상기 실리콘 산화 함유 레이어에 대해 제 2 커패시터 전극 물질을 형성하는단계를 포함하는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 이 때 상기 공급동안 상기 기판 온도는 500℃ 를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 상기 방법은 또한 상기 실리콘 질산화물 함유 레이어를 형성함에 앞서 상기 제 1 커패시터 전극에 대한 레이어를 포함하는 실리콘 산화물을 형성하는 단계를 포함하고, 이 때 상기 커패시터는 상기 실리콘 산화물 함유 레이어와 상기 실리콘 질산화물 함유 레이어를 본질적으로 포함하는 ONO 성분으로 본질적으로 구성되는 절연 지역을 지니기 위해 형성되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 이 때 상기 공급은 15초를 넘지 않는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2, O3, NyOx 그리고 그 곳에서의 혼합으로 구성되는 그룹으로부터 선택되는 가스로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 28 항에 있어서, 이 때 상기 산소 함유 플라즈마는 비활성 가스로부터 생성되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 제 14 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2 그리고 N2 로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분인 것을 특징으로 하는 커패시터를 형성하는 방법.
- 제 24 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분이고, 이 때 상기 공급은 상기 원격 발생 플라즈마에서 N2O의 분해로부터 생성되는 N2가 없다면 N2의 공급은 결여되는 것을 특징으로 하는 커패시터를 형성하는 방법.
- 커패시터 절연 레이어를 형성하기 위한 방법으로,- 기판에 대해 실리콘 질산화물 함유 레이어를 형성하고,- 챔버 이내에 실리콘 질산화물 함유 레이어를 지닌 기판을 제공하며,- 상기 챔버로부터 떨어진 산화물 함유 플라즈마를 발생하고, 그리고,- 상기 실리콘 질산화물 함유 레이어에 대해 실리콘 산화물 함유 레이어를 형성하기에 효율적이기 위해 750℃ 를 넘지 않는 기판 온도에서 상기 챔버 이내의 상기 기판에 원격 플라즈마 발생 산화물을 공급하는단계를 포함하는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 챔버는 빠른 열적 프로세싱 챔버를 포함하는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 공급 동안의 상기 기판 온도는 550℃ 를 넘지 않는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 공급 동안의 상기 기판 온도는 500℃를 넘지 않는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 공급은 1 분을 넘지 않는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 공급은 30초를 넘지 않는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 공급은 15초를 넘지 않는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 챔버는 상기 공급동안 본질적으로 수소가 결핍되는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 산화물 함유 플라즈마는 O2, O3, NyOx 그리고 그 곳에서의 혼합으로 구성되는 그룹으로부터 선택되는 가스로부터 유도되는 부분인 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 41 항에 있어서, 이 때 상기 산소 함유 플라즈마는 비활성 가스로부터 생성되는 부분인 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 산소 함유 플라즈마는 O2 그리고 N2 로부터 유도되는 부분인 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분인 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 이 때 상기 산소 함유 플라즈마는 Ar 그리고 He 중의 하나 이상의 것과 N2O로부터 유도되는 부분이고, 이 때 상기 공급은 상기 원격 발생 플라즈마에서 N2O의 분해로부터 생성되는 N2가 없다면 N2의 공급은 결여되는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
- 제 33 항에 있어서, 상기 방법은 또한 상기 실리콘 질산화물 함유 레이어를 형성함에 앞서 상기 제 1 커패시터 전극에 대한 레이어를 포함하는 실리콘 산화물을 형성하는 단계를 포함하고, 이 때 상기 커패시터는 상기 실리콘 산화물 함유 레이어와 상기 실리콘 질산화물 함유 레이어를 본질적으로 포함하는 ONO 성분으로 본질적으로 구성되는 절연 지역을 지니기 위해 형성되는 것을 특징으로 하는 커패시터 절연 레이어를 형성하기 위한 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/006,032 US6723599B2 (en) | 2001-12-03 | 2001-12-03 | Methods of forming capacitors and methods of forming capacitor dielectric layers |
US10/006,032 | 2001-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050058260A true KR20050058260A (ko) | 2005-06-16 |
KR100542931B1 KR100542931B1 (ko) | 2006-01-11 |
Family
ID=21718952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047008389A KR100542931B1 (ko) | 2001-12-03 | 2002-11-27 | 커패시터 형성 방법과 커패시터 절연 레이어의 형성 방법 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6723599B2 (ko) |
EP (1) | EP1451862B1 (ko) |
JP (1) | JP4017601B2 (ko) |
KR (1) | KR100542931B1 (ko) |
CN (1) | CN100380611C (ko) |
AT (1) | ATE425552T1 (ko) |
AU (1) | AU2002359536A1 (ko) |
DE (1) | DE60231539D1 (ko) |
WO (1) | WO2003049159A2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
US6833329B1 (en) * | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
US6660657B1 (en) * | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
US6878585B2 (en) * | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
JP3892846B2 (ja) * | 2003-11-27 | 2007-03-14 | 株式会社東芝 | Cmp用スラリー、研磨方法、および半導体装置の製造方法 |
US7700479B2 (en) * | 2006-11-06 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cleaning processes in the formation of integrated circuit interconnect structures |
US7928020B2 (en) * | 2007-09-27 | 2011-04-19 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a nitrogenated silicon oxide layer and MOS device having same |
CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
CN102709335B (zh) * | 2012-05-08 | 2014-12-10 | 常州天合光能有限公司 | 一种利用SiN薄膜针孔形成局部掺杂或金属化的方法 |
KR101919422B1 (ko) | 2012-09-28 | 2019-02-08 | 삼성전자주식회사 | 질화물 반도체 기반의 파워 변환 장치 |
CN105575952A (zh) * | 2014-10-11 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | Mim电容结构及其制作方法 |
US11821075B2 (en) * | 2020-06-15 | 2023-11-21 | Vapor Technologies, Inc. | Anti-microbial coating physical vapor deposition such as cathodic arc evaporation |
Family Cites Families (126)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3627598A (en) | 1970-02-05 | 1971-12-14 | Fairchild Camera Instr Co | Nitride passivation of mesa transistors by phosphovapox lifting |
EP0072603B1 (en) | 1978-06-14 | 1986-10-01 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
JPS5587444A (en) | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of forming insulating film on semiconductor surface |
US4254161A (en) | 1979-08-16 | 1981-03-03 | International Business Machines Corporation | Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking |
US4262631A (en) | 1979-10-01 | 1981-04-21 | Kubacki Ronald M | Thin film deposition apparatus using an RF glow discharge |
GB2140202A (en) | 1983-05-16 | 1984-11-21 | Philips Electronic Associated | Methods of manufacturing semiconductor devices |
CA1252372A (en) | 1985-01-21 | 1989-04-11 | Joseph P. Ellul | Nitsinitride and oxidized nitsinitride dielectrics on silicon |
GB2193976B (en) | 1986-03-19 | 1990-05-30 | Gen Electric Plc | Process for depositing a polysilicon film on a substrate |
JPS6338248A (ja) | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
CA1306072C (en) | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
KR100212098B1 (ko) | 1987-09-19 | 1999-08-02 | 가나이 쓰도무 | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 |
US4882649A (en) | 1988-03-29 | 1989-11-21 | Texas Instruments Incorporated | Nitride/oxide/nitride capacitor dielectric |
JPH088311B2 (ja) | 1988-07-05 | 1996-01-29 | 株式会社東芝 | 紫外線消去型不揮発性半導体記憶装置 |
KR920006736B1 (ko) | 1989-11-08 | 1992-08-17 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
JPH04144278A (ja) | 1990-10-05 | 1992-05-18 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
US5254489A (en) | 1990-10-18 | 1993-10-19 | Nec Corporation | Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation |
JP2640174B2 (ja) | 1990-10-30 | 1997-08-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5032545A (en) | 1990-10-30 | 1991-07-16 | Micron Technology, Inc. | Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby |
KR940011483B1 (ko) | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
KR920018987A (ko) | 1991-03-23 | 1992-10-22 | 김광호 | 캐패시터의 제조방법 |
KR940011801B1 (ko) | 1991-03-23 | 1994-12-26 | 삼성전자 주식회사 | 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법 |
JP2687758B2 (ja) | 1991-05-27 | 1997-12-08 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2723396B2 (ja) | 1991-09-19 | 1998-03-09 | シャープ株式会社 | 不揮発性メモリ装置の製造方法 |
US5164331A (en) | 1991-10-03 | 1992-11-17 | Hewlett-Packard Company | Method of forming and etching titanium-tungsten interconnects |
JPH05243178A (ja) | 1991-10-03 | 1993-09-21 | Hewlett Packard Co <Hp> | 半導体集積回路用相互接続体形成方法 |
JPH05102419A (ja) | 1991-10-07 | 1993-04-23 | Sony Corp | ダイナミツクramにおける容量の形成方法 |
US5142438A (en) | 1991-11-15 | 1992-08-25 | Micron Technology, Inc. | Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact |
US5350707A (en) | 1991-11-19 | 1994-09-27 | Samsung Electronics Co., Ltd. | Method for making a capacitor having an electrode surface with a plurality of trenches formed therein |
US5397748A (en) | 1991-12-28 | 1995-03-14 | Nec Corporation | Method of producing semiconductor device with insulating film having at least silicon nitride film |
US5334554A (en) | 1992-01-24 | 1994-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nitrogen plasma treatment to prevent field device leakage in VLSI processing |
JP3071302B2 (ja) | 1992-05-21 | 2000-07-31 | 沖電気工業株式会社 | 半導体素子の製造方法 |
US5258333A (en) | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
CN1052569C (zh) * | 1992-08-27 | 2000-05-17 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
US5445999A (en) | 1992-11-13 | 1995-08-29 | Micron Technology, Inc. | Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation |
US5376593A (en) | 1992-12-31 | 1994-12-27 | Micron Semiconductor, Inc. | Method for fabricating stacked layer Si3 N4 for low leakage high capacitance films using rapid thermal nitridation |
US5436481A (en) | 1993-01-21 | 1995-07-25 | Nippon Steel Corporation | MOS-type semiconductor device and method of making the same |
KR960002086B1 (ko) | 1993-04-16 | 1996-02-10 | 엘지전자주식회사 | 박막 트랜지스터의 제조방법 |
US5464792A (en) | 1993-06-07 | 1995-11-07 | Motorola, Inc. | Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device |
US5330920A (en) | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
US5382533A (en) | 1993-06-18 | 1995-01-17 | Micron Semiconductor, Inc. | Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection |
US5393702A (en) | 1993-07-06 | 1995-02-28 | United Microelectronics Corporation | Via sidewall SOG nitridation for via filling |
US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
US5398641A (en) | 1993-07-27 | 1995-03-21 | Texas Instruments Incorporated | Method for p-type doping of semiconductor structures formed of group II and group VI elements |
US5596218A (en) | 1993-10-18 | 1997-01-21 | Digital Equipment Corporation | Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation |
KR100362751B1 (ko) | 1994-01-19 | 2003-02-11 | 소니 가부시끼 가이샤 | 반도체소자의콘택트홀및그형성방법 |
US5716864A (en) | 1994-07-22 | 1998-02-10 | Nkk Corporation | Method of manufacturing a non-volatile semiconductor memory device with peripheral transistor |
US5518958A (en) | 1994-07-29 | 1996-05-21 | International Business Machines Corporation | Prevention of agglomeration and inversion in a semiconductor polycide process |
US5449631A (en) | 1994-07-29 | 1995-09-12 | International Business Machines Corporation | Prevention of agglomeration and inversion in a semiconductor salicide process |
US5620908A (en) | 1994-09-19 | 1997-04-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device comprising BiCMOS transistor |
US5508542A (en) | 1994-10-28 | 1996-04-16 | International Business Machines Corporation | Porous silicon trench and capacitor structures |
JPH08250488A (ja) | 1995-01-13 | 1996-09-27 | Seiko Epson Corp | プラズマ処理装置及びその方法 |
US5633036A (en) | 1995-04-21 | 1997-05-27 | The Board Of Trustees Of The University Of Illinois | Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions |
EP0752717A1 (en) | 1995-05-10 | 1997-01-08 | STMicroelectronics S.r.l. | A method of manufacturing a MOS integrated circuit having components with different dielectrics |
JP2871530B2 (ja) | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
US5674788A (en) | 1995-06-06 | 1997-10-07 | Advanced Micro Devices, Inc. | Method of forming high pressure silicon oxynitride gate dielectrics |
KR0167248B1 (ko) | 1995-07-24 | 1999-02-01 | 문정환 | 반도체 기판의 전처리방법 |
US5612558A (en) | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
US5837592A (en) | 1995-12-07 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stabilizing polysilicon resistors |
JPH1079506A (ja) | 1996-02-07 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US5821142A (en) | 1996-04-08 | 1998-10-13 | Vanguard International Semiconductor | Method for forming a capacitor with a multiple pillar structure |
US6054396A (en) | 1996-05-09 | 2000-04-25 | Micron Technology, Inc. | Semiconductor processing method of reducing thickness depletion of a silicide layer at a junction of different underlying layers |
JP3876473B2 (ja) | 1996-06-04 | 2007-01-31 | 住友電気工業株式会社 | 窒化物単結晶及びその製造方法 |
US6110842A (en) | 1996-06-07 | 2000-08-29 | Texas Instruments Incorporated | Method of forming multiple gate oxide thicknesses using high density plasma nitridation |
US5843830A (en) | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
US6040249A (en) | 1996-08-12 | 2000-03-21 | Texas Instruments Incorporated | Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy |
US5731235A (en) | 1996-10-30 | 1998-03-24 | Micron Technology, Inc. | Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor |
US5969397A (en) | 1996-11-26 | 1999-10-19 | Texas Instruments Incorporated | Low defect density composite dielectric |
US5897354A (en) | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
US5960302A (en) | 1996-12-31 | 1999-09-28 | Lucent Technologies, Inc. | Method of making a dielectric for an integrated circuit |
US5840610A (en) | 1997-01-16 | 1998-11-24 | Advanced Micro Devices, Inc. | Enhanced oxynitride gate dielectrics using NF3 gas |
JP3090074B2 (ja) | 1997-01-20 | 2000-09-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6096597A (en) | 1997-01-31 | 2000-08-01 | Texas Instruments Incorporated | Method for fabricating an integrated circuit structure |
US6461982B2 (en) * | 1997-02-27 | 2002-10-08 | Micron Technology, Inc. | Methods for forming a dielectric film |
US5763922A (en) | 1997-02-28 | 1998-06-09 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US5861651A (en) | 1997-02-28 | 1999-01-19 | Lucent Technologies Inc. | Field effect devices and capacitors with improved thin film dielectrics and method for making same |
US5837598A (en) | 1997-03-13 | 1998-11-17 | Lsi Logic Corporation | Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same |
US6080629A (en) | 1997-04-21 | 2000-06-27 | Advanced Micro Devices, Inc. | Ion implantation into a gate electrode layer using an implant profile displacement layer |
US5885877A (en) | 1997-04-21 | 1999-03-23 | Advanced Micro Devices, Inc. | Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric |
US5920779A (en) | 1997-05-21 | 1999-07-06 | United Microelectronics Corp. | Differential gate oxide thickness by nitrogen implantation for mixed mode and embedded VLSI circuits |
JP3222404B2 (ja) * | 1997-06-20 | 2001-10-29 | 科学技術振興事業団 | 半導体基板表面の絶縁膜の形成方法及びその形成装置 |
US5851603A (en) | 1997-07-14 | 1998-12-22 | Vanguard International Semiconductor Corporation | Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications |
US6057220A (en) | 1997-09-23 | 2000-05-02 | International Business Machines Corporation | Titanium polycide stabilization with a porous barrier |
US5998253A (en) | 1997-09-29 | 1999-12-07 | Siemens Aktiengesellschaft | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell |
AU750612B2 (en) | 1997-10-22 | 2002-07-25 | Texas Instruments Incorporated | Integrated circuit having both low voltage and high voltage mos transistors and method of making |
US6063713A (en) | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
US6080682A (en) | 1997-12-18 | 2000-06-27 | Advanced Micro Devices, Inc. | Methodology for achieving dual gate oxide thicknesses |
US6399445B1 (en) * | 1997-12-18 | 2002-06-04 | Texas Instruments Incorporated | Fabrication technique for controlled incorporation of nitrogen in gate dielectric |
US6228701B1 (en) * | 1997-12-19 | 2001-05-08 | Seimens Aktiengesellschaft | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs |
US6268296B1 (en) * | 1997-12-31 | 2001-07-31 | Texas Instruments Incorporated | Low temperature process for multiple voltage devices |
US5939750A (en) | 1998-01-21 | 1999-08-17 | Advanced Micro Devices | Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers |
US6207985B1 (en) * | 1998-02-02 | 2001-03-27 | Texas Instruments Incorporated | DRAM memory cell and array having pass transistors with surrounding gate |
US6033998A (en) | 1998-03-09 | 2000-03-07 | Lsi Logic Corporation | Method of forming variable thickness gate dielectrics |
US6087229A (en) | 1998-03-09 | 2000-07-11 | Lsi Logic Corporation | Composite semiconductor gate dielectrics |
US6001710A (en) | 1998-03-30 | 1999-12-14 | Spectrian, Inc. | MOSFET device having recessed gate-drain shield and method |
US6008104A (en) | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
US6001741A (en) * | 1998-04-15 | 1999-12-14 | Lucent Technologies Inc. | Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices |
US6184110B1 (en) * | 1998-04-30 | 2001-02-06 | Sharp Laboratories Of America, Inc. | Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices |
JP3194370B2 (ja) | 1998-05-11 | 2001-07-30 | 日本電気株式会社 | 半導体装置とその製造方法 |
US20020009861A1 (en) * | 1998-06-12 | 2002-01-24 | Pravin K. Narwankar | Method and apparatus for the formation of dielectric layers |
JP2000003965A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5960289A (en) | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
US6274442B1 (en) * | 1998-07-15 | 2001-08-14 | Advanced Micro Devices, Inc. | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same |
US6197701B1 (en) * | 1998-10-23 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Lightly nitridation surface for preparing thin-gate oxides |
US6207586B1 (en) * | 1998-10-28 | 2001-03-27 | Lucent Technologies Inc. | Oxide/nitride stacked gate dielectric and associated methods |
US6051865A (en) * | 1998-11-09 | 2000-04-18 | Advanced Micro Devices, Inc. | Transistor having a barrier layer below a high permittivity gate dielectric |
US6087236A (en) | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
US6245616B1 (en) * | 1999-01-06 | 2001-06-12 | International Business Machines Corporation | Method of forming oxynitride gate dielectric |
US6100163A (en) | 1999-01-07 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Gap filling of shallow trench isolation by ozone-tetraethoxysilane |
KR100745495B1 (ko) * | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | 반도체 제조방법 및 반도체 제조장치 |
US6110780A (en) | 1999-04-01 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory |
US6171900B1 (en) * | 1999-04-15 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET |
US6255703B1 (en) * | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
US6093661A (en) | 1999-08-30 | 2000-07-25 | Micron Technology, Inc. | Integrated circuitry and semiconductor processing method of forming field effect transistors |
US6350707B1 (en) * | 1999-09-03 | 2002-02-26 | United Microelectronics Corp. | Method of fabricating capacitor dielectric |
US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
US6201303B1 (en) * | 1999-10-14 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide |
US6399448B1 (en) * | 1999-11-19 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd. | Method for forming dual gate oxide |
US6348420B1 (en) | 1999-12-23 | 2002-02-19 | Asm America, Inc. | Situ dielectric stacks |
US6413881B1 (en) * | 2000-03-09 | 2002-07-02 | Lsi Logic Corporation | Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product |
US6225167B1 (en) * | 2000-03-13 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation |
US6833329B1 (en) * | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
US6362085B1 (en) * | 2000-07-19 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Method for reducing gate oxide effective thickness and leakage current |
US6436771B1 (en) * | 2001-07-12 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Method of forming a semiconductor device with multiple thickness gate dielectric layers |
US6878585B2 (en) * | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
KR100482758B1 (ko) * | 2002-12-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2001
- 2001-12-03 US US10/006,032 patent/US6723599B2/en not_active Expired - Lifetime
-
2002
- 2002-11-27 EP EP02794081A patent/EP1451862B1/en not_active Expired - Lifetime
- 2002-11-27 KR KR1020047008389A patent/KR100542931B1/ko not_active IP Right Cessation
- 2002-11-27 AT AT02794081T patent/ATE425552T1/de not_active IP Right Cessation
- 2002-11-27 WO PCT/US2002/038233 patent/WO2003049159A2/en active Search and Examination
- 2002-11-27 AU AU2002359536A patent/AU2002359536A1/en not_active Abandoned
- 2002-11-27 DE DE60231539T patent/DE60231539D1/de not_active Expired - Lifetime
- 2002-11-27 CN CNB028240626A patent/CN100380611C/zh not_active Expired - Fee Related
- 2002-11-27 JP JP2003550264A patent/JP4017601B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-13 US US10/779,244 patent/US7153736B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7153736B2 (en) | 2006-12-26 |
AU2002359536A1 (en) | 2003-06-17 |
CN1701423A (zh) | 2005-11-23 |
JP2005539366A (ja) | 2005-12-22 |
CN100380611C (zh) | 2008-04-09 |
WO2003049159A8 (en) | 2005-03-10 |
US20040161889A1 (en) | 2004-08-19 |
WO2003049159A2 (en) | 2003-06-12 |
ATE425552T1 (de) | 2009-03-15 |
JP4017601B2 (ja) | 2007-12-05 |
EP1451862B1 (en) | 2009-03-11 |
AU2002359536A8 (en) | 2003-06-17 |
WO2003049159A3 (en) | 2004-01-15 |
US20030104669A1 (en) | 2003-06-05 |
DE60231539D1 (de) | 2009-04-23 |
US6723599B2 (en) | 2004-04-20 |
KR100542931B1 (ko) | 2006-01-11 |
EP1451862A2 (en) | 2004-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5859760A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
US5731235A (en) | Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor | |
US6958301B2 (en) | Method for forming Ta2O5 dielectric layer by using in situ N2O plasma treatment | |
US7153746B2 (en) | Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers | |
US6537925B2 (en) | Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition | |
KR100542931B1 (ko) | 커패시터 형성 방법과 커패시터 절연 레이어의 형성 방법 | |
JPH07335559A (ja) | 半導体装置の製造方法 | |
US20010024860A1 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
KR20000045295A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
JP2845160B2 (ja) | 半導体装置 | |
US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
KR20020012163A (ko) | 낮은 버퍼 옥사이드를 가진 높은 유전율 유전체 적층형성을 위한 방법 | |
KR100274353B1 (ko) | 반도체소자의캐패시터제조방법 | |
KR100359783B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100292116B1 (ko) | 반도체장치의 절연막 형성방법 | |
KR20020045266A (ko) | 커패시터의 유전체막 형성 방법 | |
JP2956682B2 (ja) | 半導体装置およびその製造方法 | |
KR20040006409A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20060039651A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR20000007863A (ko) | 반도체 장치의 게이트 절연막 형성방법 | |
KR19990060852A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20040020243A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR20040020241A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR980008911A (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101222 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |