JPH02105556A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02105556A JPH02105556A JP25883588A JP25883588A JPH02105556A JP H02105556 A JPH02105556 A JP H02105556A JP 25883588 A JP25883588 A JP 25883588A JP 25883588 A JP25883588 A JP 25883588A JP H02105556 A JPH02105556 A JP H02105556A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- reliability
- silica
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 30
- 239000011248 coating agent Substances 0.000 claims abstract description 16
- 238000000576 coating method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 239000012808 vapor phase Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に係り、より詳しくは半導体装置の
層間絶縁膜もしくは表面保護１［！（パフシ［従来の技
術］ 一般に、半導体装置の高速化及び高集積化に伴い、Ａｔ
多層配線構造が多く採用されている。この場合、多層配
線構造に起因する表面段差を軽減し、配ｔＨ−の信頼性
を向上されるために種々な技術が検討されている。
層間絶縁膜もしくは表面保護１［！（パフシ［従来の技
術］ 一般に、半導体装置の高速化及び高集積化に伴い、Ａｔ
多層配線構造が多く採用されている。この場合、多層配
線構造に起因する表面段差を軽減し、配ｔＨ−の信頼性
を向上されるために種々な技術が検討されている。
例えば、このような技術のひとつとして、特開昭５８−
８６７４６の「半導体装置」が開示されている。
８６７４６の「半導体装置」が開示されている。
［発明が解決しようと・する課題］
しかしながら、前述の従来の半導体装置においては、第
２図に示すように、ビア・ホール部でシリカ膜５が露出
する。なお、図中、１は半導体基板、２はフィールド酸
化膜、３は第１Ａｔ配線層４．６はシリコン窒化膜、７
は第２Ａｔ配線層９はピア・ホール部である。
２図に示すように、ビア・ホール部でシリカ膜５が露出
する。なお、図中、１は半導体基板、２はフィールド酸
化膜、３は第１Ａｔ配線層４．６はシリコン窒化膜、７
は第２Ａｔ配線層９はピア・ホール部である。
また、本１７＃造をパッジベージ嘗ン膜に適用した場合
には、スクライブ・ライン溝あるいはボンディング・パ
ッド部において、第２図の場合と同様にシリカ膜が館山
する。
には、スクライブ・ライン溝あるいはボンディング・パ
ッド部において、第２図の場合と同様にシリカ膜が館山
する。
既知のよ５に、Ａｔ配線層間絶縁膜ヘシリカ膜を適用す
する場合、低温（〜４５０℃程度）での膜形成となるた
め、シリカ膜は脆弱な膜質であり、膜中に水酸（−ＯＨ
）基等を＠全含有、する。したがって、後工程の熱処理
の際に、前記シリカ膜露出部からシリカ膜中に含有され
た不純物や一〇Ｈ基等のガスが拡散しくピアホールの玉
良（例えばＡｔが付かない状態（ｐｏｉｓｏｎｅｄ ｖ
ｉａ ） ） ＳＡｔ配線層の腐食や下地素子の特性異
常等の信頼性上の間層が多発していた。
する場合、低温（〜４５０℃程度）での膜形成となるた
め、シリカ膜は脆弱な膜質であり、膜中に水酸（−ＯＨ
）基等を＠全含有、する。したがって、後工程の熱処理
の際に、前記シリカ膜露出部からシリカ膜中に含有され
た不純物や一〇Ｈ基等のガスが拡散しくピアホールの玉
良（例えばＡｔが付かない状態（ｐｏｉｓｏｎｅｄ ｖ
ｉａ ） ） ＳＡｔ配線層の腐食や下地素子の特性異
常等の信頼性上の間層が多発していた。
また、シリカ膜に変えてポリイミド樹脂膜を用いた場合
においても、シリカ膜の場合と同様にポリイミド樹脂膜
中の塩素（ＯＬ）等の不純物に起因する信頼性上の問題
があった。
においても、シリカ膜の場合と同様にポリイミド樹脂膜
中の塩素（ＯＬ）等の不純物に起因する信頼性上の問題
があった。
そこで、本発明はこのよ〉な問題点を解決するもので、
その目的とするところは、半導体装置の信頼性を大幅に
向上させる層間９絶Ａ？膜もしくはパッジベージｌン膜
の構造を提供するところにある［課題を解決するための
手段］ 本発明の半導体装置は、基板表面に第１の気相成長膜と
、塗布膜と、第２の気相成長膜とを多層構造としてなる
絶縁膜を有する半導体装置において、前記塗布膜の表面
、側面及び下面が前記第１の気相成長膜もしくは前記第
２の気相成長膜で覆われているよ５にしてなることを特
徴とする。
その目的とするところは、半導体装置の信頼性を大幅に
向上させる層間９絶Ａ？膜もしくはパッジベージｌン膜
の構造を提供するところにある［課題を解決するための
手段］ 本発明の半導体装置は、基板表面に第１の気相成長膜と
、塗布膜と、第２の気相成長膜とを多層構造としてなる
絶縁膜を有する半導体装置において、前記塗布膜の表面
、側面及び下面が前記第１の気相成長膜もしくは前記第
２の気相成長膜で覆われているよ５にしてなることを特
徴とする。
この場合、前記塗布膜は、シリカ膜もしくはポリイミド
樹脂膜から選ばれてなることが好ましい［実施例］ 以下、本発明の一実施例を図面について説明する。
樹脂膜から選ばれてなることが好ましい［実施例］ 以下、本発明の一実施例を図面について説明する。
第１図は本発明の半導体装置の主要断面図である。なお
、図中、符号は第２図と同一のものを示す。
、図中、符号は第２図と同一のものを示す。
本実施例の構造によれば、シリカ膜５の表面。
側面及び下面がシリコン窒化膜４，６により囲まれてい
る。したがって、シリカ膜５はＡｔ配線層５．７に直接
接することがないため、前述のシリカ膜中のガスもしく
は不純物等に起因する配線層の信頼性低下の間層を回避
することができる。
る。したがって、シリカ膜５はＡｔ配線層５．７に直接
接することがないため、前述のシリカ膜中のガスもしく
は不純物等に起因する配線層の信頼性低下の間層を回避
することができる。
さらに、脆弱な膜質であるシリカ膜が、耐湿性やブロッ
キング性等に優れたシリコン窒化膜により周囲を完全に
保護されているため、半導体装置の耐湿性等の信頼性が
大幅に向上できる。
キング性等に優れたシリコン窒化膜により周囲を完全に
保護されているため、半導体装置の耐湿性等の信頼性が
大幅に向上できる。
次に、本発明の半導体装置の製造方法を第５図（α）〜
Ｃｄ）について説明する。
Ｃｄ）について説明する。
（１） 第３図（α）は、従来技術により半導体基板１
上にフィールド酸化膜２．第１ｋｔ配線層５を形成後、
ｇ！ｃ＃ｆｉ成長（σＶＤ）法によりシリコン窒化［４
を５００〜５ｏｏｏＸ堆積し、さらに、スピン塗布法に
よりシリカ膜５αを形成した状態を示すｉこの場合、シ
リカ膜としては、リンを含有したシラノール（ｓｔ”（
ｏＨ）ａ）系溶液をスピン塗布し、約３００℃で約５０
分間程度の焼成をし、約４００℃、約２０分間の緻密化
処理をする。ここで、シリカ膜の表面形状はこの溶液の
粘度およびスピン速度で調整される。塗布溶液中の５ｉ
（ＯＨ）、の量は、焼成後に残留する固形分で示すと、
残留固形分の塗布溶液に対する重量比が約６％以下であ
り、リンの含有量はｐ、ｏ、 換算で約２モル％程度
であることが好ましい。さらに、スピン速度は２０００
〜５ＤＤＯｒｐｍが好ましい。ここで、スピン塗布を複
数回行ない、シリカ膜を厚膜形成してもよい。
上にフィールド酸化膜２．第１ｋｔ配線層５を形成後、
ｇ！ｃ＃ｆｉ成長（σＶＤ）法によりシリコン窒化［４
を５００〜５ｏｏｏＸ堆積し、さらに、スピン塗布法に
よりシリカ膜５αを形成した状態を示すｉこの場合、シ
リカ膜としては、リンを含有したシラノール（ｓｔ”（
ｏＨ）ａ）系溶液をスピン塗布し、約３００℃で約５０
分間程度の焼成をし、約４００℃、約２０分間の緻密化
処理をする。ここで、シリカ膜の表面形状はこの溶液の
粘度およびスピン速度で調整される。塗布溶液中の５ｉ
（ＯＨ）、の量は、焼成後に残留する固形分で示すと、
残留固形分の塗布溶液に対する重量比が約６％以下であ
り、リンの含有量はｐ、ｏ、 換算で約２モル％程度
であることが好ましい。さらに、スピン速度は２０００
〜５ＤＤＯｒｐｍが好ましい。ここで、スピン塗布を複
数回行ない、シリカ膜を厚膜形成してもよい。
（２） 第５図（ｂ）は、ＯＦ４＋Ｈ，、ＯＦ。
＃ ０ＲＩＰ＠ ｔ ０３Ｐａ ｔ ０ＨＦ３ 等の
プラズマ雰囲気において、シリカ膜５ｂを表面から一定
量除去（エッチバック）した状態を示す。この場合、段
差部の７リカ膜は残り、平担部のシリカ膜が除去される
ようにする。
プラズマ雰囲気において、シリカ膜５ｂを表面から一定
量除去（エッチバック）した状態を示す。この場合、段
差部の７リカ膜は残り、平担部のシリカ膜が除去される
ようにする。
（３） 第３図Ｃｅ’）は、ＯｖＤ法により再度シリコ
ン窒化膜６を１０００〜５０００又堆積した状態を示す
。
ン窒化膜６を１０００〜５０００又堆積した状態を示す
。
（４） 第５図（（Ｌ）は、第１Ａｔ配線層３上にリア
クティブ・エツチング（Ｒ工Ｅ）法により。
クティブ・エツチング（Ｒ工Ｅ）法により。
ビア・ホール９を開孔した状態を示す。
以下、第２Ａｔ配線層が形成され、前述の効果を奏する
第１図に示すような半導体装置が比較的少ない工程で得
られる。
第１図に示すような半導体装置が比較的少ない工程で得
られる。
次に、本発明の他の実施例を第１図について説明する。
第１図において、符号は第１図及び第２図と同一のもの
を示す。
を示す。
本実施例の構造によれば、ビア・ホール９を開孔した部
に露出するシリカ膜５の表面及び側面がシリコン窒化膜
６により覆われている。したがって、前述の第１図の半
導体装置と同様の効果が得られる。
に露出するシリカ膜５の表面及び側面がシリコン窒化膜
６により覆われている。したがって、前述の第１図の半
導体装置と同様の効果が得られる。
次に、第１図の半導体装置の製造方法を第５図（α）〜
（ｄ）について説明する。
（ｄ）について説明する。
（１） 第５図（α）は、第５図（α）と同様の方法に
よりシリカ膜を形成した状態を示す。
よりシリカ膜を形成した状態を示す。
（２） 第５図Ｃｂ）は、第１ＡＡ配線層ｓ上にＲＩＥ
法によりビア・ホール９αを開孔した状態を示す。
法によりビア・ホール９αを開孔した状態を示す。
（５） 第５図（Ｃ）は、ＯｖＤ法によりシリコン窒化
膜６を１０００〜ｓ ｏ ｏ ｏ ＩＱ積した状態を示
す。
膜６を１０００〜ｓ ｏ ｏ ｏ ＩＱ積した状態を示
す。
（４） 第５図（ｄ）は、前記第１のビア・ホール９
αよりも小さく第２のビア・ホール９ｂをＲ工Ｅ法によ
り形成した状態を示す。
αよりも小さく第２のビア・ホール９ｂをＲ工Ｅ法によ
り形成した状態を示す。
以下、第２Ａｔ配線層が形成され、前述の効果を奏する
第１図に示すような半導体装置が比較的少ない工程で得
られる。
第１図に示すような半導体装置が比較的少ない工程で得
られる。
次に、本発明の半導体装置の構造をパッジベージフン膜
に適用した例を第６図に示す。
に適用した例を第６図に示す。
第６図において、符号は第１図と同一のものを示す。な
お、１０はリンガラス（ｐｓｏ）［。
お、１０はリンガラス（ｐｓｏ）［。
１１はスクライプ・ライン溝、１２はポンディング・パ
ッドである。
ッドである。
本実施例のパッジベージ７ン膜の構造によればスクライ
プ・ライン溝あるいはポンディング・パッド部において
もシリカ膜５は露出することがなく、シリコン窒化膜４
，６により囲まれている。
プ・ライン溝あるいはポンディング・パッド部において
もシリカ膜５は露出することがなく、シリコン窒化膜４
，６により囲まれている。
その結果、シリカ膜５が外気と接触することはないため
、外部から侵入する水分等を吸うことはな（、配線層の
腐食等の問題は回避される。
、外部から侵入する水分等を吸うことはな（、配線層の
腐食等の問題は回避される。
なお、上記実施例においては、第１及び８ｇ２の気相成
長膜としてシリコン窒化膜の場合を例示したが、それに
変えてＴ Ｅ ＯＳ （ｔｅｔｖａｅｔｈｏｘｙｓｉｌ
ａｎｅ ） を使りたＳ ｉ Ｏ，Ｎ、ＰＳＧ［、Ｂ
Ｐ’ｌＧ膜等を用いてもよい。さらに、シリカ膜として
は、上記シリカ膜に変えて、不純物を含有しない５ｉ（
０１（）、系溶液、リンもしくはポロンの少なくともい
ずれかを含有する５ｉ（ＯＨ）、系溶液、オルガノシジ
ノール（Ｒｎ５ｉ（ＯＨ）、−ル）系溶液、または５ｉ
（ＯＲ）＋ （ＲはａＨ，または０ｔＨｓ ）系溶液
等から選ばれでなる塗布膜でもよい、さらに、塗布膜と
してシリカ膜に変えて、ポリイミド樹脂朕（例えばｐｘ
ｃ４．またはバイラ°リン）を用いても本発明の効果は
充分に発揮されるものである。
長膜としてシリコン窒化膜の場合を例示したが、それに
変えてＴ Ｅ ＯＳ （ｔｅｔｖａｅｔｈｏｘｙｓｉｌ
ａｎｅ ） を使りたＳ ｉ Ｏ，Ｎ、ＰＳＧ［、Ｂ
Ｐ’ｌＧ膜等を用いてもよい。さらに、シリカ膜として
は、上記シリカ膜に変えて、不純物を含有しない５ｉ（
０１（）、系溶液、リンもしくはポロンの少なくともい
ずれかを含有する５ｉ（ＯＨ）、系溶液、オルガノシジ
ノール（Ｒｎ５ｉ（ＯＨ）、−ル）系溶液、または５ｉ
（ＯＲ）＋ （ＲはａＨ，または０ｔＨｓ ）系溶液
等から選ばれでなる塗布膜でもよい、さらに、塗布膜と
してシリカ膜に変えて、ポリイミド樹脂朕（例えばｐｘ
ｃ４．またはバイラ°リン）を用いても本発明の効果は
充分に発揮されるものである。
［発明の効果］
以上述べたように本発明によれば、塗布膜の表面、側面
及び下面が緻密な０ＶＤｒＡにより囲まれているため、
塗布膜が配線層もしくは外気と直接接することがない。
及び下面が緻密な０ＶＤｒＡにより囲まれているため、
塗布膜が配線層もしくは外気と直接接することがない。
その結果、塗布膜の膜質に起因する種々の問題点を回避
することができ、配線層の信頼性を大幅に向上できる。
することができ、配線層の信頼性を大幅に向上できる。
さらに、本発明の半導体装置は、２層間絶縁膜のみなら
ずパッジベージ１ン膜の構造として・も適用でき、耐湿
性や耐アルガリ金属イオン侵入性等の信頼性に優れた半
導体装置が実現できるという効果を有する。
ずパッジベージ１ン膜の構造として・も適用でき、耐湿
性や耐アルガリ金属イオン侵入性等の信頼性に優れた半
導体装置が実現できるという効果を有する。
第１図は本発明の半導体装置の一実施例を示す断面図、
第２図は従来の半導体装置を示す断面図、第５図（α）
〜（ｄ）は第１図に示す半導体装置の製造工程別断面図
、第１図及び第６図は本発明の他の実施例を示す半導体
装置の断面図、第５図（α）〜Ｃｄ）は第１図に示す半
導体装置の製造工程別断面図である。 １・・・・・・半導体装置 ２・・・・・・フィールド酸化膜 ３・・・・・・第１Ａｔ配線層 ４．６・・・・・・シリコン窒化膜 ５＊５ａ＠５ｂ・・・・・・シリカ膜 ７・・・・・・第２Ａｔ配線層 ８・・・・・・プラズマ ９．９α、９ｂ・・・・・・ビア・ホール１０・・・・
・・Ｐ３Ｇｌｌ１
第２図は従来の半導体装置を示す断面図、第５図（α）
〜（ｄ）は第１図に示す半導体装置の製造工程別断面図
、第１図及び第６図は本発明の他の実施例を示す半導体
装置の断面図、第５図（α）〜Ｃｄ）は第１図に示す半
導体装置の製造工程別断面図である。 １・・・・・・半導体装置 ２・・・・・・フィールド酸化膜 ３・・・・・・第１Ａｔ配線層 ４．６・・・・・・シリコン窒化膜 ５＊５ａ＠５ｂ・・・・・・シリカ膜 ７・・・・・・第２Ａｔ配線層 ８・・・・・・プラズマ ９．９α、９ｂ・・・・・・ビア・ホール１０・・・・
・・Ｐ３Ｇｌｌ１
Claims (2)
- （１）基板表面に第１の気相成長膜と、塗布膜と、第２
の気相成長膜とを多層構造としてなる絶縁膜を有する半
導体装置において、前記塗布膜の表面、側面及び下面が
前記第１の気相成長膜もしくは前記第２の気相成長膜で
覆われているようにしてなることを特徴とする半導体装
置。 - （２）前記塗布膜がシリカ膜もしくはポリイミド樹脂膜
から選ばれてなる請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25883588A JPH02105556A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25883588A JPH02105556A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105556A true JPH02105556A (ja) | 1990-04-18 |
Family
ID=17325683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25883588A Pending JPH02105556A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105556A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112533A (ja) * | 1990-09-01 | 1992-04-14 | Fuji Electric Co Ltd | 半導体装置用多重配線層およびその製造方法 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
| JPH05206284A (ja) * | 1992-01-24 | 1993-08-13 | Matsushita Electron Corp | 多層配線の形成方法 |
| JPH08264648A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | 半導体装置 |
| US6900487B2 (en) * | 2001-06-29 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
| WO2014034512A1 (ja) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | 薄膜トランジスタ基板及び表示装置 |
| JP2019083284A (ja) * | 2017-10-31 | 2019-05-30 | 日本電信電話株式会社 | 化合物半導体集積回路 |
-
1988
- 1988-10-14 JP JP25883588A patent/JPH02105556A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112533A (ja) * | 1990-09-01 | 1992-04-14 | Fuji Electric Co Ltd | 半導体装置用多重配線層およびその製造方法 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
| JPH05206284A (ja) * | 1992-01-24 | 1993-08-13 | Matsushita Electron Corp | 多層配線の形成方法 |
| JPH08264648A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | 半導体装置 |
| US6900487B2 (en) * | 2001-06-29 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
| US7229914B2 (en) | 2001-06-29 | 2007-06-12 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
| WO2014034512A1 (ja) * | 2012-08-30 | 2014-03-06 | シャープ株式会社 | 薄膜トランジスタ基板及び表示装置 |
| US9595544B2 (en) | 2012-08-30 | 2017-03-14 | Sharp Kabushiki Kiasha | Thin film transistor substrate and display device |
| TWI578074B (zh) * | 2012-08-30 | 2017-04-11 | Sharp Kk | Thin film transistor substrate and display device |
| JP2019083284A (ja) * | 2017-10-31 | 2019-05-30 | 日本電信電話株式会社 | 化合物半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| JPH02105556A (ja) | 半導体装置 | |
| JP3020107B2 (ja) | 半導体装置 | |
| JP3465411B2 (ja) | 半導体装置の層間絶縁膜 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH0410222B2 (ja) | ||
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS6150378B2 (ja) | ||
| JPS60109248A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001284448A (ja) | 半導体装置及びその製造方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JPH0629400A (ja) | 半導体装置及びその製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JP3063301B2 (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6161698B2 (ja) | ||
| US6133060A (en) | Method of protecting light sensitive regions of integrated circuits | |
| JPS6154645A (ja) | 半導体装置 | |
| JPS6337638A (ja) | 半導体装置の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH0736421B2 (ja) | 半導体装置 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPS61260638A (ja) | 半導体装置の製造方法 |