JPS6154645A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6154645A JPS6154645A JP17620484A JP17620484A JPS6154645A JP S6154645 A JPS6154645 A JP S6154645A JP 17620484 A JP17620484 A JP 17620484A JP 17620484 A JP17620484 A JP 17620484A JP S6154645 A JPS6154645 A JP S6154645A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- wirings
- aluminum
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は特に多層配線構造の半導体装置に関するもので
ある。
ある。
半導体築積回路においては、高集積化と動作速度の高速
化の要求が大きい。高集積化を達成するためには、能動
素子を縮小し、素子密度を増大するだけでなく、配線領
域を縮小化する必要がある。
化の要求が大きい。高集積化を達成するためには、能動
素子を縮小し、素子密度を増大するだけでなく、配線領
域を縮小化する必要がある。
拡散層や多結晶シリコン層で配線で形成することは、素
子との間に大きな静電容量をもち、さらに抵抗値も高い
ため、動作速度を大きくすることに不向きである。従っ
て、アルミニウム配線を多層化しさらに微細化すること
が重要な課題となっている。
子との間に大きな静電容量をもち、さらに抵抗値も高い
ため、動作速度を大きくすることに不向きである。従っ
て、アルミニウム配線を多層化しさらに微細化すること
が重要な課題となっている。
従来技術による多層配線構造の断面図を第２図に示す。
１０１は半導体基板、ｌＱ２，１０４および１０５はシ
リコン酸化膜、１０３，１０６はアルミニウム配線であ
る。製造方法は、シリコン基板１０１上にシリコン酸化
膜１０２を介して１μｍ程度のアルミニウム蒸着をし、
７オトレジストマスクによるウェットエッチによって第
１層目のアルミニウム配線１０３を形成する。このとき
、ウェットエッチを行うのは、アルミニウムにテーパー
をつけるためである。次に、常圧ＣＶＤ法によって厚い
１μｍ程度のシリコン酸化膜１０４をつけて層間絶縁膜
とする。段部の傾斜を緩和せしめるため、Ｓｉｎｇ第０
ｇ膜１０５をスピン塗布する。
リコン酸化膜、１０３，１０６はアルミニウム配線であ
る。製造方法は、シリコン基板１０１上にシリコン酸化
膜１０２を介して１μｍ程度のアルミニウム蒸着をし、
７オトレジストマスクによるウェットエッチによって第
１層目のアルミニウム配線１０３を形成する。このとき
、ウェットエッチを行うのは、アルミニウムにテーパー
をつけるためである。次に、常圧ＣＶＤ法によって厚い
１μｍ程度のシリコン酸化膜１０４をつけて層間絶縁膜
とする。段部の傾斜を緩和せしめるため、Ｓｉｎｇ第０
ｇ膜１０５をスピン塗布する。
約４００°Ｃ約１時間程度のベークによって８ｉ０２系
塗布膜１０５の揮発成分を除き、固化を行う。
塗布膜１０５の揮発成分を除き、固化を行う。
下層および上層アルミニウム配線を接続するだめのスル
ーホール開孔を行ったのち、上層アルミニウム層１０６
を被覆性の高いスパッタ法によシ蒸着する。
ーホール開孔を行ったのち、上層アルミニウム層１０６
を被覆性の高いスパッタ法によシ蒸着する。
かかる構成のまま設計寸法の縮小化を行うことは極めて
困難で、かかる構造は以下の点に於いて欠点を有する。
困難で、かかる構造は以下の点に於いて欠点を有する。
これを第３図をもって説明する。
第１廟に、配線幅を縮小するため、下層アルミニウム配
線の形成においては、ウェットエッチ法は採用できなく
異方性をもったりアクティブイオンエッチ法を用いる必
要がある。この結果、これによって形成された下層アル
ミニウム１０３は急峻な段部を持つこととなる。下層ア
ルミニウム配線１０３′の段部が急峻となるに伴い、眉
間膜１０４′の被覆性は低化する。この対策として、ｓ
ｉｏ、系塗布膜１０５′を厚く塗布して、段部の傾斜の
緩和を行う必要がある。しかるに、５ｉｎｓ系塗布膜１
０５′が厚くなると、段部において５ｉ０２系塗布膜１
０５′のり２ツクが生じ易くなる。さらに８ ｉ０ｚ系
塗布膜１０５′の固化のためのベーク温度２時間を十分
とる必要があシ、このことは、アルミスパイク、アルミ
ヒロックの発生の点で問題があって限度がある。よって
厚いＳｔＯ，系塗布膜１０５′はその固化が十分に行わ
れないままとなシ、このためスルーホールウェットエッ
チに於いて開口部表面が異常に広くエッチされたシ、上
層アルミニウム層１０６′との密着性に問題が生じ、信
頼性が低くなる欠点がある。
線の形成においては、ウェットエッチ法は採用できなく
異方性をもったりアクティブイオンエッチ法を用いる必
要がある。この結果、これによって形成された下層アル
ミニウム１０３は急峻な段部を持つこととなる。下層ア
ルミニウム配線１０３′の段部が急峻となるに伴い、眉
間膜１０４′の被覆性は低化する。この対策として、ｓ
ｉｏ、系塗布膜１０５′を厚く塗布して、段部の傾斜の
緩和を行う必要がある。しかるに、５ｉｎｓ系塗布膜１
０５′が厚くなると、段部において５ｉ０２系塗布膜１
０５′のり２ツクが生じ易くなる。さらに８ ｉ０ｚ系
塗布膜１０５′の固化のためのベーク温度２時間を十分
とる必要があシ、このことは、アルミスパイク、アルミ
ヒロックの発生の点で問題があって限度がある。よって
厚いＳｔＯ，系塗布膜１０５′はその固化が十分に行わ
れないままとなシ、このためスルーホールウェットエッ
チに於いて開口部表面が異常に広くエッチされたシ、上
層アルミニウム層１０６′との密着性に問題が生じ、信
頼性が低くなる欠点がある。
第２に、配線幅を縮小し、間隔が３μｍ程度以下の場合
に於いては眉間膜１０４′形成後において配線間隔が眉
間膜１０４′の厚さの分だけ狭くなシ、１μｍ以下とな
る。従って段部の高さに比較して、段部と段部の間隔が
狭くなるため上層アルミニウム膜１０６′の形成におい
て比較的被覆性の良いとされるスパッタ法を用いても、
十分な被覆を行うことができない。
に於いては眉間膜１０４′形成後において配線間隔が眉
間膜１０４′の厚さの分だけ狭くなシ、１μｍ以下とな
る。従って段部の高さに比較して、段部と段部の間隔が
狭くなるため上層アルミニウム膜１０６′の形成におい
て比較的被覆性の良いとされるスパッタ法を用いても、
十分な被覆を行うことができない。
本発明の目的は配線の微細化を可能ならしめる多層配線
構造を提供することである。
構造を提供することである。
かかる目的を達成するため、本発明は、下層アルミニウ
ム配線の間のすきまを絶縁物で埋め込むことによって５
ｉ０２系塗布膜を厚くすることなしに段部の傾斜を緩和
することを可能ならしめ上層アルミの被覆性を向上なら
しめることを特徴とするＯ 下層アルミニウム配線間をうめる絶縁物としてはプラズ
マ窒化膜が加工的にも特性的にも好ましい。
ム配線の間のすきまを絶縁物で埋め込むことによって５
ｉ０２系塗布膜を厚くすることなしに段部の傾斜を緩和
することを可能ならしめ上層アルミの被覆性を向上なら
しめることを特徴とするＯ 下層アルミニウム配線間をうめる絶縁物としてはプラズ
マ窒化膜が加工的にも特性的にも好ましい。
以下、図面を用いて、本発明をよシ詳細に説明する。・
第１図は本発明の実施例の断面図である。３０１は半導
体基板、３０２，３０４，３０５はシリコン酸化膜３０
７はプラズマ窒化膜である。製造方法はシリコン基板３
０１上にシリコン酸化膜３０２を介して１μｍ程度のア
ルミニウム蒸着をし、フォトレジストマスクを用いｓ
ＣＣ１ｊ４とＢＯ２，を主体としたガスを用いてリアク
ティブイオンエツチングを行い、第１層目のアルミニウ
ム配８３０３を形成する。フォトレジスト除去後ＳｉＨ
４とＮＨ３ガスを含みＱ、 ｌ〜２ ｔｏｒｒ約３００
’Ｏの雰囲気でＰＦプラズマ励起によシ厚いプラズマ窒
化膜３０７を下層アルミニウム配線間隔の約半分の長さ
に相当する厚さまでつける。次に、 ＣＦ、 と０冨
を主成分とするガスを用いＰＦプラズマ励起によるプラ
ズマエッチを下層アルミニウム配線３０３の上面が露出
するまで行う。これによシ、プラズマ窒化膜３０７を下
層アルミニウム配線３０３の間に埋め込むことができる
。
体基板、３０２，３０４，３０５はシリコン酸化膜３０
７はプラズマ窒化膜である。製造方法はシリコン基板３
０１上にシリコン酸化膜３０２を介して１μｍ程度のア
ルミニウム蒸着をし、フォトレジストマスクを用いｓ
ＣＣ１ｊ４とＢＯ２，を主体としたガスを用いてリアク
ティブイオンエツチングを行い、第１層目のアルミニウ
ム配８３０３を形成する。フォトレジスト除去後ＳｉＨ
４とＮＨ３ガスを含みＱ、 ｌ〜２ ｔｏｒｒ約３００
’Ｏの雰囲気でＰＦプラズマ励起によシ厚いプラズマ窒
化膜３０７を下層アルミニウム配線間隔の約半分の長さ
に相当する厚さまでつける。次に、 ＣＦ、 と０冨
を主成分とするガスを用いＰＦプラズマ励起によるプラ
ズマエッチを下層アルミニウム配線３０３の上面が露出
するまで行う。これによシ、プラズマ窒化膜３０７を下
層アルミニウム配線３０３の間に埋め込むことができる
。
一般にプラズマＣＶＤ膜は段部における被覆性が良いが
、そのうちでも成長膜厚の均一性を考慮すると、工業的
にはプラズマ窒化膜が適当である。
、そのうちでも成長膜厚の均一性を考慮すると、工業的
にはプラズマ窒化膜が適当である。
また、前述したＣＶＤ膜を埋め込むためのプラズマエツ
チングに於いてはその処理速度も考慮するとエツチング
レートが毎分約５ｏｏｏＸと大きなプラズマ窒化膜が最
適である。一方、プラズマ窒化膜は層間膜そのものに使
用されるとともおるが、膜中に含まれる水素の影響で素
子特性を変動させる恐れがあるために層間膜として使用
する際には十分な注意が必要である。それに対してかか
る構造では彼達する様に層間膜としてはシリコン酸化膜
３０４を使用し、前述の方法によるプラズマ空化膜３０
７は下層アルミニウム配１１ｉ１３０３の間隔のみに埋
め込むヒとが特徴であるため、プラズマ窒化膜中の水素
による悪影響はかｌ）低減できる。
チングに於いてはその処理速度も考慮するとエツチング
レートが毎分約５ｏｏｏＸと大きなプラズマ窒化膜が最
適である。一方、プラズマ窒化膜は層間膜そのものに使
用されるとともおるが、膜中に含まれる水素の影響で素
子特性を変動させる恐れがあるために層間膜として使用
する際には十分な注意が必要である。それに対してかか
る構造では彼達する様に層間膜としてはシリコン酸化膜
３０４を使用し、前述の方法によるプラズマ空化膜３０
７は下層アルミニウム配１１ｉ１３０３の間隔のみに埋
め込むヒとが特徴であるため、プラズマ窒化膜中の水素
による悪影響はかｌ）低減できる。
次にＳｉＨ４と０２を含む常圧の４００°Ｃ程度の雰囲
気に於いて厚いシリコン酸化膜３０４をつける。段部の
傾斜を昧和せしめるため８ｉ０２系塗布膜３０５をスピ
ン塗布する。約４００°Ｃ約１時間程度のベークによっ
て８１０２系塗布膜の揮発成分を除き、固化合行う。下
層アルミニウム配線３０３と上層アルミニウム配線を接
続するだめのスルーホール開孔を行ったのち、アルミニ
ウム膜３０６を被覆性の高いスパッタ法によシ蒸着する
。
気に於いて厚いシリコン酸化膜３０４をつける。段部の
傾斜を昧和せしめるため８ｉ０２系塗布膜３０５をスピ
ン塗布する。約４００°Ｃ約１時間程度のベークによっ
て８１０２系塗布膜の揮発成分を除き、固化合行う。下
層アルミニウム配線３０３と上層アルミニウム配線を接
続するだめのスルーホール開孔を行ったのち、アルミニ
ウム膜３０６を被覆性の高いスパッタ法によシ蒸着する
。
かかる方法によれば、下層アルミニウム配線の間をプラ
ズマ空化膜３０７で埋めることによシ、Ｓｉｎｇ系塗布
膜を厚くすることなしに上層アルミニウム膜３０６を被
覆性良くつけることを可能ならしめ、プラズマ窒化膜３
０７を層間膜として使用する際に問題となる素子特性へ
の影響も抑えることを可能ならしめるため非常にすぐれ
た多層配線構造である。
ズマ空化膜３０７で埋めることによシ、Ｓｉｎｇ系塗布
膜を厚くすることなしに上層アルミニウム膜３０６を被
覆性良くつけることを可能ならしめ、プラズマ窒化膜３
０７を層間膜として使用する際に問題となる素子特性へ
の影響も抑えることを可能ならしめるため非常にすぐれ
た多層配線構造である。
本発明の実施例に於いて第３図で示したシリコン酸化膜
３０２，３０４は絶縁膜の一例として示したものであシ
、他の絶縁膜であってもかまわない。
３０２，３０４は絶縁膜の一例として示したものであシ
、他の絶縁膜であってもかまわない。
また、配線はアルミニウムをもって一例としたが、シリ
コン銅などの添加を行ったアルミニウム、ポリシリコン
下敷のアルミニウム、及び高融点金属等でちってもよい
。
コン銅などの添加を行ったアルミニウム、ポリシリコン
下敷のアルミニウム、及び高融点金属等でちってもよい
。
以上のとおシ、微細加工が実現された多層配線構造を有
する半導体装置が得られる。
する半導体装置が得られる。
第１図は本発明の一実施例を示す断面図、第２図は従来
例を示す断面図、第３図は他の従来例を示す断面図であ
る。 １０１．３０１・・・シリコン基板、１０２，１０４，
１０５゜１０４’、１０５’、３０２，３０４，３０５
・・・シリコン酸化膜、１０３，１０３’、３０３・・
・１層目のアルミニウム配線、１０６，１０６’、３０
６・・・２層目のアルミニウム配線、３０７・・・プラ
ズマ窒化膜。
例を示す断面図、第３図は他の従来例を示す断面図であ
る。 １０１．３０１・・・シリコン基板、１０２，１０４，
１０５゜１０４’、１０５’、３０２，３０４，３０５
・・・シリコン酸化膜、１０３，１０３’、３０３・・
・１層目のアルミニウム配線、１０６，１０６’、３０
６・・・２層目のアルミニウム配線、３０７・・・プラ
ズマ窒化膜。
Claims (2)
- （１）多層配線構造を有する半導体装置において、下層
の配線層の間が絶縁物で埋められており、前記絶縁物お
よび前記下層の配線層が層間絶縁物で覆われていること
を特徴とする半導体装置。 - （２）前記絶縁物は窒化膜であることを特徴とする特許
請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620484A JPS6154645A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620484A JPS6154645A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154645A true JPS6154645A (ja) | 1986-03-18 |
Family
ID=16009443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17620484A Pending JPS6154645A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01167180A (ja) * | 1987-12-09 | 1989-06-30 | Paxxo Ab | 折り畳み装置 |
| US5037777A (en) * | 1990-07-02 | 1991-08-06 | Motorola Inc. | Method for forming a multi-layer semiconductor device using selective planarization |
-
1984
- 1984-08-24 JP JP17620484A patent/JPS6154645A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01167180A (ja) * | 1987-12-09 | 1989-06-30 | Paxxo Ab | 折り畳み装置 |
| US5037777A (en) * | 1990-07-02 | 1991-08-06 | Motorola Inc. | Method for forming a multi-layer semiconductor device using selective planarization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPS6154645A (ja) | 半導体装置 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH0563019B2 (ja) | ||
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6310898B2 (ja) | ||
| JPH0736421B2 (ja) | 半導体装置 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05235157A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS6227745B2 (ja) | ||
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPH07273195A (ja) | 半導体装置 | |
| JPH05267476A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 |