JPH05304150A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05304150A JPH05304150A JP10720992A JP10720992A JPH05304150A JP H05304150 A JPH05304150 A JP H05304150A JP 10720992 A JP10720992 A JP 10720992A JP 10720992 A JP10720992 A JP 10720992A JP H05304150 A JPH05304150 A JP H05304150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum wiring
- side wall
- integrated circuit
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】パッシベーション膜を均一に被着し、アルミニ
ウム配線の汚染や消失を防ぐ。 【構成】パッシベーション膜５と接するアルミニウム配
線４形成後、ＣＶＤ法により絶縁膜１６を形成しさらに
異方性のエッチングを行うことで、アルミニウム配線の
側壁にサイドウォールスペーサー６を形成する。
ウム配線の汚染や消失を防ぐ。 【構成】パッシベーション膜５と接するアルミニウム配
線４形成後、ＣＶＤ法により絶縁膜１６を形成しさらに
異方性のエッチングを行うことで、アルミニウム配線の
側壁にサイドウォールスペーサー６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置の製造方法に
おけるパッシベーション膜の形成は図３に示すように、
半導体基板１上に形成されたフィールド絶縁膜や層間絶
縁膜の絶縁層２の上部に導電性多結晶シリコン膜３を下
面に有するアルミニウム又はアルミニウムを主成分とす
る金属配線４が形成され、（図３（Ａ））、さらに表面
全体をパッシベーション膜５を成長する方法であった
（図３（Ｂ））。
おけるパッシベーション膜の形成は図３に示すように、
半導体基板１上に形成されたフィールド絶縁膜や層間絶
縁膜の絶縁層２の上部に導電性多結晶シリコン膜３を下
面に有するアルミニウム又はアルミニウムを主成分とす
る金属配線４が形成され、（図３（Ａ））、さらに表面
全体をパッシベーション膜５を成長する方法であった
（図３（Ｂ））。
【０００３】
【発明が解決しようとする課題】この従来の半導体集積
回路装置では形成されたアルミニウム又はアルミニウム
を主成分とする金属配線（以下、単にアルミニウム配線
と記す）の端部７（図３（Ｂ））は直角あるいは鋭角と
なっている。この直角あるいは鋭角となっている半導体
表面にＣＶＤ法でパッシベーション膜を成長すると直角
あるいは鋭角となっている部分７上には他の部分上に比
べ２〜３倍の膜厚で厚く被着するという特徴があり、ま
た層間膜とアルミニウム配線の接合部８（図３（Ｂ））
及びアルミニウム配線間の部分では膜厚は薄くなる。こ
の薄くなった部分のパッシベーション膜が樹脂封入によ
る組立工程において、封入のストレスで破壊され不純物
がアルミニウム配線に到達することによる汚染や不均一
なパッシベーション膜が形成されていることによりパッ
シベーション膜とアルミニウム配線との間で膨張係数の
差によりストレスマイグレーションを生じやすくアルミ
ニウム配線の消失を起す問題点があった。
回路装置では形成されたアルミニウム又はアルミニウム
を主成分とする金属配線（以下、単にアルミニウム配線
と記す）の端部７（図３（Ｂ））は直角あるいは鋭角と
なっている。この直角あるいは鋭角となっている半導体
表面にＣＶＤ法でパッシベーション膜を成長すると直角
あるいは鋭角となっている部分７上には他の部分上に比
べ２〜３倍の膜厚で厚く被着するという特徴があり、ま
た層間膜とアルミニウム配線の接合部８（図３（Ｂ））
及びアルミニウム配線間の部分では膜厚は薄くなる。こ
の薄くなった部分のパッシベーション膜が樹脂封入によ
る組立工程において、封入のストレスで破壊され不純物
がアルミニウム配線に到達することによる汚染や不均一
なパッシベーション膜が形成されていることによりパッ
シベーション膜とアルミニウム配線との間で膨張係数の
差によりストレスマイグレーションを生じやすくアルミ
ニウム配線の消失を起す問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法の特徴は、アルミニウム配線形成後、Ｃ
ＶＤ法により絶縁膜を成長し、その後その絶縁膜に対し
て異方性のエッチングを行うことによりアルミニウム配
線の側壁にサイドウォールスペーサーを形成し、その後
パッシベーション膜を成長するという製造方法を備えて
いる。
装置の製造方法の特徴は、アルミニウム配線形成後、Ｃ
ＶＤ法により絶縁膜を成長し、その後その絶縁膜に対し
て異方性のエッチングを行うことによりアルミニウム配
線の側壁にサイドウォールスペーサーを形成し、その後
パッシベーション膜を成長するという製造方法を備えて
いる。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の製造方法により得られた
半導体集積回路装置の断面図であり、図２は本発明の一
実施例を工程順に示す断面図である。
る。図１は本発明の一実施例の製造方法により得られた
半導体集積回路装置の断面図であり、図２は本発明の一
実施例を工程順に示す断面図である。
【０００６】まず、半導体基板１上に形成されたシリコ
ン酸化膜等からなるフィールド酸化膜や層間絶縁膜を含
む絶縁層２の上に、膜厚２０〜１００ｎｍ（ナノメー
タ）の膜厚の導電性多結晶シリコン膜３を下地に有する
膜厚約１μｍ程度のアルミニウム配線４を形成する（図
２（Ａ））。次に、膜厚１００〜３００ｎｍのシリコン
酸化膜等の絶縁膜１６をＣＶＤ法により全面に形成した
後（図２（Ｂ））、異方性のリアクティブイオンエッチ
ングを行うことによりアルミニウム配線４の側壁に絶縁
膜１６からサイドウオールスペーサ６を形成する（図２
（Ｃ））。次に、シリコン窒化膜やガラス（ＰＳＧ，Ｂ
ＰＳＧ）膜からなり膜厚約７００〜１３００ｎｍのパッ
シベーション膜５をアルミニウム配線４の上面およびサ
イドウオールスペーサ６の表面に披着して成長形成する
（図１および図２（Ｄ））。
ン酸化膜等からなるフィールド酸化膜や層間絶縁膜を含
む絶縁層２の上に、膜厚２０〜１００ｎｍ（ナノメー
タ）の膜厚の導電性多結晶シリコン膜３を下地に有する
膜厚約１μｍ程度のアルミニウム配線４を形成する（図
２（Ａ））。次に、膜厚１００〜３００ｎｍのシリコン
酸化膜等の絶縁膜１６をＣＶＤ法により全面に形成した
後（図２（Ｂ））、異方性のリアクティブイオンエッチ
ングを行うことによりアルミニウム配線４の側壁に絶縁
膜１６からサイドウオールスペーサ６を形成する（図２
（Ｃ））。次に、シリコン窒化膜やガラス（ＰＳＧ，Ｂ
ＰＳＧ）膜からなり膜厚約７００〜１３００ｎｍのパッ
シベーション膜５をアルミニウム配線４の上面およびサ
イドウオールスペーサ６の表面に披着して成長形成する
（図１および図２（Ｄ））。
【０００７】
【発明の効果】以上説明したように本発明はアルミニウ
ム配線の側面に酸化膜等の絶縁膜でサイドウォールスペ
ーサを形成することで均一な膜厚のパッシベーションの
被着が可能となり、アルミニウム配線の消失を解決し、
さらに組立工程の樹脂封入工程においてパッシベーショ
ン膜の薄い部分が封入のストレスで破壊され不純物がア
ルミニウム配線に到達することによる汚染をも解消する
という結果を有する。
ム配線の側面に酸化膜等の絶縁膜でサイドウォールスペ
ーサを形成することで均一な膜厚のパッシベーションの
被着が可能となり、アルミニウム配線の消失を解決し、
さらに組立工程の樹脂封入工程においてパッシベーショ
ン膜の薄い部分が封入のストレスで破壊され不純物がア
ルミニウム配線に到達することによる汚染をも解消する
という結果を有する。
【図１】本発明の一実施例の製造方法により得られた半
導体集積回路装置の断面図である。
導体集積回路装置の断面図である。
【図２】本発明の一実施例の半導体集積回路装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図３】従来技術の製造方法を示す断面図である。
１ 半導体基板 ２ 絶縁層 ３ 導電性多結晶シリコン膜 ４ アルミニウム配線 ５ パッシベーション膜 ６ 絶縁膜のサイドウォールスペーサー ７ 直角あるいは鋭角となっている部分 ８ 層間膜とアルミニウム配線の接合部 １６ 絶縁膜
Claims (1)
- 【請求項１】 半導体集積回路装置においてパッシベー
ション膜と接する金属配線の形成後、全面に絶縁膜を形
成し、異方性のエッチングを行って金属配線の側壁に前
記絶縁膜からなるサイドウォールスペーサーを形成した
後、パッシベーション膜を成長する工程を備えることを
特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720992A JPH05304150A (ja) | 1992-04-27 | 1992-04-27 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10720992A JPH05304150A (ja) | 1992-04-27 | 1992-04-27 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304150A true JPH05304150A (ja) | 1993-11-16 |
Family
ID=14453253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10720992A Withdrawn JPH05304150A (ja) | 1992-04-27 | 1992-04-27 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304150A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268797B1 (ko) * | 1993-12-23 | 2000-11-01 | 김영환 | 다층 금속배선 형성방법 |
| KR100335483B1 (ko) * | 1995-11-28 | 2002-11-20 | 삼성전자 주식회사 | 반도체소자의스페이서형성방법 |
-
1992
- 1992-04-27 JP JP10720992A patent/JPH05304150A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268797B1 (ko) * | 1993-12-23 | 2000-11-01 | 김영환 | 다층 금속배선 형성방법 |
| KR100335483B1 (ko) * | 1995-11-28 | 2002-11-20 | 삼성전자 주식회사 | 반도체소자의스페이서형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2623812B2 (ja) | 半導体装置の製造方法 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS62269335A (ja) | 半導体デバイスの製造方法 | |
| US4916087A (en) | Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| US5077236A (en) | Method of making a pattern of tungsten interconnection | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH05235157A (ja) | 半導体装置の製造方法 | |
| JP3402843B2 (ja) | 半導体集積回路とその製造方法 | |
| JPS6234130B2 (ja) | ||
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPH01239941A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |