KR100268797B1 - 다층 금속배선 형성방법 - Google Patents
다층 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100268797B1 KR100268797B1 KR1019930029271A KR930029271A KR100268797B1 KR 100268797 B1 KR100268797 B1 KR 100268797B1 KR 1019930029271 A KR1019930029271 A KR 1019930029271A KR 930029271 A KR930029271 A KR 930029271A KR 100268797 B1 KR100268797 B1 KR 100268797B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- metal layer
- layer
- groove
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 36
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 45
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 특히 하층 금속배선 측벽에 절연층 스페이서를 형성하여 층간 절연막의 평탄화 작업이 용이하게 한 후 평탄화용 절연막을 도포하고, 상층 금속층을 증착하는 방법에 관한 것이다.
Description
제1도 내지 제3도는 종래기술로 금속배선 형성후 절연층을 도포하는 단계를 도시한 단면도.
제4도 내지 제10도는 본 발명에 의해 금속배선 형성후 절연층을 도포하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부 절연막 2 : 금속층
2′,12 : 금속배선 3,13 : 얇은 절연막
4 : 감광막패턴 5 : 절연막
5′: 절연막 스페이서 6, 13 : 제1평탄화용 절연막
7,14 : 제2평탄화용 절연막 15 : 보이드(Void)
20 : 홈
본 발명은 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 특히 하층 금속배선 측벽에 절연층 스페이서를 형성하여 층간 절연막의 펑탄화 작업이 용이하게 한 후 평탄화용 절연막을 도포하고, 상층 금속층을 증착하는 방법에 관한 것이다.
반도체 소자의 집적도가 높아짐에 따라 하층 금속배선이 높은 에스펙트비(Aspect Ratio)를 갖기 때문에 후속 공정에서 절연막을 평탄하게 도포하는 것이 어렵게 된다.
종래기술을 제1도 내지 제3도를 참조하여 설명하면 다음과 같다.
제1도는 하부 절연막(1) 상부에 하부 금속층을 도포한 후 패턴공정으로 하부 금속배선(12)을 형성한 단면도이다.
제2도는 제1도 공정후 전체적으로 제1평탄화용 절연막(13)을 증착한 단면도이다.
제3도는 제2도 공정후, 제2평탄화용 절연막(14)을 두껍게 증착한 단면도로서, 에스펙트비가 높은 금속배선(12) 표면에서는 제2평탄화용 절연막(14)의 스텝커버리지가 저하되어 금속배선 사이에 보이드(15)가 발생됨을 도시한다.
상기와 같이 평탄화용 절연막이 형성된 보이드는 절연 기능을 저하시키고 반도체 소자의 불량을 초래하게 된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 하층 금속배선 측벽에 산화막 스페이서를 형성하여 단차를 완화시킨 다음, 평탄화용 절연막을 도포하여 절연막에 보이드가 발생퇴는 것을 방지한 후, 상층 금속층을 증착하는 다음 금속배선 형성방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 다층 금속 배선 형성방법에 있어서, 하부절연막 상부에 금속층을 증착하고, 그 상부에 얇은 절연막을 증착하는 단계와, 금속배선 마스크를 이용한 식각공정으로 상기 얇은 절연막과 그 하부의 금속층의 일정두께를 식각하여 홈을 형성하는 단계와, 상기 홈 측벽에 절연막 스페이서를 형성하는 단계와, 상기 얇은 절연막과 절연막 스페이서를 마스크로 하여 홈 저부의 나머지 금속층을 식각하여 상측은 좁고 하측은 넓게 형성되어 단차가 형성된 ‘철(凸)’자형의 ‘금속배선을 형성하는 단계와, 전체표면 상부에 소정 두께의 제1평탄화용 절연막을 형성하고, 상기 제1평탄화용 절연막 상부에 제2평탄화용 절연막을 형성하여 평탄화시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제4도 내지 제10도는 본 발명에 의해 하층 금속배선을 형성하고 그 상부에 평탄화용 절연막을 도포하는 단계를 도시한 단면도이다.
제4도는 하부 절연막(1) 상부에 금속층(2)을 증착한 다음, 그 상부에 얇은 절연막(3)을 증착하고, 그 상부에 금속배선 마스크용 감광막 패턴(4)을 형성한 단면도이다. 여기서 상기 얇은 절연막(3)은 산화막을 PECVD(Plasma Enhancement Chemical Vapor Deposition) 방식으로 증착하는데 금속층(2)의 낮은 용융점 보다 더 낮은 온도에서 얇은 산화막을 증착해야 하기 때문이다.
제5도는 노출된 얇은 절연박(3)을 식각하고, 계속하여 노출된 금속층(2)의 일정두께(예를들어 전체 두께의 40%)를 식각하여 홈(20)을 형성한 단면도이다.
제6도는 상기 감광막 패턴(4)을 제거한 다음, 전체적으로 절연막(5)을 증착한 상태의 단면도이다.
제7도는 상기 절연막(5)을 블랜킷 비등방성 식각(Blanket Nonisotropic Etch)으로 식각하여 상기 홈(20) 측벽에 절연막 스페이서(5′)를 형성한 단면도이다.
제8도는 상기 얇은 절연막(3) 및 절연막 스페이서(5′)를 마스크로 하여 홈 (20) 저부의 나머지 금속층(2)을 비등방성 식각하여 금속배선(2′)을 형성한 단면도로서, 금속배선(2′) 측벽에 형성된 절연막 스페이서(5′)로 인해 후속 공정의 절연막 평탄화 공정이 용이해진다.
제9도는 전체적으로 제1평탄화용 절연막(7)을 증착한 단면도이다.
제10도는 제1평탄화용 절연막(6) 상부에 제2평탄화용 절연막(7)을 도포한 단면도로서, 하층 금속배선(2′) 사이에 도포된 제1평탄화용 절연막(6)에 보이드가 형성되지 않음을 도시한다. 이후 공정은 상층 금속층을 증착하고, 패턴공정으로 상층 금속배선을 형성한다.
상기한 본 발명에 의하면, 하층 금속배선 상부에 절연막을 평탄화시켜 상층 금속배선 형성을 용이하게 한다. 또한, 64M DRAM급 이상(디자인룰 0.4㎛이하)의 초고집적반도체 소자의 높은 에스펙트비를 갖는 하층 금속배선 상부에서 절연막 스페이서를 이용하여 평탄화용 절연막에 보이드가 발생되지 않은 상태로 용이하게 도포할 수 있다.
Claims (3)
- 다층 금속 배선 형성방법에 있어서, 하부절연막 상부에 금속층을 형성하고, 그 상부에 얇은 절연막을 증착하는 단계와, 금속배선 마스크를 이용한 상기 얇은 절연막과 그 하부의 금속층의 일정 영역의 일정두께를 식각하여 홈을 형성하는 단계와, 상기 홈 측벽에 절연막 스페이서를 형성하는 단계와, 상기 얇은 절연막과 절연막 스페이서를 마스크로 하여 홈 저부의 나머지 두께의 금속층을 식각하여 상측은 좁고 하측은 넓게 형성되어 단차가 형성된 ‘철(凸)’자형의 금속배선을 형성하는 단계와, 전체표면 상부에 소정 두께의 제1평탄화용 절연막을 형성하고, 상기 제1평탄화용 절연막 상부에 제2평탄화용 절연막을 형성하여 평탄화시키는 단계를 포함하는 다층 금속 배턴 형성방법.
- 제1항에 있어서, 상기 금속층 상부에 증착하는 얇은 절연막은 산화막을 PECVD 방식으로 증착하는 것을 특징으로 하는 다층 금속 배선 형성방법.
- 제1항에 있어서, 상기 홈을 형성할때 금속층 두께의 40% 정도만 식각하는 것을 특징으로 하는 다층 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021224A KR950021224A (ko) | 1995-07-26 |
| KR100268797B1 true KR100268797B1 (ko) | 2000-11-01 |
Family
ID=19372315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268797B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63161645A (ja) * | 1986-12-24 | 1988-07-05 | Sharp Corp | 半導体装置の製造方法 |
| JPH05304150A (ja) * | 1992-04-27 | 1993-11-16 | Nec Yamaguchi Ltd | 半導体集積回路装置の製造方法 |
-
1993
- 1993-12-23 KR KR1019930029271A patent/KR100268797B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63161645A (ja) * | 1986-12-24 | 1988-07-05 | Sharp Corp | 半導体装置の製造方法 |
| JPH05304150A (ja) * | 1992-04-27 | 1993-11-16 | Nec Yamaguchi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021224A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100268797B1 (ko) | 다층 금속배선 형성방법 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| KR100323719B1 (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR20020078885A (ko) | 반도체 소자의 비어콘택 형성방법 | |
| KR100444769B1 (ko) | 반도체 장치의 다층 배선 형성 방법 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100244707B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| KR100230365B1 (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR0172505B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20000027825A (ko) | 반도체 장치의 평탄화 방법 | |
| KR20000000882A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR20000039692A (ko) | 반도체장치의 비어홀 형성방법 | |
| KR20010004188A (ko) | 반도체소자의 듀얼대머선 형성방법 | |
| KR20010088091A (ko) | 반도체 장치의 평탄화 방법 | |
| KR20030068836A (ko) | 반도체 장치의 제조 방법 | |
| KR19980057020A (ko) | 반도체 장치의 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |