KR950021224A - 다층 금속배선 형성방법 - Google Patents
다층 금속배선 형성방법 Download PDFInfo
- Publication number
- KR950021224A KR950021224A KR1019930029271A KR930029271A KR950021224A KR 950021224 A KR950021224 A KR 950021224A KR 1019930029271 A KR1019930029271 A KR 1019930029271A KR 930029271 A KR930029271 A KR 930029271A KR 950021224 A KR950021224 A KR 950021224A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- metal layer
- depositing
- layer
- forming
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract 7
- 238000000151 deposition Methods 0.000 claims abstract 5
- 125000006850 spacer group Chemical group 0.000 claims abstract 3
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract 5
- 239000011229 interlayer Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 특히 하층 금속배선 측벽에 절연층 스페이서를 형성하여 층간 절연막의 평탄화 작업이 용이하게 한 후 평탄화용 절연막을 도포하며, 상층 금속층을 증착하는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제10도는 본 발명에 의해 금속배선 형성후 절연층을 도포하는 단계를 도시한 단면도.
Claims (4)
- 다층 금속 배선 형성방법에 있어서, 하부절연막 상부에 금속층을 증착하고, 그 상부에 얇은 절연막을 증착하는 단계와, 금속배선 마스크를 이용한 식각공정으로 상기 얇은 절연막과 그 하부의 금속층의 일정두께를 식각하여 홈을 형성하는 단계와, 상기 홈 측벽에 절연막 스페이서를 형성하는 단계와, 상기 얇은 절연막과 절연막 스페이서를 마스크를 하여 홈 저부의 금속층을 식각하여 금속배선을 형성하는 단계와, 전체적으로 얇은 절연막을 증착하고, 그 상부에 평탄화용 절연막을 도포하여 평탄화시키는 단계와, 상기 평탄화용 절연막 상부에 상부 금속층을 증착하는 단계를 포함하는 다층 금속 배선 형성방법.
- 제1항에 있어서, 상기 금속층 상부에 증착하는 얇은 절연막은 산화막을 PECVD 방식으로 증착하는 것을 특징으로 하는 다층 금속배선 형성방법.
- 제1항에 있어서, 상기 홈을 형성할 때 금속층 두께의 40% 정도만 식각하는 것을 특징으로 하는 다층 금속배선 형성방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021224A true KR950021224A (ko) | 1995-07-26 |
| KR100268797B1 KR100268797B1 (ko) | 2000-11-01 |
Family
ID=19372315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029271A KR100268797B1 (ko) | 1993-12-23 | 1993-12-23 | 다층 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268797B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63161645A (ja) * | 1986-12-24 | 1988-07-05 | Sharp Corp | 半導体装置の製造方法 |
| JPH05304150A (ja) * | 1992-04-27 | 1993-11-16 | Nec Yamaguchi Ltd | 半導体集積回路装置の製造方法 |
-
1993
- 1993-12-23 KR KR1019930029271A patent/KR100268797B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268797B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015542A (ko) | 반도체장치의 다층배선형성법 | |
| KR900002450A (ko) | 스페이서를 이용한 미세선폭 형성방법 | |
| KR950021224A (ko) | 다층 금속배선 형성방법 | |
| KR980005442A (ko) | 금속배선 형성방법 | |
| KR940001374A (ko) | 필라반대형상 평탄화를 이용한 다층배선의 반도체 장치의 제조방법 | |
| KR930022473A (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR970053587A (ko) | 다층의 금속층을 포함하는 반도체 소자 제조 방법 | |
| KR970003854A (ko) | 다층 금속배선 형성방법 | |
| KR950021425A (ko) | 다층 금속배선 형성방법 | |
| KR970053517A (ko) | 반도체장치의 다층배선구조 형성방법 | |
| KR950009965A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR960002681A (ko) | 다층 금속배선 형성방법 | |
| KR950021079A (ko) | 반도체장치의 제조방법 | |
| KR970018413A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR920005362A (ko) | 배선층간의 절연막 평탄화방법 | |
| KR950030263A (ko) | 반도체장치 제조방법 | |
| KR960002668A (ko) | 다층구조 금속막 형성방법 | |
| KR970023738A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR920010864A (ko) | 평탄화된 금속배선 형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| JPS5760854A (en) | Wiring of semiconductor device | |
| KR960002636A (ko) | 금속 층간 절연막 형성 방법 | |
| KR970053562A (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| KR970052885A (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR920010835A (ko) | 모스소자의 콘택트홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |