KR950009965A - 반도체 소자의 층간 절연막 형성방법 - Google Patents
반도체 소자의 층간 절연막 형성방법 Download PDFInfo
- Publication number
- KR950009965A KR950009965A KR1019930018759A KR930018759A KR950009965A KR 950009965 A KR950009965 A KR 950009965A KR 1019930018759 A KR1019930018759 A KR 1019930018759A KR 930018759 A KR930018759 A KR 930018759A KR 950009965 A KR950009965 A KR 950009965A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- teos oxide
- semiconductor device
- film
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims abstract 9
- 239000010408 film Substances 0.000 claims abstract 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 5
- 229910052751 metal Inorganic materials 0.000 claims abstract 5
- 239000002184 metal Substances 0.000 claims abstract 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 2
- 239000010409 thin film Substances 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- XOUPWBJVJFQSLK-UHFFFAOYSA-J titanium(4+);tetranitrite Chemical compound [Ti+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O XOUPWBJVJFQSLK-UHFFFAOYSA-J 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막 형성방법에 관한 것으로, 특히 반도체 소자의 제조공정 중 금속배선 형성후 그 상부에 도포되는 층간 절연막을 평탄화하기 위하여, 금속배선용 알루미늄(Al)을 증착한 후 그 상부에 TEOS 산화막을 얇게 증착하여 마스크 공정 및 식각공정으로 금속배선을 형성하여 금속배선 상층부는 O3-TEOS 산화막 증착속도가 빠른 알루미늄이 노출되도록 한 다음, 전체적으로 O3-TEOS 산화막을 증착하여 평탄화 된 층간 절연막을 형성하는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3d도는 본 발명에 의한 반도체 소자의 층간 절연막을 형성하는 단계를 도시한 단면도.
Claims (1)
- 반도체 소자의 층간 절연막 형성방법에 있어서, BPSG(1) 상부에 금속배선용 알루미늄(12a)을 증착한 후, 그 상부에 티타늄 나이트라이드막(13)을 얇게 증착하고, 상기 티타늄 나이트라이드막(13) 상부에 PECVD방법을 이용하여 TEOS 산화막(14)을 얇게 증착하는 단계와, 상기 TEOS 산화막(14) 상부에 포토레지스트(15)를 도포 및 패턴화한 후, 상기 패턴화된 포토레지스트(15)를 이용하여 상기 TEOS 산화막(14), 티타늄 나이트라이트(13) 및 알루미늄(12a)을 순차적으로 식각하는 단계와, 상기 패턴화된 포토레지스트(15)를 O2-플라즈마 처리로 제거하여 상층부에 TEOS 산화막(14)이 존재하는 다수의 금속배선(12)을 형성하는 단계와, 상기 단계로부터 전체구조상에 APCVD방법을 이용하여 O3-TEOS 산화막(16)을 증착하는 단계로 이루어져 평탄화된 층간 절연막을 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018759A KR100246808B1 (ko) | 1993-09-17 | 1993-09-17 | 반도체 소자의 층간 절연막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018759A KR100246808B1 (ko) | 1993-09-17 | 1993-09-17 | 반도체 소자의 층간 절연막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950009965A true KR950009965A (ko) | 1995-04-26 |
| KR100246808B1 KR100246808B1 (ko) | 2000-03-15 |
Family
ID=19363779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930018759A KR100246808B1 (ko) | 1993-09-17 | 1993-09-17 | 반도체 소자의 층간 절연막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100246808B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101037485B1 (ko) * | 2008-06-26 | 2011-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
-
1993
- 1993-09-17 KR KR1019930018759A patent/KR100246808B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100246808B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6042999A (en) | Robust dual damascene process | |
| KR19980080955A (ko) | 반도체 장치와 그의 제조방법 | |
| US6376360B1 (en) | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| KR950015610A (ko) | 집적 회로 제조 방법 | |
| KR950009965A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| KR0124641B1 (ko) | 반도체장치 제조방법 | |
| KR950021354A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100197118B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
| KR970052943A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR960026235A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR960002644A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR940001373A (ko) | 다층금속 배선구조를 이용한 반도체 장치의 제조방법 | |
| JPH05243388A (ja) | 半導体装置の製造方法 | |
| KR960030373A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR930001379A (ko) | 반도체 장치의 금속배선 연결방법 | |
| KR970053538A (ko) | 반도체 소자의 다층 금속배선 구조 및 형성방법 | |
| JPS61259545A (ja) | 半導体装置の製造方法 | |
| JPH0453233A (ja) | 半導体装置の製造方法 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| KR970052299A (ko) | 반도체 소자의 비아콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |