KR970053522A - 반도체 장치의 다층배선 형성방법 - Google Patents
반도체 장치의 다층배선 형성방법 Download PDFInfo
- Publication number
- KR970053522A KR970053522A KR1019950048312A KR19950048312A KR970053522A KR 970053522 A KR970053522 A KR 970053522A KR 1019950048312 A KR1019950048312 A KR 1019950048312A KR 19950048312 A KR19950048312 A KR 19950048312A KR 970053522 A KR970053522 A KR 970053522A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- depositing
- layer
- insulator
- resultant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract 19
- 239000002184 metal Substances 0.000 claims abstract 19
- 238000000151 deposition Methods 0.000 claims abstract 13
- 239000012212 insulator Substances 0.000 claims abstract 10
- 238000000059 patterning Methods 0.000 claims abstract 6
- 238000001465 metallisation Methods 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract 6
- 239000011229 interlayer Substances 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 다층배선 형성방법에 관한 것으로, 먼저 배선공정을 위한 기판위에 제1절연체를 증착하고 이를 패터닝하여 제1층 배선패턴을 형성하는 공정과; 상기 결과물위에 제1금속을 증착하고 이를 평탄화하여 제1금속배선패턴을 형성하는 공정과; 상기 결과물위에 제2절연체를 증착하고 이를 패터닝하여 제1콘택트홀패턴을 형성하는 공정과; 상기 결과물위에 제2금속을 증착하고 이를 평탄화하여 제1콘택트를 형성하는 공정과; 상기 결과물위에 제3절연체를 증착한 후 이를 패터닝하여 제2층 배선패턴을 형성하는 공정과; 상기 결과물위에 제3금속을 증착한 후 평탄화하여 제2층 금속배선패턴을 형성하는 공정으로 이루어지는 것을 특징으로 한다. 이에 따라 상기 본 발명에 따른 다층배선 형성방법은, 첫째 동일층에 형성되는 금속배선을 미세한 패턴으로 형성할 수 있고, 둘째 절연성이 양호한 층간 절연층을 선택함으로써 상기 층간 절연층의 두께를 줄여 형성할 수 있으며, 셋째 간단하면서도 신뢰성이 높은 평탄화공정을 적용함으로써 반도체장치의 스텝 커버리지를 양호하게 형성하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는(a) 내지 (i)는 본 발명에 따른 반도체 장치의 다층배선 형성방법을 설명하기 위한 공정수순도.
Claims (7)
- 기판위에 제1절연체를 증착하고 이를 패터닝하여 제1층 배선패턴을 형성하는 공정과; 상기 결과물위에 제1금속을 증착하고 이를 평탄화하여 제1금속배선패턴을 형성하는 공정과; 상기 결과물위에 제2절연체를 증착하고 이를 패터닝하여 제1콘택트홀패턴을 형성하는 공정과; 상기 결과물위에 제2금속을 증착하고 이를 평탄화하여 제1콘택트(플러그)를 형성하는 공정과; 상기 결과물위에 제3절연체를 증착한 후 이를 패터닝하여 제2층 배선패턴을 형성하는 공정과; 상기 결과물위에 제3금속을 증착한 후 평탄화하여 제2층 금속배선패턴을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제1항에 있어서, 상기 기판의 최상층에는 실리콘 산화막을 증착하고 제1절연층에는 질화막(Si3N4)을 증착하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제1항에 있어서, 상기 제1금속은 알루미늄, 텅스텐, 구리, 질화티타늄 중에서 하나의 금속을 화학 기상 성장법으로 형성하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제3항에 있어서, 상기 제1금속을 물리적 증착법(PVD)으로 증착하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제1항 또는 제3항에 있어서, 제1금속층을 광택내기방법으로 평탄화하여 제1층 금속배선패턴을 형성하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제1항 또는 제3항에 있어서, 제1금속층은 포토레지스트 또는 유기수직막을 도포한 후 에치백하여 평탄화하여 제1층 금속배선패턴을 형성하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
- 제1항 또는 제2항에 있어서, 상기 제2절연층은 실리콘산화막, 질화막과 실리콘산화막을 순차적인 증착하여 형성하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048312A KR0167282B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 장치의 다층배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048312A KR0167282B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 장치의 다층배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053522A true KR970053522A (ko) | 1997-07-31 |
| KR0167282B1 KR0167282B1 (ko) | 1999-02-01 |
Family
ID=19439002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048312A KR0167282B1 (ko) | 1995-12-11 | 1995-12-11 | 반도체 장치의 다층배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167282B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486108B1 (ko) * | 1997-12-19 | 2005-08-31 | 매그나칩 반도체 유한회사 | 반도체장치의다층배선형성방법 |
-
1995
- 1995-12-11 KR KR1019950048312A patent/KR0167282B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0167282B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020030280A1 (en) | Semiconductor device having dual damascene line structure and method for fabricating the same | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
| KR100664339B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| KR100772073B1 (ko) | 엠아이엠 캐패시터 제조방법 | |
| KR100197118B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| KR960039148A (ko) | 반도체 장치의 층간접속방법 | |
| KR970008488A (ko) | 반도체소자 배선형성방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR960006701B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR950030263A (ko) | 반도체장치 제조방법 | |
| KR950012688A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR970052943A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR950009965A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| KR970013212A (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| KR960026235A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR20030020304A (ko) | 반도체 디바이스의 신뢰성을 향상시키기 위한 인시츄 확산장벽 및 구리 금속화 | |
| KR20000059383A (ko) | 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 17 |
|
| EXPY | Expiration of term |