KR20000059383A - 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법 - Google Patents

엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법 Download PDF

Info

Publication number
KR20000059383A
KR20000059383A KR1019990006934A KR19990006934A KR20000059383A KR 20000059383 A KR20000059383 A KR 20000059383A KR 1019990006934 A KR1019990006934 A KR 1019990006934A KR 19990006934 A KR19990006934 A KR 19990006934A KR 20000059383 A KR20000059383 A KR 20000059383A
Authority
KR
South Korea
Prior art keywords
lpd
sio
film
forming
layer
Prior art date
Application number
KR1019990006934A
Other languages
English (en)
Inventor
신홍재
이해정
구주선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990006934A priority Critical patent/KR20000059383A/ko
Publication of KR20000059383A publication Critical patent/KR20000059383A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

LPD(liquid-phase deposition) 방법에 의하여 형성되는 실리콘 산화막을 층간절연막으로 이용하는 듀얼 다마신(dual damascene) 공정에 의하여 다층 배선 구조를 형성하는 방법에 관하여 개시한다. 본 발명에서는 상면에 소정의 막이 형성된 반도체 기판상에 상기 소정의 막의 상면을 일부 노출시키는 제1 LPD-SiO2증착 방지 패턴을 형성한다. 상기 노출된 소정의 막 위에만 제1 LPD-SiO2막을 상기 제1 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성한다. 상기 제1 LPD-SiO2증착 방지 패턴의 상면을 전부 덮는 동시에 상기 제1 LPD-SiO2막의 상면의 일부를 노출시키는 제2 LPD-SiO2증착 방지 패턴을 형성한다. 상기 노출된 제1 LPD-SiO2막 위에만 제2 LPD-SiO2막을 상기 제2 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성한다. 상기 소정의 막 위에 비아홀 및 배선 형성 영역을 한정하는 듀얼 다마신 층간절연막 구조만 남도록 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴을 제거한다. 상기 비아홀 및 배선 형성 영역 내에 도전 물질을 채워서 배선층을 형성한다.

Description

엘피디 실리콘 산화막을 이용한 다층 배선 구조 형성 방법 {Method for forming multilevel interconnection using LPD-SiO2 film}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 LPD(liquid-phase deposition) 방법에 의하여 형성되는 실리콘 산화막을 층간절연막으로 이용하는 듀얼 다마신(dual damascene) 공정에 의하여 다층 배선 구조를 형성하는 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 다층 배선 구조를 가지는 금속 배선층이 필요하게 되고, 또한 금속 배선 사이의 간격이 점차 좁아지게 되었다. 이에 따라, 동일층상에서 서로 인접한 금속 배선층 사이 또는 상하로 인접한 각 배선층 사이에 존재하는 기생 저항(R) 및 커패시턴스(C) 성분들이 가장 중요한 문제로 되었다.
금속 배선 시스템에서 기생 저항 및 커패시턴스 성분들은 RC에 의해 유도되는 지연(delay)에 의하여 소자의 전기적 성능을 열화시킨다. 또한, 배선층간에 존재하는 기생 저항 및 커패시턴스 성분들은 칩의 총 전력 소모량을 증가시키고 신호 누설량을 증가시킨다.
따라서, 초고집적 반도체 소자에 있어서 RC가 작은 다층 배선 기술을 개발하는 것이 매우 중요한 문제이다.
RC가 작은 고성능의 다층 배선 구조를 형성하기 위하여는 비저항이 낮은 금속을 사용하여 배선층을 형성하거나 유전율이 낮은 절연막을 사용할 필요가 있다.
금속 배선층에서의 저항을 낮추기 위하여, 금속 배선층을 형성하는 금속 재료로서 비저항이 낮은 금속, 예를 들면 구리를 사용하는 연구가 현재 활발하게 진행되고 있다.
구리 배선은 사진 식각 기술에 의하여 직접 패터닝하여 얻기는 어렵다. 따라서, 구리 배선을 형성하기 위하여 듀얼 다마신 공정을 주로 이용하고 있다.
또한, 금속 배선층 사이에서 발생되는 커패시턴스를 줄이기 위하여 금속 배선 사이의 층간절연막으로서 저유전막을 사용하는 기술이 개발되고 있다.
그러나, 종래 기술에서는 저유전막을 층간절연막으로 사용하더라도, 듀얼 다마신 공정에 수반되는 층간절연막의 패터닝시 식각 저지를 위한 마스크층으로서 실리콘 질화막(silicon nitride film) 또는 실리콘 산화질화막(silicon oxynitride film)과 같이 유전율이 비교적 높은 재료를 사용하였다. 그리고, 이와 같이 유전율이 높은 마스크층은 소자가 완성된 후에도 층간절연막 사이에 남아 있게 되어 층간절연막의 평균 유전율을 상승시킴으로써, 층간절연막으로서 저유전막을 사용하는 효과를 감소시키는 결과를 초래하였다.
또한, 종래 기술에 의한 듀얼 다마신 공정에서는 적어도 2회의 사진 공정 및 건식 식각 공정이 포함되므로 공정이 복잡하게 되는 단점이 있다.
본 발명의 목적은 반도체 소자에서 듀얼 다마신 공정을 이용하여 다층 금속 배선을 형성할 때 각 금속 배선 사이에서 발생되는 기생 커패시턴스를 최소화할 수 있는 다층 배선 구조를 간단한 공정에 의하여 형성하는 방법을 제공하는 것이다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 장치의 다층 배선 구조 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 다층 배선 구조 형성 방법에 서는 상면에 소정의 막이 형성된 반도체 기판상에 상기 소정의 막의 상면을 일부 노출시키는 제1 LPD-SiO2증착 방지 패턴을 형성한다. 상기 노출된 소정의 막 위에만 제1 LPD-SiO2막을 상기 제1 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성한다. 상기 제1 LPD-SiO2증착 방지 패턴의 상면을 전부 덮는 동시에 상기 제1 LPD-SiO2막의 상면의 일부를 노출시키는 제2 LPD-SiO2증착 방지 패턴을 형성한다. 상기 노출된 제1 LPD-SiO2막 위에만 제2 LPD-SiO2막을 상기 제2 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성한다. 상기 소정의 막 위에 비아홀 및 배선 형성 영역을 한정하는 듀얼 다마신 층간절연막 구조만 남도록 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴을 제거한다. 상기 비아홀 및 배선 형성 영역 내에 도전 물질을 채워서 배선층을 형성한다.
상기 소정의 막은 그 위에 LPD-SiO2의 증착이 가능한 시드층(seed layer)으로 될 수 있으며, 이 경우에는 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴을 제거한 후 상기 비아홀에 의하여 노출되는 상기 시드층을 제거한다.
바람직하게는, 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴은 각각 포토레지스트로 이루어진다.
본 발명에 의하면, 본 발명에서는 유전율이 비교적 낮은 LPD-SiO2막에 의하여만 듀얼 다마신 층간절연막을 형성하므로, 각 배선층 사이의 층간절연막의 평균 유전율이 현저히 감소될 수 있고, 공정이 간단해지는 이점이 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 장치의 다층 배선 구조 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 상면에 제1 배선층(12)이 형성된 반도체 기판(10)상에서, 상기 제1 배선층(12)을 전부 덮도록 시드층(seed layer)(20)을 얇게, 예를 들면 약 100Å의 두께로 형성한다. 상기 시드층(20)은 그 상면에 LPD 방법에 의하여 형성되는 실리콘 산화막(이하, "LPD-SiO2막"이라 함)이 증착될 수 있는 막, 예를 들면 PECVD(plasma-enhanced chemical vapor deposition) 방법에 의하여 형성된 실리콘 산화막으로 이루어진다.
상기 시드층(20)은 후속 공정에서 LPD-SiO2막이 형성될 하지막 표면이 LPD-SiO2가 증착 가능한 상태로 되도록 하기 위하여 상기 하지막 위에 형성하는 것이다. 따라서, 상기 LPD-SiO2막의 하지막이 예를 들면 열산화막, CVD(chemical vapor deposition) 방법에 의하여 증착된 실리콘 산화막, PECVD 방법에 의하여 형성된 실리콘 산화막, 표면에 자연 산화막이 형성되어 있는 실리콘막, 표면에 자연 산화막이 형성되어 있는 폴리실리콘막, 스퍼터링 방법에 의하여 형성된 텅스텐 실리사이드막 등으로 이루어진 경우에는 이들 막 위에 별도의 시드층을 형성하지 않아도 이들 막 위에 직접 LPD-SiO2막을 증착하는 것이 가능하다. 따라서, 상기 제1 배선층(12)이 예를 들면 스퍼터링 방법에 의하여 형성된 텅스텐 실리사이드막과 같이 그 위에 LPD-SiO2막을 직접 형성하는 것이 가능한 도전막으로 이루어진 경우에는 상기 시드층(20)은 생략 가능하다.
또는, 상기 반도체 기판(10)의 상면에 상기 제1 배선층(12)과 같은 도전막이 노출되어 있지 않고, 예를 들면 열산화막, CVD(chemical vapor deposition) 방법에 의하여 증착된 실리콘 산화막, PECVD 방법에 의하여 형성된 실리콘 산화막, 표면에 자연 산화막이 형성되어 있는 실리콘막 등과 같은 절연막이 노출되어 있는 경우에도 마찬가지로 이들 막 위에 직접 LPD-SiO2막을 형성하는 것이 가능하므로 상기 시드층(20) 형성 단계를 생략할 수 있다.
그러나, LPD-SiO2막의 하지막이 예를 들면 포토레지스트막, 테플론(Teflon), 표면에 자연 산화막이 형성되어 있지 않은 실리콘막 또는 스퍼터링 방법에 의하여 형성된 텅스텐막 등과 같이 LPD-SiO2증착이 불가능한 막인 경우에는 그와 같은 하지막 위에 상기 시드층(20)을 형성하는 것은 필수적이다.
도 2를 참조하면, 상기 시드층(20)이 형성된 결과물상에서 상기 제1 배선층과 후속 공정에서 형성될 상부의 배선층을 연결시키기 위한 비아 콘택을 형성하여야 하는 위치에 상기 비아 콘택과 동일한 폭 및 높이를 가지는 제1 LPD-SiO2증착 방지 패턴(30), 예를 들면 제1 포토레지스트 패턴을 형성한다.
상기 제1 LPD-SiO2증착 방지 패턴(30)은 그 위에 LPD-SiO2막이 형성되지 않는 막질이라면 어느 막이든 가능하다. 본 실시예에서는 상기 제1 LPD-SiO2증착 방지 패턴(30)으로서 포토레지스트 패턴을 형성하는 것으로 설명한다.
도 3을 참조하면, 상기 제1 LPD-SiO2증착 방지 패턴(30)이 형성된 결과물 전면에 제1 LPD-SiO2막(42)을 상기 제1 LPD-SiO2증착 방지 패턴(30)의 두께와 동일한 두께로 형성한다. 그 결과, 상기 제1 LPD-SiO2증착 방지 패턴(30) 위에는 LPD-SiO2가 증착되지 않고, 상기 제1 LPD-SiO2증착 방지 패턴(30)에 의하여 노출되는 상기 시드층(30)상에만 상기 제1 LPD-SiO2막(42)이 형성된다.
도 4를 참조하면, 상기 제1 LPD-SiO2증착 방지 패턴(30)의 상면을 덮는 동시에 상기 제1 LPD-SiO2막(42)의 상면의 일부를 노출시키는 제2 LPD-SiO2증착 방지 패턴(32), 예를 들면 제2 포토레지스트 패턴을 형성한다. 상기 제2 LPD-SiO2증착 방지 패턴(32)은 후속 공정에서 제2 배선층이 형성될 영역에 상기 제2 배선층과 동일한 폭 및 두께를 가지도록 형성되는 것으로서, 상기 제1 LPD-SiO2증착 방지 패턴(30)과 마찬가지로 그 위에 LPD-SiO2막이 형성되지 않는 막질이라면 어느 막이든 가능하다. 본 실시예에서는 상기 제2 LPD-SiO2증착 방지 패턴(32)으로서 포토레지스트 패턴을 형성하는 것으로 설명한다.
도 5를 참조하면, 상기 제2 LPD-SiO2증착 방지 패턴(32)이 형성된 결과물 전면에 제2 LPD-SiO2막(44)을 상기 제2 LPD-SiO2증착 방지 패턴(32)의 두께와 동일한 두께로 형성한다. 그 결과, 상기 제2 LPD-SiO2증착 방지 패턴(32) 위에는 LPD-SiO2가 증착되지 않고, 상기 제2 LPD-SiO2증착 방지 패턴(32)에 의하여 노출되는 상기 제1 LPD-SiO2막(42)상에만 상기 제2 LPD-SiO2막(44)이 형성된다.
도 6을 참조하면, 습식 또는 건식 방법에 의하여 제2 LPD-SiO2증착 방지 패턴(32) 및 제1 LPD-SiO2증착 방지 패턴(30)을 제거한다. 그 결과, 상기 제1 LPD-SiO2막(42)에 의하여 비아홀(h1)이 한정되고, 제2 LPD-SiO2막(44)에 의하여 배선 형성 영역(h2)이 한정된다. 이로써, 상기 제1 LPD-SiO2막(42) 및 제2 LPD-SiO2막(44)으로 이루어지는 듀얼 다마신(dual damascene) 층간절연막 구조가 얻어진다.
도 7을 참조하면, 상기 비아홀(h1)을 통하여 노출되는 상기 시드층(20)을 건식 식각 방법 또는 스퍼터링 방법에 의하여 제거함으로써, 상기 비아홀(h1)을 통하여 제1 배선층(12)을 노출시킨다.
도 8을 참조하면, 상기 비아홀(h1)에 의하여 상기 제1 배선층(12)이 노출된 결과물상에 도전 물질, 예를 들면 구리, 알루미늄, 또는 텅스텐과 같은 금속 물질을 상기 비아홀(h1) 및 상기 배선 형성 영역(h2)이 완전히 채워질 정도로 충분한 두께로 증착한 후, CMP(chemical mechanical polishing) 방법에 의하여 상기 제2 LPD-SiO2막(44) 상부의 도전 물질을 제거함으로써, 상기 비아홀(h1)을 채우는 콘택(52) 및 상기 콘택(52)을 통하여 상기 제1 배선층(10)과 연결되는 제2 배선층(54)을 형성한다. 이로써, 본 발명에 따라 LPD-SiO2막을 층간 절연막으로 이용하는 듀얼 다마신 공정에 의하여 다층 배선 구조를 완성하게 된다.
본 발명에 의하면, LPD-SiO2가 포토레지스트와 같은 물질 위에서는 증착되지 않는 성질을 이용하여 LPD-SiO2막에 의하여 듀얼 다마신 층간 절연막 구조를 형성한 후 하부 배선층과 연결되는 콘택 및 배선층을 동시에 형성한다. 따라서, 듀얼 다마신 공정을 이용하여 다층 배선 구조를 형성할 때, 식각 저지를 위한 마스크층으로서 유전율이 비교적 큰 물질을 채용하는 종래 기술과는 달리, 본 발명에서는 유전율이 비교적 큰 물질로 이루어지는 마스크층을 형성할 필요가 없으며, 공정이 간단해지는 이점이 있다. 또한, 유전율이 비교적 낮은 LPD-SiO2막에 의하여만 층간절연막을 형성하므로, 각 배선층 사이의 층간절연막의 평균 유전율이 종래 기술에 비하여 현저히 감소될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세히 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (3)

  1. (a) 상면에 소정의 막이 형성된 반도체 기판상에 상기 소정의 막의 상면을 일부 노출시키는 제1 LPD-SiO2증착 방지 패턴을 형성하는 단계와,
    (b) 상기 노출된 소정의 막 위에만 제1 LPD-SiO2막을 상기 제1 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성하는 단계와,
    (c) 상기 제1 LPD-SiO2증착 방지 패턴의 상면을 전부 덮는 동시에 상기 제1 LPD-SiO2막의 상면의 일부를 노출시키는 제2 LPD-SiO2증착 방지 패턴을 형성하는 단계와,
    (d) 상기 노출된 제1 LPD-SiO2막 위에만 제2 LPD-SiO2막을 상기 제2 LPD-SiO2증착 방지 패턴과 동일한 높이로 형성하는 단계와,
    (e) 상기 소정의 막 위에 비아홀 및 배선 형성 영역을 한정하는 듀얼 다마신 층간절연막 구조만 남도록 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴을 제거하는 단계와,
    (f) 상기 비아홀 및 배선 형성 영역 내에 도전 물질을 채워서 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 구조 형성 방법.
  2. 제1항에 있어서,
    상기 단계 (a)에서 상기 소정의 막은 그 위에 LPD-SiO2의 증착이 가능한 시드층(seed layer)이고,
    상기 단계 (e) 후 상기 단계 (f) 전에 상기 비아홀에 의하여 노출되는 상기 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 구조 형성 방법.
  3. 제1항에 있어서, 상기 제1 LPD-SiO2증착 방지 패턴 및 제2 LPD-SiO2증착 방지 패턴은 각각 포토레지스트로 이루어지는 것을 특징으로 하는 반도체 장치의 다층 배선 구조 형성 방법.
KR1019990006934A 1999-03-03 1999-03-03 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법 KR20000059383A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990006934A KR20000059383A (ko) 1999-03-03 1999-03-03 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990006934A KR20000059383A (ko) 1999-03-03 1999-03-03 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법

Publications (1)

Publication Number Publication Date
KR20000059383A true KR20000059383A (ko) 2000-10-05

Family

ID=19575415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006934A KR20000059383A (ko) 1999-03-03 1999-03-03 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법

Country Status (1)

Country Link
KR (1) KR20000059383A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928002B2 (en) 2008-03-05 2011-04-19 Samsung Electronics Co., Ltd. Method of forming wiring layer of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928002B2 (en) 2008-03-05 2011-04-19 Samsung Electronics Co., Ltd. Method of forming wiring layer of semiconductor device

Similar Documents

Publication Publication Date Title
US6767788B2 (en) Semiconductor device having a metal insulator metal capacitor
US6649464B2 (en) Method for manufacturing semiconductor device having capacitor and via contact
KR100265771B1 (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP3319555B2 (ja) 半導体装置の製造方法
JP3778487B2 (ja) 金属キャパシタの形成方法
US20020109234A1 (en) Semiconductor device having multi-layer copper line and method of forming the same
KR20010020476A (ko) 자유 공간 유전체를 이용한 초고속 칩 상호 접속
JP2002050684A (ja) デュアルダマシン配線構造の半導体素子及びその製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
JPH11330231A (ja) 金属被覆構造
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
KR20000059383A (ko) 엘피디 실리콘 산화막을 이용한 다층배선 구조 형성방법
US6787447B2 (en) Semiconductor processing methods of forming integrated circuitry
KR20040022995A (ko) 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
US6297144B1 (en) Damascene local interconnect process
US6841471B2 (en) Fabrication method of semiconductor device
US11942424B2 (en) Via patterning for integrated circuits
KR100772073B1 (ko) 엠아이엠 캐패시터 제조방법
KR100418920B1 (ko) 반도체소자의배선형성방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100249130B1 (ko) 반도체장치의 금속배선 형성방법
KR100457740B1 (ko) 반도체소자의 다층 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination