KR950030263A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR950030263A
KR950030263A KR1019940008189A KR19940008189A KR950030263A KR 950030263 A KR950030263 A KR 950030263A KR 1019940008189 A KR1019940008189 A KR 1019940008189A KR 19940008189 A KR19940008189 A KR 19940008189A KR 950030263 A KR950030263 A KR 950030263A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
wiring
interlayer insulating
planarization layer
Prior art date
Application number
KR1019940008189A
Other languages
English (en)
Other versions
KR0124641B1 (ko
Inventor
고석윤
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940008189A priority Critical patent/KR0124641B1/ko
Publication of KR950030263A publication Critical patent/KR950030263A/ko
Application granted granted Critical
Publication of KR0124641B1 publication Critical patent/KR0124641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 선택 CVD 산화막 성장방법을 이용하여 반도체장치의 배선층간을 평탄화하기 위한 것이다.
본 발명은 반도체기판상에 최상층이 TiN, W, TiW중에서 선택된 어느 한 금속으로 이루어진 다층구조의 도전층으로 된 배선을 형성하는 공정과, 상기 배선이 형성된 기판 전면에 제1층간절연막을 형성하는 공정, 상기 제1층간절연막을 CF4가스를 이용한 이방성식각에 의해 식각하여 상기 배선 측면에 측벽을 형성하는 공정, 기판 전면에 선택적 화학기상증착법에 의한 산화막을 증착하여 제1평탄화층을 형성하는 공정, 상기 제1평탄화층상에 제2평탄화층을 형성하는 공정, 상기 제2평탄화층상에 제2층간절연막을 형성하는 공정을 포함하여 이루어지는 반도체장치 제조방법을 제공한다.

Description

반도체장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치 배선층간 평탄화방법을 도시한 도면.

Claims (4)

  1. 반도체기판상에 최상층의 Tin, W, TiW중에서 선택된 어느 한 금속으로 이루어진 다층구조의 도전층으로 된 배선을 형성하는 공정과, 상기 배선이 형성된 기판 전면에 제1층간절연막을 형성하는 공정, 상기 제1층간절연막을 CF4가스를 이용한 이방성식각에 의해 식각하여 상기 배선 측면에 측벽을 형성하는 공정, 기판 전면에 선택적 화학기상증착법에 의한 산화막을 증착하여 제1평탄화층을 형성하는 공정, 상기 제1평탄화층상에 제2평탄화층을 형성하는 공정, 상기 제2평탄화층상에 제2층간절연막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 제1층간절연막 및 제2층간절연막은 플라즈마산화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  3. 제1항에 있어서, 상기 제2평탄화층은 유기계 SOG 또는 무기계 SOG를 도포하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  4. 제1항에 있어서, 상기 제1평탄화층은 TOOS/O3계 산화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019940008189A 1994-04-19 1994-04-19 반도체장치 제조방법 KR0124641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008189A KR0124641B1 (ko) 1994-04-19 1994-04-19 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008189A KR0124641B1 (ko) 1994-04-19 1994-04-19 반도체장치 제조방법

Publications (2)

Publication Number Publication Date
KR950030263A true KR950030263A (ko) 1995-11-24
KR0124641B1 KR0124641B1 (ko) 1997-12-11

Family

ID=19381298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008189A KR0124641B1 (ko) 1994-04-19 1994-04-19 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR0124641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476371B1 (ko) * 1997-12-30 2005-07-05 주식회사 하이닉스반도체 금속층간의평탄화절연막형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476371B1 (ko) * 1997-12-30 2005-07-05 주식회사 하이닉스반도체 금속층간의평탄화절연막형성방법

Also Published As

Publication number Publication date
KR0124641B1 (ko) 1997-12-11

Similar Documents

Publication Publication Date Title
KR920015542A (ko) 반도체장치의 다층배선형성법
KR970072102A (ko) 반도체장치 및 그 제조방법
KR970072315A (ko) 반도체소자의 다층배선 형성방법
KR970063569A (ko) 반도체 장치의 제조 방법
KR950030263A (ko) 반도체장치 제조방법
KR970053522A (ko) 반도체 장치의 다층배선 형성방법
KR100248621B1 (ko) 반도체소자의 제조방법
KR100268797B1 (ko) 다층 금속배선 형성방법
KR100552822B1 (ko) 반도체 소자의 제조방법
KR970072085A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970053555A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR910013464A (ko) 다층배선시 콘택트 홀 형성방법
KR970018043A (ko) 반도체 장치의 제조 방법
KR960026451A (ko) 반도체소자 제조방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
KR930011196A (ko) 반도체장치의 다층배선 형성방법
KR940004745A (ko) 층간절연층의 평탄화법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
KR960039286A (ko) 비아홀 형성 방법
KR20050009652A (ko) 반도체 소자의 금속배선 형성방법
KR970052797A (ko) 반도체 소자의 제조방법
KR960002681A (ko) 다층 금속배선 형성방법
KR970077327A (ko) 반도체 소자의 평탄화 방법
KR950009965A (ko) 반도체 소자의 층간 절연막 형성방법
KR970030481A (ko) 반도체소자의 층간절연층 평탄화법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee