KR970072315A - 반도체소자의 다층배선 형성방법 - Google Patents

반도체소자의 다층배선 형성방법 Download PDF

Info

Publication number
KR970072315A
KR970072315A KR1019960011061A KR19960011061A KR970072315A KR 970072315 A KR970072315 A KR 970072315A KR 1019960011061 A KR1019960011061 A KR 1019960011061A KR 19960011061 A KR19960011061 A KR 19960011061A KR 970072315 A KR970072315 A KR 970072315A
Authority
KR
South Korea
Prior art keywords
insulating layer
trench
conductive line
forming
layer pattern
Prior art date
Application number
KR1019960011061A
Other languages
English (en)
Other versions
KR0179292B1 (ko
Inventor
김용권
박내학
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960011061A priority Critical patent/KR0179292B1/ko
Priority to DE19626038A priority patent/DE19626038C2/de
Priority to US08/712,606 priority patent/US5801099A/en
Priority to JP8302385A priority patent/JPH09283523A/ja
Publication of KR970072315A publication Critical patent/KR970072315A/ko
Application granted granted Critical
Publication of KR0179292B1 publication Critical patent/KR0179292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 다층배선 형성방법에 관한 것으로 전도선의 손상을 방지하고 생산성 및 공정의 용이성을 향상시키는데 적당한 반도체소장의 다층배선 형성방법을 제공하기 위한 것이다.
이를위한 본 발명의 반도체소자의 다층배선 형성방법은 반도체기판상에 하부전도선을 형성하고 하부전도선을 포함한 반도체기판상에 제1절연층을 형성하는 공정, 상기 제1절연층을 패터닝하여 하부전도선상에 하부전도선 보다 작은 폭을 갖는 제1절연층패턴을 형성하는 공정; 상기 제1절연층패턴을 포함한 전면에 제2절연층을 형성하고 제2절연층의 표면을 평탄화시키는 공정; 상기 제1절연층패턴의 표면이 노출되고 상기 제1절연층패턴 상측에 제1절연층 패턴보다 큰 폭을 갖는 제1트랜치가 형성되도록 제2절연층을 패터닝하는 공정, 상기 제1절연층패턴을 제거하여 제2트랜치 하측에 제2트랜치를 형성하는 공정, 상기 제1트랜치와 제2트랜치에 도전성물질을 채워서 상부전도선을 형성하는 공정을 포함하여 이루어진다.

Description

반도체소자의 다층배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 (d) ∼(f)는 본 발명의 반도체소자의 다층배선 형성방법에 따른 제1실시예를 나타낸 공정단면도.

Claims (15)

  1. 반도체기판상에 하부전도선을 형성하고 하부전도선을 포함한 반도체기판상에 제1절연층을 형성하는 공정; 상기 제1절연층을 패터닝하여 하부전도선상에 하부전도성 보다 작은 폭을 갖는 제1절연층패턴을 형성하는 공정; 상기 제1절연층패턴을 포함한 전면에 제2절연층을 형성하고 제2절연층의 표면을 평탄화시키는 공정; 상기 제1절연층패턴의 표면이 노출되고 상기 제1절연층패턴 상측에 제1절연층 패턴보다 큰 폭을 갖는 제1트랜치가 형성되도록 제2절연층을 패터닝하는 공정; 상기 제1절연층패턴을 제거하여 제2트랜치 하측에 제2트랜치를 형성하는 공정; 상기 제1트랜치와 제2트랜치에 도전성물질을 채워서 상부전도선을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체소자의 다층배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연층의 물질은 감광성물질, SOG중 어느 하나임을 특징으로 하는 반도체소자의 다층배선 형성방법.
  3. 제1항에 있어서, 상기 제2절연층은 ECR장지를 이용한 CVD또는 PECVD법을 이용하여 형성함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  4. 제1항에 있어서, 상기 제2절연층의 평탄화는 화학기계적연마(CMP) 공정을 이용함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  5. 제1항에 있어서, 상기 제2절연층은 반응성 이온 식각법을 이용하여 제거함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  6. 제1항에 있어서, 상기 제2절연층은 200℃ 이하의 온도에서, TEOS, FTES, SiH2/O2중 어느 하나로 형성됨을 특징으로 하는 반도체소자의 다층배선 형성방법.
  7. 제1항에 있어서, 상부전도선으로 사용되는 도전성물질은 알루미늄, 구리, 티타늄, 티타늄나이트라이드(TiN)중 어느 하나임을 특징으로 하는 반도체소자의 다층배선 형성방법.
  8. 반도체기판상에 하부전도선을 형성하고 상기 하부전도선을 포함한 반도체기판상에 제1절연층을 형성하는 공정; 상기 제1절연층을 패터닝하여 하부전도선상에 하부전도선 보다 작은 폭을 갖는 제1절연층패턴을 형성하는 공정; 상기 제1절연층패턴을 포함한 전면에 제2절연층과 제3절연층을 차례로 중착한 후 상기 제3절연층을 평탄화시키는 공정; 상기 제1절연층의 표면이 노출되고 상기 제1절연층 상측에 제1절연층 보다 큰폭을 갖는 제1트랜치가 형성되도록 제3절연층을 패터닝하는 공정; 상기 제1절연층패턴을 제거하여 제1트랜치 하부에 제2트랜치를 형성하는 공정; 상기 제1트랜치와 제2트랜치에 도전성물질을 채윗 상부전도선을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체소자의 다층배선 형성방법.
  9. 제8항에 있어서, 상기 제1절연충물질은 감광성물질, SOG 중 어느 하나임을 특징으로 하는 반도체소자의 다층배선 형성방법.
  10. 제8항에 있어서, 상기 제3절연층은 ECR장비를 이용한 CVD 또는 PECVD법을 이용하여 형성함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  11. 제8항에 있어서, 상기 제3절연층의 평탄화는 화학기계적연마(CMP)공정을 이용함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  12. 제8항에 있어서, 상기 제3절연층 반응성 이온 식각법을 이용하여 제거함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  13. 제8항에 있어서, 상기 제2, 제3절연층은 200℃ 이하의 온도에서 TEOS, FTES, SiH2/O2중 어느 하나를 이용하여 형성함을 특징으로 하는 반도체소자의 다층배선 형성방법.
  14. 제8항에 있어서, 상기 상부전도선으로 사용되는 도전성물질은 알루미늄, 구리, 티타늄, 티타늄나이트라이드(TiN) 중 어느 하나임을 특징으로 하는 반도체소자의 다층배선 형성방법.
  15. 제8항에 있어서, 상기 제2절연층의 두께는 약 500∼2000A 정도로 함을 특징으로 하는 반도체소자의 다층배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960011061A 1996-04-12 1996-04-12 반도체소자의 다층배선 형성방법 KR0179292B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960011061A KR0179292B1 (ko) 1996-04-12 1996-04-12 반도체소자의 다층배선 형성방법
DE19626038A DE19626038C2 (de) 1996-04-12 1996-06-28 Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils
US08/712,606 US5801099A (en) 1996-04-12 1996-09-13 Method for forming interconnection of semiconductor device
JP8302385A JPH09283523A (ja) 1996-04-12 1996-10-29 半導体素子の多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011061A KR0179292B1 (ko) 1996-04-12 1996-04-12 반도체소자의 다층배선 형성방법

Publications (2)

Publication Number Publication Date
KR970072315A true KR970072315A (ko) 1997-11-07
KR0179292B1 KR0179292B1 (ko) 1999-04-15

Family

ID=19455617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011061A KR0179292B1 (ko) 1996-04-12 1996-04-12 반도체소자의 다층배선 형성방법

Country Status (4)

Country Link
US (1) US5801099A (ko)
JP (1) JPH09283523A (ko)
KR (1) KR0179292B1 (ko)
DE (1) DE19626038C2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904559A (en) * 1996-03-06 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional contact or via structure with multiple sidewall contacts
US5856236A (en) * 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US5888896A (en) * 1996-06-27 1999-03-30 Micron Technology, Inc. Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US5966632A (en) * 1997-01-21 1999-10-12 Mosel Vitelic Inc. Method of forming borderless metal to contact structure
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
KR100418920B1 (ko) * 1997-12-15 2004-05-20 주식회사 하이닉스반도체 반도체소자의배선형성방법
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US7858518B2 (en) 1998-04-07 2010-12-28 Micron Technology, Inc. Method for forming a selective contact and local interconnect in situ
TW377502B (en) * 1998-05-26 1999-12-21 United Microelectronics Corp Method of dual damascene
US6326296B1 (en) * 1998-07-01 2001-12-04 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure with improved contact/via edge integrity
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
JP3214475B2 (ja) * 1998-12-21 2001-10-02 日本電気株式会社 デュアルダマシン配線の形成方法
EP1030361A1 (en) * 1999-02-15 2000-08-23 Nec Corporation Manufacturing method of semiconductor device using a dual damascene process
KR100282232B1 (ko) * 1999-02-22 2001-02-15 김영환 반도체장치의 배선 형성방법
US6162722A (en) * 1999-05-17 2000-12-19 United Microelectronics Corp. Unlanded via process
US6362093B1 (en) 1999-08-20 2002-03-26 Taiwan Semiconductor Manufacturing Company Dual damascene method employing sacrificial via fill layer
EP1184903B1 (en) * 2000-08-30 2004-07-28 Motorola, Inc. Method for forming a self-aligned dual damascene interconnection
US6995085B2 (en) * 2003-01-17 2006-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Underlayer protection for the dual damascene etching
JP5121792B2 (ja) * 2009-08-06 2013-01-16 株式会社東芝 半導体装置の製造方法
FR2974194B1 (fr) 2011-04-12 2013-11-15 Commissariat Energie Atomique Procede de lithographie
KR20130114484A (ko) 2012-04-09 2013-10-18 삼성전자주식회사 반도체 소자의 제조방법
US20230077092A1 (en) * 2021-09-08 2023-03-09 Nanya Technology Corporation Method of fabricating semiconductor device and patterning semiconductor structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250650A (ja) * 1984-05-25 1985-12-11 Nec Corp 層間膜のスル−ホ−ル形成方法
JPS6347952A (ja) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp 半導体装置
JPH03153034A (ja) * 1989-11-10 1991-07-01 Sharp Corp Ａｉ合金配線層の製造方法
JPH04307939A (ja) * 1991-04-05 1992-10-30 Fujitsu Ltd 半導体装置の製造方法
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
EP0562625B1 (en) * 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
KR100218726B1 (ko) * 1992-12-30 1999-09-01 김영환 고집적 반도체 소자의 접속장치 및 그 제조방법
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JPH07122638A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd 半導体装置の製造方法
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill

Also Published As

Publication number Publication date
JPH09283523A (ja) 1997-10-31
DE19626038A1 (de) 1997-10-16
KR0179292B1 (ko) 1999-04-15
DE19626038C2 (de) 2002-01-31
US5801099A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
KR970072315A (ko) 반도체소자의 다층배선 형성방법
US6042999A (en) Robust dual damascene process
TW410425B (en) Method for forming dual damascene contacts
JP3193335B2 (ja) 半導体装置の製造方法
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
KR100664339B1 (ko) 반도체 소자의 금속배선 형성방법
US6319813B1 (en) Semiconductor processing methods of forming integrated circuitry and integrated circuitry constructions
KR19980025403A (ko) 반도체 장치의 평탄화 방법
KR100241516B1 (ko) 반도체 소자의 층간 절연막 형성방법
TW415004B (en) Manufacture of low-k inter-metal dielectric layer
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR950030263A (ko) 반도체장치 제조방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100247702B1 (ko) 금속배선 형성방법
KR100268797B1 (ko) 다층 금속배선 형성방법
KR100234372B1 (ko) 반도체장치의 절연막 평탄화 방법
KR100230365B1 (ko) 반도체 장치의 층간 절연막 형성 방법
KR970072085A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
KR0172525B1 (ko) 반도체 소자의 제조방법
KR970003627A (ko) 선택성 o_3- teos 산화막을 이용한 층간절연막의 평탄화 방법
KR970077327A (ko) 반도체 소자의 평탄화 방법
KR20040043931A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20000039692A (ko) 반도체장치의 비어홀 형성방법
KR19980038892A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee