KR19980025403A - 반도체 장치의 평탄화 방법 - Google Patents
반도체 장치의 평탄화 방법 Download PDFInfo
- Publication number
- KR19980025403A KR19980025403A KR1019960043425A KR19960043425A KR19980025403A KR 19980025403 A KR19980025403 A KR 19980025403A KR 1019960043425 A KR1019960043425 A KR 1019960043425A KR 19960043425 A KR19960043425 A KR 19960043425A KR 19980025403 A KR19980025403 A KR 19980025403A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- polishing
- semiconductor device
- forming
- endpoint detection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000005498 polishing Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 238000007517 polishing process Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- -1 FTES Chemical compound 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 기판의 상면 평탄화 하는 방법이며, 특히 연마 종점을 쉽게 찾아 낼 수 있도록 한 것이다.
즉, 하층 패턴 상에 제1절연막을 형성하고, 제1절연막의 표면에 연마 종점 검출 물질을 포함시키고, 전체 표면에 상기 연마 종점 검출 물질과 다른 재질로된 제2절연막을 형성하고, 화학기계적연마 공정을 실시하여 연마 종점 검출 물질이 연마되어 나오는 때까지 연마하는 단계를 포함하여 이루어진다.
제1절연막을 산화막으로 형성하고, 연마 종점 검출 물질은 질소N을 사용하여 이온 주입 공정으로 제1절연막의 상부 표면에만 포함시키고 측면에는 포함되지 아니하도록 하거나, N2혹은 NH3고밀도 프라즈마하에서 제1절연막의 상부 표면부위에만 포함시키면 된다.
Description
제1도는 종래의 기판 상부를 평판화 시키는 방법을 설명하기위한 반도체 기판의 일부 단면을 공정별로 도시한 단면도.
제2도는 본 발명의 기판 상부를 평탄화 시키는 방법을 설명하기위한 반도체 기판의 일부 단면을 공정별로 도시한 단면도.
본 발명은 반도체 장치의 평탄화 방법에 관한 것으로서, 특히 화학기계적연마방법을 이용하여 표면을 평탄화 할 때, 연마 종점을 용이하게 검출할 수 있도록 한 반도체 장치의 평탄화 방법에 관한 것이다.
반도체 소자의 고집적화 경향에 따라 여러 층을 적층함으로써 한정된 영역에 원하는 소자를 만들 수 있게 되었다. 이에 따라 반도체 장치의 표면 단차가 심하게 되는데, 반도체 장치의 회로 요소들이 형성된 후의 표면 평탄화 방법으로서 화학기계적연마(CMP, CHEMICAL MECHANICAL POLISHING)에 의해 평탄화 시키는 방법이 이용된다. 이 CMP 공정은 막의 연마에 따라 연마 정도를 측정하는 연마 종점을 찾아내는 수단이 필요하게 된다. 일본 특허 평 6-45313(1994)에서는 배선상부에 질화막(NITRIDE) 막을 형성시키고, 그 위에 산화막(OXIDE)을 형성시킨 후 이 산화막을 화학기계적연마 시 하층의 질화막을 연마 정지막으로 이용하는 방법이 공개되어 있다.
제 1도는 화학기계적연마 방식을 이용하여 반도체 장치를 평탄화 시키는 방법을 설명하기위한 반도체 장치의 부분 단면도이다.
이 방법은 제1도(A)에서 보인 바와 같이, 기판(1)상에 절연막으로 산화막(12)을 형성하고 도전물질층을 형성한 후 패터닝하여 배선(13)을 형성한다.
다음에 제1도(B)에서 보인 바와 같이, 플라즈마(PLASMA) 질화막(14)막을 전체 표면에 형성한다.
다음에 제1도(C)에서 보인 바와 같이, 질화막(14)위에 플라즈마를 이용한 산화막(15)막을 형성한다.
다음에 제1도(D)에서 보인 바와 같이, 화학 기계적 연마 공정을 이용하여 산화막의 표면을 계속 연마하여 평탄화 시킨다. 이때 하층의 질화막이 노출되면 연마 공정을 중지한다. 즉 질화막을 연마 종점으로 이용한다.
다음에는 제1도(E)에서 보인 바와 같이, 산화막(16)을 형성하여 배선(13)을 층간 절연한다.
이상 설명한 바와 같은 종래의 방법을 사용하면 배선의 각 도선 사이에 질화막 위치하므로 도선간의 캐패시턴스가 증가한다. 질화막은 유전율이 높기 때문이다. 따라서 각 도선 사이의 정전 용량이 크기 때문에 반도체 장치의 동작 속도가 느려 진다.
본 발명의 목적은 종래의 CMP 기술을 개량하여 동작 속도에 지장을 주지 아니하면서 반도체 장치를 평탄화 시킬 수 있는 방법을 제공하려는 것이다.
본 발명에서는 반도체 기판의 상면에 절연막을 형성하고 이 절연막의 평탄한 상부에만 다른 물질을 포함하도록 하여 화학기계적연마 공정 시에 연마 종점을 쉽게 찾아 낼 수 있도록 한 것이다.
즉, 하층 패턴 상에 제1절연막을 형성하고, 제1절연막의 표면에 연마 종점검출 물질을 포함시키고, 전체 표면에 상기 연마 종점 검출 물질과 다른 재질로 된 제2절연막을 형성하고, 화학기계적 연마 공정을 실시하여 연마 종점 검출 물질이 연마되어 나오는 때까지 연마하는 단계를 포함하여 이루어진다.
제1절연막을 산화막으로 형성하고, 연마 종점 검출 물질은 질소N을 사용하여 이온 주입 공정으로 제1절연막의 상부 표면에만 포함시키고 측면에는 포함되지 아니하도록 하거나, 고밀도 프라즈마 상태에서 N2혹은 NH3가스를 이용하여 제1절연막의 상부 표면 부위에만 N원자가 포함되도록 한다.
또 본 방법을 다층 배선을 형성 공정에서 활용하면 매우 유용하다. 즉 반도체 기판에 형성된 배선 위에 제1절연막을 형성하는 단계, 상기 제1절연막의 상부 표면에만 질소를 포함시키고 측면에는 질소가 포함되지 아니하도록 하는 단계, 전체 표면에 질소를 포함하지 아니하는 물질로 된 제2절연막을 형성하는 단계, 화학기계적연마 공정을 실기하여 질소가 연마되어 나올 때까지 연마하는 단계, 제1절연막 상부와 연마 공정 후에 잔류하는 제2절연막 상부에 제3절연막을 형성하는 단계, 제3절연막에 접촉구를 형성하고 그 위에 도전물질층을 형성한 후 패터닝하여 상층 배선을 형성하는 단계를 포함하여 2중의 배선층을 형성하면 된다.
본 발명의 첫 번째 실시예로서 반도체 기판에 다층 배선을 형성하는 방법을 설명한다. 제2도는 이 실시예에 있어서 반도체 기판의 일부 단면을 공정별로 도시한 것이다.
먼저 제2도의 (A)와 같이, 폴리실리콘(Poly-Si)이나 실리사이드(SILICIDE), 또는 메탈(METAL) 등의 도전체막을 형성하고 패터닝하여 제1배선(22)을 형성한다. 그리고 제1배선 표면 및 기판(1)상에 절연막(23)을 형성한다. 이때 절연막으로는 산화막을 형성하는데, ECR(Electron cyclotron resonance)을 이용한 CVD(CHEMICAL VAPOR DEPOSITION)이나, PECVD(PLASMA ENHANCED CVD), 상압 CVD, 저압 CVD 등에 의해 균질(CONFORMAL)의 막을 형성한다. 이때 산화막의 형성 온도는 150~450℃로서 TEOS나 FTES, SiH4/O2등을 이용하여 증착하며, 막의 두께는 보통 500-10,000Å 정도의 두께로 형성한다.
다음에는 제2도의(B)와 같이, 제1절연막이 형성되어 있는 상태에서 N2가스를 이용한 이온 주입(ION IMPLANTATION) 방법이나, 혹은 N2/NH3가스를 이용한 고밀도 프라즈마(HDP, HIGH DENSITY PLASMA)하에서 제1절연막의 상부(24)에 산화질화막(Oxinitride막)이나 질화막을 형성한다.
이때 이온 주입 또는 프라스마하에서 스퍼터링 방식에 의하여 공정이 이루어지므로 제1절연막의 상부(24)에는 N이 첨가되고, 제1절연막의 측벽(25)에는 N이 포함되지 않게 된다.
이렇게 한 후, 제 2도(C)와 같이, N이 포함된 제 1 절연막 상부(24)를 포함하는 전면에 제 2 절연막(26)을 형성한다. 제2절연막으로는 평탄성이 있는 재질의 막을 형성한다. 제2절연막은 회전 도포법에 의한 산화막을 SOG(SPIN ON GLASS)방식이나, 고밀도 프라즈마(HDP) 방식에 의하여 형성하면된다. 또는 상압 CVD에 의한 산화막을 평탄성이 있도록 형성하면 된다. 이 때 제2절연막의 두께는 제2절연막의 낮은 부위가 제 1절연막의 높은 부위보다 높게 될 수 있도록 두껍게 형성한다.
다음에 제 2도의 (D)와 같이, 화학기계적연마(CMP, CHEMICAL MECHANICAL POLISHING) 방법에 의한 연마공정을 실시하여 제1절연막의 상부(24)가 노출될 때까지 제2절연막을 연마하여 평탄하게 제거함으로서 표면이 평탄하게 되도록 한다. 이렇게 하면 제1 절연막의 상부(24)가 약간 연마되어 제거되므로 처음보다 얇아지므로 도면 부호를 27로 표시하였다. 연마 공정은 콜로이달실리카(COLLOIDAL SILICA)를 함유한 연마제와, KOH 등을 함유한 슬러리(SLURRY)에 사용하여 이루어지며 슬러리의 PH는 약 7~12정도 되도록 한다.
이 연마 공정에서 연마종점은 다음과 같이 찾아낸다.
즉, 제 2절연막인 산화막을 연마에 의해 제거하다 보면 제 1 절연막의 상부(24)가 나타나게 된다. 이때 제1절연막의 윗부분은 N을 포함하고 있으므로 연마되어 나오는 물질을 물리적 또는 광학적 방법으로 검출하다가 N이 검출되면 제1절연막의 상부(24)까지 연마되기 시작하는 시점이 된 것으로 보고 연마를 중지한다.
또 다른 연마 종점 검출 방법은 제2 절연막의 제거에 의하여 제1절연막의 상부(24)가 노출되게 되면, 제1절연막의 상부는 N을 포함하고 있는 산화질화막(OXINITRIDE)이므로 산화막에서 산화질화막으로 연마되는 물질이 바뀌게 된다. 산화막과 산화질화막은 연마되는 특성이 서로 상이하므로, 이를 이용하여 마찰력이나 연마 캐리어(CARRIER)가 받는 힘과 같은 기계적인 힘의 변화를 감지하여 연마 종점을 찾아낸다.
이어서 제 2도의 (E)와 같이, 제 1 절연막 상부(27)와 연마 공정 후에 잔류하는 제 2절연막 상부에 제3절연막을 형성한다. 제 3절연막(28)으로는 산화막을 형성한다. 이 산화막은 ECR(Electorn cyclotron resonance)을 이용한 CVD(CHEMICAL VAPOR DEPOSITION)이나, PECVD(PLASMA ENHANCED CVD), 상압 CVD, 저압 CVD 등의 방법으로 형성하면 된다. 이 때 산화막의 형성 온도는 150~450℃ 정도로서 TEOS나 FTES, SiH4/O2등을 이용하여 증착하며, 절연막의 두께는 보통 1000~5000Å의 두께로 형성한다.
다음에는 제 2도의 (F)와 같이, 사진 공정과 식각 공정을 실시하여 제3절연막 및 제1절연막의 일부분을 제거하여 접촉구를 형성한 후, 도전물질층을 형성한 후 역시 사진식각공정으로 이 도전물질층을 패터닝하여 제2배선(29)을 형성한다. 이 제2배선은 제 1배선과 접촉구를 통하여 서로 접촉되도록 형성한다.
이상과 같이 배선 위에 제 1절연막을 형성하고, 제 1절연막의 윗부분만 N을 개재시키고, 제 1절연막의 측면에는 N이 첨가되지 않도록 하고, 이어 제 2 절연막을 형성시킨 후 제 2절연막을 화학 기계적 연마함으로서 제 1절연막의 상부에 형성되어 있는 N을 검출하여 연마 종점을 용이하게 찾아낼 수 있고, 제 1절연막의 측면에는 N을 포함하지 않으므로 절연막의 유전율에 영향을 미치지 않아 보다 안정된 특성을 갖는 다층 배선 구조를 형성할 수 있게 된다.
본 발명의 방법에 의하여 표면을 평탄화하면 하층패턴의 전기적 특성이 개선된다.
Claims (10)
- 반도체 장치의 표면 평탄화 방법에 있어서,하층 패턴 상에 제1절연막을 형성하는 단계,상기 제1절연막의 표면에 연마 종점 검출 물질을 포함시키는 단계,전체 표면에 상기 연마 종점 검출 물질과 다른 재질로 된 제2절연막을 형성하는 단계,화학기계적연마 공정을 실기하여 연마 종점 검출 물질이 연마되어 나오는 때까지 연마하는 단계를 포함하여 이루어지는 반도체 장치의 표면 평탄화 방법.
- 제1항에 있어서,상기 제1절연막을 산화막으로 형성하고, 상기 연마 종점 검출 물질은 질소N을 사용하고, 상기 제2절연막을 산화막으로 형성하는 것을 특징으로 하는 반도체 장치의 표면 평탄화 방법.
- 제1항에 있어서,상기 제1절연막의 표면에 연마 종점 검출 물질을 포함시키는 단계에서 상기 연마 종점 검출 물질을 상기 제1절연막의 상부 표면 부위에만 포함되도록 하고, 상기 제1절연막의 측면에는 포함되지 못하도록 하는 것을 특징으로 하는 반도체장치의 표면 평탄화 방법.
- 제3항에 있어서,이온 주입 방법을 사용하여 연마종점검출물질을 제1절연막의 상부 표면 부위에만 포함시키는 것이 특징인 반도체 장치의 표면 평탄화 방법.
- 제4항에 있어서,연마종점검출물질로는 N2가스를 이용하는 것이 특징인 반도체 장치의 표면 평탄화 방법.
- 제3항에 있어서,N2혹은 NH3고밀도 프라즈마에서 연마종점검출물질을 제1절연막의 상부 표면 부위에만 포함시키는 것이 특징인 반도체 장치의 표면 평탄화 방법.
- 제6항에 있어서,N2혹은 NH3가스를 이용하여 연마종점검출물질을 제1절연막의 상부 표면 부위에만 포함시키는 것이 특징인 반도체 장치의 표면 평탄화 방법.
- 제1항에 있어서,상기 화학기계적연마 공정을 실기하여 연마 종점 검출 물질이 연마되어 나오는 때까지 연마하는 단계 후에, 상기 제1절연막 상부와 연마 공정 후에 잔류하는 제2절연막 상부에 제3절연막을 형성하고, 제3절연막 위에 하층패턴과 연결되는 상층패턴을 형성하는 단계를 추가로 포함하는 것이 특징인 반도체 장치의 표면 평탄화 방법.
- 반도체 장치의 표면 평탄화 방법에 있어서,반도체 기판에 형성된 배선 위에 제1절연막을 형성하는 단계,상기 제1절연막의 상부 표면에만 질소를 포함시키고 측면에는 질소가 포함되지 아니하도록 하는 단계,전체 표면에 질소를 포함하지 아니하는 물질로 된 제2절연막을 형성하는 단계,화학기계적 연마 공정을 실기하여 질소가 연마되어 나올 때까지 연마하는 단계,제1절연막 상부와 연마 공정 후에 잔류하는 제2절연막 상부에 제3절연막을 형성하는 단계,제3절연막에 접촉구를 형성하고 그 위에 도전물질층을 형성한 후 패터닝하여 상층 배선을 형성하는 단계를 포함하여 2중의 배선층을 형성할 때 이용하는 반도체 장치의 표면 평탄화 방법.
- 제9항에 있어서,이온 주입 공정으로 질소를 상기 제1절연막의 상부 표면에만 질소를 포함시키고 측면에는 질소가 포함되지 아니하도록 하는 것이 특징인 반도체 장치의 표면 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043425A KR100202192B1 (ko) | 1996-10-01 | 1996-10-01 | 반도체 장치의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043425A KR100202192B1 (ko) | 1996-10-01 | 1996-10-01 | 반도체 장치의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025403A true KR19980025403A (ko) | 1998-07-15 |
| KR100202192B1 KR100202192B1 (ko) | 1999-06-15 |
Family
ID=19475901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043425A KR100202192B1 (ko) | 1996-10-01 | 1996-10-01 | 반도체 장치의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202192B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403251B1 (ko) * | 2000-06-28 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 격막 구조물의 화학적-기계적 연마에서의 종점 검출 |
| KR100515721B1 (ko) * | 2002-07-11 | 2005-09-16 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정의 연마 종료 시점 검출 방법 |
| KR100532982B1 (ko) * | 1999-12-23 | 2005-12-02 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11037795B2 (en) | 2019-08-02 | 2021-06-15 | International Business Machines Corporation | Planarization of dielectric topography and stopping in dielectric |
-
1996
- 1996-10-01 KR KR1019960043425A patent/KR100202192B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532982B1 (ko) * | 1999-12-23 | 2005-12-02 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
| KR100403251B1 (ko) * | 2000-06-28 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 격막 구조물의 화학적-기계적 연마에서의 종점 검출 |
| KR100515721B1 (ko) * | 2002-07-11 | 2005-09-16 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정의 연마 종료 시점 검출 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100202192B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5759906A (en) | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits | |
| US7705431B1 (en) | Method of improving adhesion between two dielectric films | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| KR20010019812A (ko) | 반도체 장치의 기생 용량 감소 방법 | |
| US6265315B1 (en) | Method for improving chemical/mechanical polish uniformity over rough topography for semiconductor integrated circuits | |
| US20030068894A1 (en) | Liner with poor step coverage to improve contact resistance in W contacts | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| KR19990007153A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| US5817571A (en) | Multilayer interlevel dielectrics using phosphorus-doped glass | |
| US6589861B2 (en) | Method for fabricating a semiconductor device | |
| KR19980025403A (ko) | 반도체 장치의 평탄화 방법 | |
| US20020173079A1 (en) | Dual damascene integration scheme using a bilayer interlevel dielectric | |
| KR100664339B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20080132030A1 (en) | Method of manufacturing semiconductor device | |
| KR20030083174A (ko) | 반도체 소자의 에어갭 형성방법 | |
| KR100241516B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| US6413856B1 (en) | Method of fabricating dual damascene structure | |
| KR100997780B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100584496B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100414565B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR100313096B1 (ko) | 다층 금속배선 형성 방법 | |
| KR0166826B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR0161458B1 (ko) | 반도체장치의 층간절연막 평탄화 방법 | |
| KR100197662B1 (ko) | 반도체 소자의 절연막 평탄화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |