KR100584496B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100584496B1
KR100584496B1 KR1020030077138A KR20030077138A KR100584496B1 KR 100584496 B1 KR100584496 B1 KR 100584496B1 KR 1020030077138 A KR1020030077138 A KR 1020030077138A KR 20030077138 A KR20030077138 A KR 20030077138A KR 100584496 B1 KR100584496 B1 KR 100584496B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
polishing
insulating film
identification layer
layer
Prior art date
Application number
KR1020030077138A
Other languages
English (en)
Other versions
KR20050042313A (ko
Inventor
김승현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030077138A priority Critical patent/KR100584496B1/ko
Publication of KR20050042313A publication Critical patent/KR20050042313A/ko
Application granted granted Critical
Publication of KR100584496B1 publication Critical patent/KR100584496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 본 발명에서는 층간 절연막의 내부에 해당 층간 절연막의 재질과 확연히 구별되는 일련의 연마 종료 식별층을 추가 형성하고, 이 연마 종료 식별층을 통해, 화학적-기계적 연마장치가 자신에게 필요한 연마 종료 포인트를 손쉽게 감지할 수 있도록 유도함으로써, 화학적-기계적 연마장치의 오버 폴리싱, 언더 폴리싱 등에 기인한 층간 절연막 표면의 굴곡 발생을 원천적으로 차단시킬 수 있다.
이처럼, 화학적-기계적 연마장치의 연마 종료 포인트 감지 품질 향상을 통해, 층간 절연막 표면의 굴곡 발생 가능성이 최소화되는 경우, 평탄화 이후 후속 형성되는 각 구조물들의 물리적인 안정성 역시, 크게 향상될 수 있게 되며, 결국, 본 발명의 체제 하에서, 최종 완성되는 반도체 소자의 품질 역시 최적의 상태를 유지할 수 있게 된다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and method for fabricating the same}
도 1 내지 도 3은 종래의 기술에 따른 반도체 소자의 제조방법을 순차적으로 도시한 공정 순서도.
도 4 내지 도 9는 본 발명에 따른 반도체 소자의 제조방법을 순차적으로 도시한 공정 순서도.
본 발명은 반도체 소자를 제조하는 방법에 관한 것으로, 좀더 상세하게는 층간 절연막의 내부에 해당 층간 절연막의 재질과 확연히 구별되는 일련의 연마 종료 식별층을 추가 형성하고, 이 연마 종료 식별층을 통해, 화학적-기계적 연마장치가 자신에게 필요한 연마 종료 포인트를 손쉽게 감지할 수 있도록 유도함으로써, 화학적-기계적 연마장치의 오버 폴리싱, 언더 폴리싱 등에 기인한 층간 절연막 표면의 굴곡 발생을 원천적으로 차단시킬 수 있는 반도체 소자의 제조방법에 관한 것이다. 또한, 본 발명은 이러한 제조방법에 의해 제조된 반도체 소자에 관한 것이다.
최근, 반도체 소자의 배선이 미세화 되면서, 배선의 저항 상승 문제, 배선의 신호 전달지연 문제가 큰 이슈로 대두되고 있으며, 근래에, 이러한 저항 상승 문제, 신호 전달 지연 문제를 일괄 해결하기 위해, 기존의 단층 배선구조를 다층 배선구조로 바꾸는 작업이 폭 넓게 진행되고 있다.
이러한 종래의 기술에 따른 다층 배선공정 체제 하에서, 반도체 소자는 도 1 내지 도 3에 도시된 바와 같이, 하부 구조물들이 형성된 반도체 기판(1)의 상부에 제 1 금속배선(2)을 형성하는 단계, 이 제 1 금속배선(2)의 상부에 일련의 제 1 층간 절연막(3)을 형성하는 단계, 이 제 1 층간 절연막(3)의 상부에 제 2 층간 절연막(4)을 형성하는 단계, 이 제 2 층간 절연막(4)을 평탄화 하여, 최종의 층간 절연막(5)을 형성하는 단계, 평탄화가 완료된 층간 절연막(5)을 관통하는 오픈-홀(7)을 형성하는 단계, 오픈-홀(7)의 내부에 콘택 플러그(6)를 채우는 단계, 층간 절연막(5)의 상부에 앞의 콘택 플러그(6)를 매개로 제 1 금속배선(2)과 전기적으로 연결되는 제 2 금속배선(8)을 형성하는 단계를 통해 제조된다.
이 경우, 제 2 층간 절연막(4)을 평탄화 하는 방식으로는 기존, 에치-백 공정(Etch-back process), 에스오지 공정(SOG process:Spin-On-Glass process) 등에 비해, 글로벌 평탄화(Global polishing) 달성에 유리한 화학적-기계적 연마공정(Chemical-Mechanical Polishing process)이 주로 이용된다.
이러한 종래의 기술에 따른 다층 배선공정 체제 하에서, 앞서 언급한 바와 같이, 제 1 금속배선(2) 상부에 후속 구조물들, 예컨대, 제 2 금속배선(8)을 형성하기 위해서는 층간 절연막(5)을 추가 형성하고, 해당 층간 절연막(5)을 예컨대, 화학적-기계적 연마공정을 통해 평탄화 하는 단계가 진행될 수밖에 없게 된다.
그런데, 이러한 층간 절연막(5), 즉, 제 1 층간 절연막(3) 및 제 2 층간 절연막(2)은 모두 동일한 재질, 예컨대, 동일한 옥사이드(Oxide) 재질로 이루어져 있기 때문에, 종래의 체제 하에서, 별도의 조치가 취해지지 않는 한, 화학적-기계적 연마장치는 층간 절연막(5)의 연마 종료 포인트(Polishing end point)를 손쉽게 감지할 수 없게 된다.
종래 에서는 이러한 문제점을 감안하여, 별 수 없이, 화학적-기계적 연마장치에 일련의 연마 시간(Polishing time)을 임의로 설정해두고, 이 임의의 연마 시간을 기준으로 하여, 일련의 화학적-기계적 연마공정을 진행하고 있다.
그러나, 층간 절연막(5) 자체의 물성상태, 화학적-기계적 연마장치 자체의 기구적인 오류 등으로 인해, <층간 절연막(5)의 표면 불균형>이 엄연히 상존하고 있는 상황에서, 연마 종료 포인트에 대한 별도의 조치 없이, 단지, 임의의 연마 시간에 전적으로 의존하여, 일련의 평탄화 절차가 강행되는 경우, 도 2에 도시된 바와 같이, 최종 완성되는 층간 절연막(5)의 표면에는 오버 폴리싱(Over polishing) 또는 언더 폴리싱(Under polishing) 등의 영향으로 인해, 심한 굴곡(R)이 형성될 수밖에 없게 되며, 결국, 층간 절연막(5)의 평탄화 이후에 형성되는 각 구조물들, 예컨대, 제 2 금속배선(8)은 자신의 물리적인 안정성을 크게 훼손 받을 수밖에 없게 된다.
이처럼, 층간 절연막(5)의 평탄화 이후에 형성되는 각 구조물들의 물리적인 안정성이 크게 훼손된 상황에서, 최종의 반도체 소자가 제조 완료되는 경우, 해당 반도체 소자 역시, 일정 수준 이하의 저급한 품질을 유지할 수밖에 없게 된다.
따라서, 본 발명의 목적은 층간 절연막의 내부에 해당 층간 절연막의 재질과 확연히 구별되는 일련의 연마 종료 식별층을 추가 형성하고, 이 연마 종료 식별층을 통해, 화학적-기계적 연마장치가 자신에게 필요한 연마 종료 포인트를 손쉽게 감지할 수 있도록 유도함으로써, 화학적-기계적 연마장치의 오버 폴리싱, 언더 폴리싱 등에 기인한 층간 절연막 표면의 굴곡 발생을 원천적으로 차단시키는데 있다.
본 발명의 다른 목적은 화학적-기계적 연마장치의 연마 종료 포인트 감지 품질 향상을 통해, 층간 절연막 표면의 굴곡 발생 가능성을 최소화하고, 이를 통해, 평탄화 이후 후속 형성되는 각 구조물들의 물리적인 안정성을 극대화함으로써, 최종 완성되는 반도체 소자의 품질을 최적화시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명에서는 반도체 기판 상부에 제 1 금속배선을 형성하는 단계와, 제 1 금속배선의 상부에 제 1 층간 절연막을 형성하는 단계와, 제 1 층간 절연막의 상부에 연마 종료 식별층을 형성하는 단계와, 연마 종료 식별층의 상부에 제 2 층간 절연막을 형성하는 단계와, 연마 종료 식별층을 연마 종료 포인트(Polishing end point)로 하여, 연마 종료 식별층의 일부가 노출될 때까지 제 2 층간 절연막을 연마하는 단계와, 연마 완료된 제 2 층간 절연막의 상부에 제 1 금속배선과 전기적으로 접촉되는 제 2 금속배선을 형성하는 단계의 조합으로 이루어지는 반도체 소자의 제조방법을 개시한다.
또한, 본 발명의 다른 측면에서는 반도체 기판의 상부에 배치된 제 1 금속배선과, 제 1 금속배선이 커버되도록 반도체 기판의 상부에 배치된 제 1 층간 절연막과, 일련의 연마 공정에 의해 평탄화된 상태로 제 1 층간 절연막의 상부에 배치된 제 2 층간 절연막과, 제 1 층간 절연막 및 제 2 층간 절연막의 계면에 배치되며, 제 2 층간 절연막의 연마 종료 포인트를 제공하는 연마 종료 식별층과, 제 1 금속배선과 전기적으로 접촉되도록 제 2 층간 절연막의 상부에 배치된 제 2 금속배선의 조합으로 이루어지는 반도체 소자를 개시한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 그 제조방법을 좀더 상세히 설명하면 다음과 같다.
도 4 내지 도 6에 도시된 바와 같이, 본 발명에서는 우선, 일련의 증착공정을 진행시켜, 반도체 기판(11)의 상부에 제 1 금속배선(12)을 형성한다. 이 경우, 반도체 기판(11)에 반도체 소자를 위한 여러 구조물들, 예컨대, 소오스/드레인용 확산층, 게이트 산화막, 게이트 전극, 하부 금속배선 등이 상황에 따라, 미리 선택적으로 형성되어 있음은 자명한 사실이다.
그 다음에, 본 발명에서는 일련의 증착공정을 통해, 제 1 금속배선(12)을 포함하는 반도체 기판(11)의 상부에 제 1 층간 절연막(13)을 형성한다. 이 경우, 제 1 층간 절연막(13)은 상황에 따라, 비 도핑 실리케이트 글래스 막(USG layer:Undoped Silicate Glass layer: 이하, "USG 막"이라 칭함)일 수도 있고, 보론 실리케이트 글래스 막(BSG layer:Boron Silicate Glass layer; 이하, "BSG 막" 이라 칭함)일 수도 있으며, 상황에 따라, 포스포러스 실리케이트 글래스 막(PSG:Phosphorus Silicate Glass layer; 이하, "PSG 막"이라 칭함), 보론-포스포러스 실리케이트 글래스 막(Boron-Phosphorus Silicate Glass layer; 이하, "BPSG 막"이라 칭함), 또는 오존 테오스 막(O3-TEOS layer:Ozone Tetra Ethyl Ortho Silicate layer; 이하, "O3-TEOS 막"이라 칭함)일 수도 있다. 물론, 제 1 층간 절연막(13)은 상황에 따라, 앞서 언급한 각 막들이 선택적으로 조합된 구성을 취할 수도 있다.
한편, 상술한 과정을 통해, 제 1 층간 절연막(13)의 형성이 완료되면, 본 발명에서는 도면에 도시된 바와 같이, 후술하는 연마 종료 식별층(14)과 유사 계열을 갖는 플라즈마 가스, 예컨대, NH3 플라즈마 가스를 제 1 층간 절연막(13)의 표면(13a) 측으로 플로우시켜, 제 1 층간 절연막(13)의 표면(13a)을 가공하는 절차를 진행한다.
이러한 표면(13a) 가공 상황에서, 제 1 층간 절연막(13)의 표면(13a)을 이루는 주요 성분, 예컨대, SiO2 성분은 NH3 플라즈마 가스와의 반응에 의해 SiON 성분으로 변환된다.
후술하는 바와 같이, 제 1 층간 절연막(13)의 상부에 후속 형성되는 연마 종료 식별층(14)은 자신에게 주어진 일련의 식각 종료 포인트 제공 역할을 원활하게 수행하기 위해, 제 1 층간 절연막(13)과 상이한 재질의 박막, 예컨대, 질화계 박막으로 이루어지는 바, 만약, 이 상황에서, 별도의 조치가 취해지지 않은 체, 연마 종료 식별층(14)의 형성공정이 강행되면, 제 1 층간 절연막(13) 및 연마 종료 식별층(14)은 서로 간의 재질 차이로 인해, 커다란 계면 스트레스를 불가피하게 받을 수밖에 없게 되며, 결국, 안정적인 접착상태를 유지하지 못하고, 외부의 적은 충격에도 손쉽게 박리되는 문제점을 유발 할 수밖에 없게 된다.
물론, 제 1 층간 절연막(13) 및 연마 종료 식별층(14)이 서로 간의 재질 차이로 인해, 손쉽게 박리 되면, 연마 종료 식별층(14)은 자신에게 주어진 일련의 식각 종료 포인트 제공 역할을 전혀 수행할 수 없게 된다.
본 발명에서는 이러한 문제점을 충분히 감안하여, 상술한 바와 같이, 본격적인 연마 종료 식별층(14) 형성공정이 진행되기 이전에, 연마 종료 식별층(14)과 유사 계열을 갖는 NH3 플라즈마 가스를 제 1 층간 절연막(13)의 표면(13a) 측으로 플로우시켜, 제 1 층간 절연막(13)의 표면(13a)을 이루는 SiO2 성분을 연마 종료 식별층(14:즉, 질화계 박막)과의 친화도가 비교적 우수한 SiON 성분으로 변환시키고, 이를 통해, 제 1 층간 절연막(13) 및 연마 종료 식별층(14)이 최적의 접착환경을 자연스럽게 제공받을 수 있도록 유도함으로써, 제 1 층간 절연막(13) 및 연마 종료 식별층(14)이 서로 간의 재질이 다른 악 조건 하에서도, 안정적인 접착상태를 장시간 유지할 수 있도록 유도하게 된다.
한편, 상술한 절차를 통해, 제 1 층간 절연막(13)의 표면(13a)이 가공 완료되면, 본 발명에서는 도 5에 도시된 바와 같이, 일련의 증착공정을 진행시켜, 제 1 층간 절연막(13)의 상부에 연마 종료 식별층(14)을 형성한다.
이 경우, 연마 종료 식별층(14)은 상술한 바와 같이, 자신에게 주어진 일련의 식각 종료 포인트 제공 역할을 원활하게 수행하기 위해, 제 1 층간 절연막(13)과 상이한 재질의 박막, 예컨대, SiN 박막, SiON 박막, TiN 박막, BN 박막 등과 같은 질화계 박막으로 이루어진다.
이때, 연마 종료 식별층(14)은 최종 형성되는 층간 절연막의 유전율을 불필요하게 증가시키지 않으면서도, 자신에게 주어진 식각 종료 포인트 제공 역할이 원활하게 수행될 수 있도록 바람직하게, 50Å~300Å 정도의 두께를 유지한다.
물론, 앞서 언급한 바와 같이, 연마 종료 식별층(14)과 맞닿는 제 1 층간 절연막(13)의 표면(13a)은 NH3 플라즈마 가스를 통해 미리 가공 처리되어 있기 때문에, 연마 종료 식별층은(14) 제 1 층간 절연막(13)과의 재질 차이에도 불구하고, 제 1 층간 절연막(13)의 상부에서 안정적인 접착상태를 손쉽게 유지할 수 있게 된다.
앞의 절차를 통해, 연마 종료 식별층(14)의 형성이 완료되면, 본 발명에서는 도면에 도시된 바와 같이, 후술하는 제 2 층간 절연막(15)과 유사 계열을 갖는 플라즈마 가스, 예컨대, NO2 플라즈마 가스를 연마 종료 식별층(14)의 표면 측으로 플로우시켜, 연마 종료 식별층(14)의 표면(14a)을 가공하는 절차를 진행한다.
이러한 표면(14a) 가공 상황에서, 연마 종료 식별층(14)의 표면을 이루는 주요 성분, 예컨대, SiN 성분은 NO2 플라즈마 가스와의 반응에 의해 SiON 성분으로 변환된다.
후술하는 바와 같이, 연마 종료 식별층(14)의 상부에 후속 형성되는 제 2 층간 절연막(15)은 제 1 층간 절연막(13)과 마찬가지로, 연마 종료 식별층(14)과 상이한 재질, 예컨대, 산화계 재질로 이루어지는 바, 만약, 이 상황에서, 별도의 조치가 취해지지 않은 체, 제 2 층간 절연막(15)의 형성공정이 강행되면, 제 2 층간 절연막(15) 및 연마 종료 식별층(14)은 서로 간의 재질 차이로 인해, 커다란 계면 스트레스를 불가피하게 받을 수밖에 없게 되며, 결국, 안정적인 접착상태를 유지하지 못하고, 외부의 적은 충격에도 손쉽게 박리되는 문제점을 유발 할 수밖에 없게 된다.
물론, 제 2 층간 절연막(15) 및 연마 종료 식별층(14)이 서로 간의 재질 차이로 인해, 손쉽게 박리 되면, 연마 종료 식별층(14)은 자신에게 주어진 식각 종료 포인트 제공 역할을 전혀 수행할 수 없게 된다.
본 발명에서는 이러한 문제점을 충분히 감안하여, 상술한 바와 같이, 본격적인 제 2 층간 절연막(15) 형성공정이 진행되기 이전에, 제 2 층간 절연막(15)과 유사 계열을 갖는 NO2 플라즈마 가스를 연마 종료 식별층(14)의 표면(14a) 측으로 플로우시켜, 연마 종료 식별층(14)의 표면(14)을 이루는 SiN 성분을 제 2 층간 절연막(15:즉, 산화계 재질의 막)과의 친화도가 비교적 우수한 SiON 성분으로 변환시키고, 이를 통해, 제 2 층간 절연막(15) 및 연마 종료 식별층(14)이 최적의 접착환경을 자연스럽게 제공받을 수 있도록 유도함으로써, 제 2 층간 절연막(15) 및 연마 종료 식별층(14)이 서로 간의 재질이 다른 악 조건 하에서도, 안정적인 접착상태를 장시간 유지할 수 있도록 유도하게 된다.
한편, 상술한 절차를 통해, 연마 종료 식별층(14)의 표면(14a)이 가공 완료되면, 본 발명에서는 도 6에 도시된 바와 같이, 일련의 증착공정을 진행시켜, 연마 종료 식별층(14)의 상부에 제 2 층간 절연막(15)을 형성한다.
이 경우, 제 2 층간 절연막(15)은 제 1 층간 절연막(13)과 마찬가지로, 상황에 따라, USG 막일 수도 있고, BSG 막일 수도 있으며, 상황에 따라, PSG 막, BPSG 막 또는 O3-TEOS 막일 수도 있다. 물론, 이러한 제 2 층간 절연막(15)은 제 1 층간 절연막(13)과 마찬가지로, 상황에 따라, 앞서 언급한 각 막들이 선택적으로 조합된 구성을 취할 수도 있다.
이러한 과정을 통해, 연마 종료 식별층(14)의 상부에 제 2 층간 절연막(15)이 형성 완료되면, 본 발명에서는 도 7에 도시된 바와 같이, 화학적-기계적 연마공정을 통해, 제 2 층간 절연막(15)을 연마하고, 이를 통해, 연마 종료 식별층(14)의 일부 또는 전부가 노출될 때까지, 제 2 층간 절연막(15)을 연마(평탄화)하는 과정을 진행한다.
이때, 앞서 언급한 바와 같이, 연마 종료 식별층(14)은 제 2 층간 절연막(15)과 상이한 재질의 박막, 즉, 질화계 재질의 박막으로 이루어져 있기 때문에, 제 2 층간 절연막(15)을 연마하는 화학적-기계적 연마장치는 자신의 연마패드가 연마 종료 식별층(14)을 대면하는 즉시, "연마 공정을 중지할 시기가 되었다"는 사실을 곧 바로 인식할 수 있게 되며, 결국, 도면에 도시된 바와 같이, 제 2 층 간 절연막(15)의 상부로 연마 종료 식별층(14)의 일부가 노출된 상황에서, 일련의 연마공정을 신속하게 멈출 수 있게 된다.
즉, 본 발명의 체제 하에서, 연마 종료 식별층(14)은 일련의 연마 종료 포인트 역할을 충실히 수행함으로써, 화학적-기계적 연마장치가 층간 절연막(16) 자체의 물성상태, 화학적-기계적 연마장치 자체의 기구적인 오류 등으로 인해, <층간 절연막(16)의 표면 불균형>이 엄연히 상존하고 있는 상황 하에서도, 오버 폴리싱 또는 언더 폴리싱 등의 문제점을 범하지 않도록 유도하게 된다.
종래의 경우, 연마 종료 포인트에 대한 별도의 조치 없이, 단지, 임의의 연마 시간에 전적으로 의존하여, 일련의 평탄화 절차가 강행되었기 때문에, 최종 완성되는 층간 절연막의 표면에는 오버 폴리싱 또는 언더 폴리싱 등의 영향으로 인해, 심한 굴곡이 형성될 수밖에 없었으며, 결국, 층간 절연막의 평탄화 이후에 형성되는 각 구조물들, 예컨대, 제 2 금속배선은 자신의 물리적인 안정성을 크게 훼손 받을 수밖에 없었다.
그러나, 본 발명의 체제 하에서, 화학적-기계적 연마장치에 의한 평탄화 절차는 연마 종료 식별층(14)에 의한 연마 종료 포인트 제공 환경 하에 진행되기 때문에, 본 발명이 구현되는 경우, 화학적-기계적 연마장치는 층간 절연막(16) 자체의 물성상태, 자신의 기구적인 오류 등으로 인해, <층간 절연막(16)의 표면 불균형>이 엄연히 상존하고 있는 상황 하에서도, 제 2 층간 절연막(15)의 표면을 불필요한 굴곡 없이, 고르게 평탄화 할 수 있게 되며, 결국, 제 2 층간 절연막(15)의 평탄화 이후에 형성되는 각 구조물들, 예컨대, 제 2 금속배선은 자신의 물리적인 안정성을 대폭 강화 받을 수 있게 된다.
한편, 상술한 절차를 통해, 제 2 층간 절연막(15)의 평탄화가 완료되면, 본 발명에서는 도 8에 도시된 바와 같이, 제 2 층간 절연막(15)의 상부로 노출된 연마 종료 식별층(14)의 일부(또는 전부)를 제거하는 절차를 진행하고, 이를 통해, 제 1 층간 절연막(13) 및 제 2 층간 절연막(15)이 조합된 구성을 취하는 최종의 층간 절연막(16)을 완성한다. 이러한 연마 종료 식별층(14)의 제거 절차는 상황에 따라, 예컨대, 화학적-기계적 연마장치의 연마에 의해 달성되어도 무방하고, 스트립 케미컬(Strip chemical; 예컨대, H2PO4)에 의해 달성되어도 무방하다.
물론, 이 상황에서, 도면에 도시된 바와 같이, 연마 종료 식별층(14)의 제거에 의해 노출되는 제 2 층간 절연막(15)의 표면은 불필요한 굴곡 없이 매끄러운 평탄도를 유지할 수 있게 된다.
앞의 절차를 통해, 제 2 층간 절연막(15)의 표면 평탄화가 완료되면, 본 발명에서는 층간 절연막(16)의 상부에 감광막을 형성한 후, 이 감광막을 패터닝 하여, 일련의 감광막 패턴(도시안됨)을 형성한다.
이어, 본 발명에서는 도 9에 도시된 바와 같이, 해당 감광막 패턴을 마스크로, 일련의 이방성 식각특성을 갖는 건식 식각공정, 예컨대, 반응성 이온 식각공정을 진행시켜, 층간 절연막(16)을 관통하면서, 제 1 금속배선을 노출시키는 오픈-홀(18)을 형성시킨다. 이 경우, 반응성 이온 식각공정에 사용되는 식각가스로는 예컨대, CF4, C3F8 등이 탄력적으로 활용될 수 있다.
상술한 절차를 통해, 오픈-홀(18)의 형성이 마무리되면, 본 발명에서는 일련의 스퍼터링 공정을 통해, 오픈-홀(18)의 내벽 및 밑면에 일련의 장벽 금속층(도시안됨), 예컨대, Ti/TiN 층을 형성한다.
이어, 본 발명에서는 장벽 금속층이 형성된 오픈-홀(18)을 포함하는 층간 절연막(16)의 상부에 고 융점 금속층, 예를 들어, 텅스텐층을 두껍게 증착하여, 오픈-홀(18)이 이 고 융점 금속층에 의해 채워지도록 하고, 이 고 융점 금속층을 예컨대, 화학적-기계적 연마공정에 의해 평탄화 시킴으로써, 오픈-홀(18)의 내부에 추후 형성될 제 2 금속배선(19) 및 제 1 금속배선(12)을 전기적으로 연결하는 콘택 플러그(17)를 형성 완료한다.
결국, 상술한 절차에 따라, 반도체 기판(11)의 상부에 배치된 제 1 금속배선(12), 이 제 1 금속배선(12)이 커버되도록 반도체 기판(11)의 상부에 배치된 제 1 층간 절연막(13), 일련의 연마 공정에 의해 평탄화된 상태로 제 1 층간 절연막(13)의 상부에 배치된 제 2 층간 절연막(15), 제 1 층간 절연막(13) 및 제 2 층간 절연막(15)의 계면에 배치되며, 제 2 층간 절연막(15)의 연마 종료 포인트를 제공하는 연마 종료 식별층(14), 제 1 금속배선(12)과 전기적으로 접촉되도록 제 2 층간 절연막(15)의 상부에 배치된 제 2 금속배선(19)이 조합된 구성을 취하는 본 발명 고유의 반도체 소자가 완성된다.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 층간 절연막의 내부에 해당 층간 절연막의 재질과 확연히 구별되는 일련의 연마 종료 식별층을 추가 형성하 고, 이 연마 종료 식별층을 통해, 화학적-기계적 연마장치가 자신에게 필요한 연마 종료 포인트를 손쉽게 감지할 수 있도록 유도함으로써, 화학적-기계적 연마장치의 오버 폴리싱, 언더 폴리싱 등에 기인한 층간 절연막 표면의 굴곡 발생을 원천적으로 차단시킬 수 있다.
이처럼, 화학적-기계적 연마장치의 연마 종료 포인트 감지 품질 향상을 통해, 층간 절연막 표면의 굴곡 발생 가능성이 최소화되는 경우, 평탄화 이후 후속 형성되는 각 구조물들의 물리적인 안정성 역시, 크게 향상될 수 있게 되며, 결국, 본 발명의 체제 하에서, 최종 완성되는 반도체 소자의 품질 역시 최적의 상태를 유지할 수 있게 된다.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.

Claims (11)

  1. 반도체 기판 상부에 제 1 금속배선을 형성하는 단계;
    상기 제 1 금속배선의 상부에 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막의 표면을 연마 종료 식별층과 유사 계열의 플라즈마 가스로 가공하는 단계;
    상기 제 1 층간 절연막의 상부에 연마 종료 식별층을 형성하는 단계;
    상기 연마 종료 식별층의 표면을 제 2 층간 절연막과 유사 계열의 플라즈마 가스로 가공하는 단계;
    상기 연마 종료 식별층의 상부에 제 2 층간 절연막을 형성하는 단계;
    상기 연마 종료 식별층을 연마 종료 포인트(Polishing end point)로 하여, 상기 연마 종료 식별층이 노출될 때까지 상기 제 2 층간 절연막을 연마하는 단계; 및
    연마 완료된 상기 제 2 층간 절연막의 상부에 상기 제 1 금속배선과 전기적으로 접촉되는 제 2 금속배선을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 연마 종료 식별층은 50Å~300Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 연마 종료 식별층은 상기 제 1 및 제 2 층간 절연막과 상이한 재질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 연마 종료 식별층은 질화계 박막으로 이루어지는 것 을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 연마 종료 식별층은 SiN 박막, SiON 박막, TiN 박막, BN 박막 중의 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 연마 종료 식별층과 유사 계열의 플라즈마 가스는 NH3 플라즈마 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 삭제
  9. 제 1 항에 있어서, 상기 제 2 층간 절연막과 유사 계열의 플라즈마 가스는 N2O 플라즈마 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 1 항에 있어서, 상기 제 2 층간 절연막을 연마하는 단계는 상기 연마 종료 식별층의 전부 또는 일부가 노출될 때까지 진행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 반도체 기판의 상부에 배치된 제 1 금속배선;
    상기 제 1 금속배선이 커버되도록 상기 반도체 기판의 상부에 배치된 제 1 층간 절연막;
    상기 제 1 층간 절연막의 상부에 배치된 제 1 층간 절연막과 상이한 재질의 박막;
    일련의 연마 공정에 의해 평탄화된 상태로 상기 제 1 층간 절연막의 상부에 배치된 제 2 층간 절연막;
    상기 제 1 층간 절연막 및 제 2 층간 절연막의 계면에 배치되며, 상기 제 2 층간 절연막의 연마 종료 포인트를 제공하는 연마 종료 식별층;
    상기 연마 종료 식별층의 상부에 배치된 연마 종료 식별층과 상이한 재질의 박막; 및
    상기 제 1 금속배선과 전기적으로 접촉되도록 상기 제 2 층간 절연막의 상부에 배치된 제 2 금속배선
    을 포함하는 것을 특징으로 하는 반도체 소자.
KR1020030077138A 2003-11-01 2003-11-01 반도체 소자 및 그 제조방법 KR100584496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077138A KR100584496B1 (ko) 2003-11-01 2003-11-01 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077138A KR100584496B1 (ko) 2003-11-01 2003-11-01 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050042313A KR20050042313A (ko) 2005-05-09
KR100584496B1 true KR100584496B1 (ko) 2006-05-29

Family

ID=37243340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077138A KR100584496B1 (ko) 2003-11-01 2003-11-01 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100584496B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037795B2 (en) 2019-08-02 2021-06-15 International Business Machines Corporation Planarization of dielectric topography and stopping in dielectric

Also Published As

Publication number Publication date
KR20050042313A (ko) 2005-05-09

Similar Documents

Publication Publication Date Title
US6380087B1 (en) CMP process utilizing dummy plugs in damascene process
US6063711A (en) High selectivity etching stop layer for damascene process
US6110648A (en) Method of enclosing copper conductor in a dual damascene process
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
JPH10173043A (ja) 半導体素子のコンタクトプラグ形成方法
KR19990006403A (ko) 반도체 장치의 콘택 플러그 형성 방법
US5597764A (en) Method of contact formation and planarization for semiconductor processes
US6384482B1 (en) Method for forming a dielectric layer in a semiconductor device by using etch stop layers
KR100584496B1 (ko) 반도체 소자 및 그 제조방법
KR100268459B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
US6358845B1 (en) Method for forming inter metal dielectric
US6218285B1 (en) Method for forming inter-metal dielectric layers in metallization process
US7704820B2 (en) Fabricating method of metal line
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR20030083174A (ko) 반도체 소자의 에어갭 형성방법
KR100642460B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100443148B1 (ko) 반도체소자의 제조방법
KR100997776B1 (ko) 반도체 소자의 제조방법
JP2002217284A (ja) 半導体装置およびその製造方法
US6709975B2 (en) Method of forming inter-metal dielectric
JP5221979B2 (ja) 半導体装置の製造方法
CN102361019A (zh) 一种半导体器件制作方法
KR100400035B1 (ko) 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
US7528464B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee