KR100313096B1 - 다층 금속배선 형성 방법 - Google Patents
다층 금속배선 형성 방법 Download PDFInfo
- Publication number
- KR100313096B1 KR100313096B1 KR1019990032421A KR19990032421A KR100313096B1 KR 100313096 B1 KR100313096 B1 KR 100313096B1 KR 1019990032421 A KR1019990032421 A KR 1019990032421A KR 19990032421 A KR19990032421 A KR 19990032421A KR 100313096 B1 KR100313096 B1 KR 100313096B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- interlayer insulating
- nitride film
- low dielectric
- dielectric layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 239000010949 copper Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 230000000873 masking effect Effects 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 238000004528 spin coating Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은, 다층 금속배선 형성 방법에 관한 것으로서, 반도체기판에 유기계열의 저유전물질로 된 저유전층 및 질화막을 적층하여 마스킹식각으로 플러그패턴을 형성한 후에 제1층간절연막과 플러그패턴보다 너비가 넓은 제1콘택홀을 갖는 제2층간절연막을 적층하여 저유전층을 식각하여 이중콘택홀을 형성한 후 이중콘택홀내에 구리를 매립하여 구리배선층을 형성하므로 오픈 페일(Open Fail)현상과 부정합(Misalign))에 따른 저항의 증가를 방지하도록 하여 소자의 전기적인 특성을 향상시키도혹 하는 매우 유용하고 효과적인 발명이다. 또한, 두 번의 마스킹 식각공정에 있어서, 제1질화막과 제2층간절연막의 식각에만 감광막이 필요하므로 감광막의 두께를 대폭적으로 낮출 수 있으며, 이에 따라 마스크공정에서의 공정 마아진을 대폭적으로 줄일 수 있는 장점을 지닌다.
Description
본 발명은 이중상감법을 이용하여 구리배선을 형성하는 방법에 관한 것으로서, 특히, 제1층간절연막과 제1질화막으로 된 플러그패턴보다 너비가 넓은 제2층간절연막을 적층하여 제1콘택홀을 형성하고, 저유전층을 식각하여 이중콘택홀을 형성한 후 이 이중콘택홀 내에 구리를 매립하여 평탄화하므로 오픈 페일(Open Fail)현상과 부정합(Misalign))에 따른 저항의 증가를 방지하도록 하는 다층 금속배선 형성 방법에 관한 것이다.
일반적으로, 반도체소자의 제조공정에서 비저항이 작고 이엠(EM; Electro-Migration)에 대한 저항이 큰 구리층을 메탈라인(Metal-Line)으로 사용할 것을 고려하고 있으나, 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.
이를 개선하고 실용화하기 위하여 이중 상감법(Dual Damascence)을 이용하여 콘택홀을 형성하고, 그 콘택홀내에 구리배선층을 형성하도록 한다. 이 것은 메탈콘택홀이 구리가 몰입되기 용이하도록 이중의 너비를 갖도록 콘택홀을 형성하여 그 내부에 구리배선을 형성하는 방법이다.
도면을 참조하여 일반적인 이중상감공정을 진행하는 상태를 살펴 보면, 먼저, 도1(a)에 도시된 바와 같이, 반도체기판(1) 상에 하부층간절연막(2)(Inter Metal Dielectric)을 적층한 후 제1콘택부위(4)를 갖는 마스크층(3)을 적층하도록 한다.
그리고, 상기 공정후에 상부층간절연막(5)을 적층하도록 한 후, 상기 제1콘택부위(4)보다 너비가 넓은 제2콘택부위(7)를 갖는 감광막(6)을 적층하도록 한다.
그리고, 도 1(b)에 도시된 바와 같이, 마스킹식각을 공정을 통하여 하부층간절연막(2)까지 식각되도록 이중콘택홀(8)을 형성하도록 한다.
그런 후 계속하여, 도1(c)에 도시된 바와 같이, 구리금속을 상기 이중콘택홀 (8) 내에 매립하여 화학기계적연마(CMP)공정으로 구리 금속을 평탄화하여 구리배선 (9)을 형성하도록 한다.
그러나, 상기 공정중에서 상,하부절연막 중간에 식각방지막(Stopping Layer)으로 사용되는 얇은 마스크층(30)을 사용하는 경우, 절연막의 유전율이 증가하게 되어 알씨 딜레이(RC Delay)의 증가, 소비전력의 증가 및 신호의 상호 간섭에 따른 노이즈 발생하는 등의 문제점을 지닌다. 콘택홀 식각시 원하는 프로파일을 실현하기 위하여서는 실리콘질화막과의 선택비가 높은 식각 조건이 필요하다.
이와같이, 높은 선택식각비를 얻기 위하여서는 C/F Ratio의 플라즈마 에서의 식각이 필요하게 된다. 이러한 조건에서의 식각은 높은 보다 많은 식각시간을 요하고, 에치스톱(Etch - Stop)이 발생되어 오픈 페일(Open Fail)이 발생되기도 한다.
또한, 반도체소자의 디자인 룰(Design Rule)이 ㅇ.25마이크로 미터 세대이하 에서는 오버랩 마아진(Over Lay Margin)이 타이트(Tight) 하기 때문에 패턴의 부정합 (Misalign)이 발생하는 경우, 이중 상감법에서는 접촉면적 뿐만아니라 플러그 (Plug)의 크기도 감소하기 때문에 비아저항(Via Resistance)의 증가 및 소자의 신뢰성에 문제점을 야기하였다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 유기게 저유전층 및 질화막을 적층하여 마스킹식각으로 플러그패턴을 형성한 후에 제1층간절연막과 플러그패턴보다 너비가 넓은 제1콘택홀을 갖는 제2층간절연막을 적층하여 저유전층을 식각하여 이중콘택홀을 형성한 후 이 이중콘택홀내에 구리를 매립하여 평탄화하므로 소자의 오픈 페일(Open Fail)현상과 부정합(Misalign))에 따른 저항의 증가를 방지하는 것이 목적이다.
도 1(a) 내지 1(c)는 종래의 이중 상감법을 이용한 다층금속배선 형성방법을 순차적으로 보인 도면이고,
도 2(a) 내지 도 2(g)는 본 발명에 따른 이중 상감법을 이용한 다층금속배선 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 15 : 저유전층
20 ; 제1질화막 25 : 제1층간절연막
30 : 제2질화막 35 : 제2층간절연막
40 : 감광막 45 : 제1콘택홀
50 : 이중콘택홀 55 : 구리배선층
이러한 목적은 반도체기판 상에 저유전층을 적층하는 단계와; 상기 저유전층 상에 제1질화막을 적층한 후, 콘택패턴을 형성하여 제1질화막과 저유전층을 식각하여 플러그 패턴을 형성하는 단계와; 상기 결과물 상에 제1층간절연막을 적층한 후, 평탄화하는 단계와; 상기 결과물 상에 제2질화막과 제2층간절연막을 적층한 후, 연마공정으로 평탄화하는 단계와; 상기 제2층간절연막 상에 상기 플러그패턴 보다 넓은 제1콘택홀을 형성하는 단계와; 상기 단계 후에 제1질화막과 저유전층을 식각으로 제거하여 이중콘택홀을 형성하는 단계와; 상기 단계 후에 이중콘택홀 내에 구리를 매립하여 평탄화하여 구리배선을 형성하는 단계를 포함하는 다층 금속배선 형성 방법을 제공함으로써 덜성된다.
상기 저유전층은, 저유전(Low-K)물질로서, 탄소(C)가 결합된 유기계열의 물질로서, 7000 ∼ 10000Å의 두께로 적층하는 것이 바람직 하다.
그리고, 상기 제1질화막은, PE-CVD(Plasma - Enhanced Chemical Vapor Deposition)법으로 증착하고, 500 ∼ 2000Å의 두께로 적층하는 것이 바람직 하다.
상기 제1질화막을 식각할 때, 플라즈마(Plasma)에 의한 건식식각법(Dry- Etch)을 이용하고, 50 ∼ 200 mTorr / 500 ∼ 800 Watt / 0 ∼ 50 Gauss / 20 ∼ 50 CHF3/ 5 ∼ 20 CF4/ 100 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP(Source Power) / 400∼ 700 WBP(Bias Power) / 5 ∼ 30 CHF3/ 0 ∼20 CH3F/ 20 ∼ 50 Ar의 조건으로 식각하는 것이 바람직하다.
상기 저유전층을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 50 ∼ 200 mTorr / 500 ∼ 1000 Watt / 0 ∼ 50 Gauss / 10 ∼ 50 H2/ 20 ∼ 100N2/ 5 ∼ 10 O2/ 5 ∼ 10 CHF3/ 50 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 20 ∼ 50 H2/ 20 ∼ 100 N2/ 5 ∼ 30 O2의 조건으로 식각하는 것이 바람직하다.
상기 제1층간절연막은 산화막(Oxide Layer)을 이용하며, PE-CVD법으로 1000 ∼ 2000Å을 증착하고, 연속하여 스핀코팅(Spin-Coating)법으로 5000 ∼ 10000Å을 증착하며, 재차 PE-CVD법으로 3000 ∼ 6000Å의 두께로 각각 형성하여 최종적인 적층 두께를 형성하도록 한다.
상기 제1층간절연막을 평탄화할 때, CMP(Chemical Mechanical Polishing)법으로 연마하고, 상기 제1질화막을 식각방지막(Stop Layer)으로 하여 연마 종점을결정하는 것이 바람직하다.
상기 제2질화막은, PE-CVD법으로 증착하고, 300 ∼ 1000Å의 두께로 형성하는 것이 바람직하다.
상기 제2층간절연막은, PE-CVD법 혹은, 스핀코팅법으로 증착하고, 4000 ∼ 7000Å의 두께로 형성하는 것이 바람직하다.
상기 제2층간절연막을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 70 mTorr / 1300 ∼ 1900 Watt / 5 ∼ 15 C4F8/ 2 ∼ 10 O2/ 50 ∼ 100 CO / 100 ∼ 300 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 500∼ 800 WBP / 5 ∼ 20CH3F/ 20 ∼ 40C2F6/ 20 ∼ 50 Ar의 조건으로 식각하는 것이 바람직 하다.
상기 이중콘택홀 형성을 위하여 제2질화막을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 100 mTorr / 1300 ∼ 1900 Watt / 10 ∼ 30 CH3F / 5 ∼ 20 CF4/ 5 ∼ 30 CHF3/ 0 ∼ 1O O2/ 100 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 5 ∼ 30 CHF3/ 0 ∼ 20 CH3F / 20 ∼ 50 Ar의 조건으로 식각하는 것이 바람직하다.
상기 이중콘택홀 형성을 위하여 저유전층을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 150 mTorr / 500 ∼ 1000 Watt / 0 ∼ 50 Gauss / 10 ∼ 50 H2/ 20 ∼ 100N2/ 5 ∼ 10 O2/ 5 ∼ 10 CHF3/ 50 ∼ 200 Ar의 조건 혹은,5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 20 ∼ 50 H2/ 20 ∼ 100 N2/ 5 ∼ 30 O2/ 5 ∼ 20CHF3/ 20 ∼ 50 Ar의 조건으로 식각하는 것이 바람직 하다.
이하, 첨부한 도면에 의거하여 본 발명에 바람직한 일실시예에 대하여 상세히 설명한다.
도 2(a) 내지 도 2(g)는 본 발명에 따른 이중 상감법을 이용한 다층금속배선 형성방법을 순차적으로 보인 도면이다.
도 2(a)에 도시된 바와 같이, 반도체기판(10) 상에 저유전층(15) 및 제1질화막(20)을 적층하도록 한다.
상기 저유전층(15)은, 탄소가 결합된 유기계열의 물질로서, 7000 ∼ 10000Å의 두께로 형성하고, 상기 제1질화막(20)은, PE-CVD법으로, 500 ∼ 2000Å의 두께로 적층하도록 한다.
도 2(b) 및 도 2(c)에 도시된 바와 같이, 상기 저유전층(15) 상에 제1질화막 (20)을 적층한 후, 콘택패턴(Contact Pattern)을 형성하고, 제1질화막(20)과 저유전층(15)을 식각하여 플러그 패턴(A)을 형성하도록 한다.
상기 제1질화막(20)은, 플라즈마에 의한 건식식각법을 이용하여 식각하고, 50 ∼ 200 mTorr / 500 ∼ 800 Watt / 0 ∼ 50 Gauss / 20 ∼ 50 CHF3/ 5 ∼ 20 CF4/ 100 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 5 ∼ 30 CHF3/ 0 ∼20 CH3F/ 20 ∼ 50 Ar의 조건으로 식각하도록 한다.
그리고, 연속하여 상기 저유전층(15)은, 플라즈마에 의한 건식식각법을 이용하여 식각하고, 50 ∼ 200 mTorr / 500 ∼ 1000 Watt / 0 ∼ 50 Gauss / 10 ∼ 50 H2/ 20 ∼ 100N2/ 5 ∼ 10 O2/ 5 ∼ 10 CHF3/ 50 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 20 ∼ 50 H2/ 20 ∼ 100 N2/ 5 ∼ 30 O2의 조건으로 식각하도록 한다.
도 2(d)에 도시된 바와 같이, 상기 결과물 상에 제1층간절연막(35)을 적층한 후, 화학기계적연마공정(CMP)으로 평탄화하도록 한다. 상기 제1층간절연막(25)은 산화막을 이용하며, PE-CVD법으로 1000 ∼ 2000Å을 증착하고, 연속하여 스핀코팅법으로 5000 ∼ 10000Å을 증착하며, 재차 PE-CVD법으로 3000 ∼ 6000Å의 두께로 형성하도록 한다.
그리고, 상기 제1층간절연막(25)을 평탄화할 때, CMP법으로 연마하고, 상기 제1질화막(20)을 식각방지막(Stop Layer)으로 하여 연마 종점을 결정하도록 한다.
도 2(e)에 도시된 바와 같이, 상기 결과물 상에 제2질화막(30)과 제2층간절연막(35)을 적층하도록 한다.
상기 제2질화막(30)은, PE-CVD법으로 증착하고, 300 ∼ 1000Å의 두께로 형성하고, 상기 제2층간절연막(35)은, PE-CVD법 혹은 스핀코팅법으로 증착하고, 4000 ∼ 7000Å의 두께로 형성하는 것이 바람직 하다.
그리고, 상기 제2층간절연막(35) 상에 감광막(40)을 적층하여 한 후, 마스킹 식각으로 플러그패턴(A)보다 넓은 제1콘택홀(45)을 형성하도록 한다.
이 때, 상기 제2층간절연막(20)을 식각하여 제1콘택홀(45)을 형성할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 70 mTorr / 1300 ∼ 1900 Watt / 5 ∼ 15 C4F8/ 2 ∼ 10 O2/ 50 ∼ 100 CO / 100 ∼ 300 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 500∼ 800 WBP / 5 ∼ 20CH3F/ 20 ∼ 40C2F6/ 20 ∼ 50 Ar의 조건으로 식각하도록 한다.
도 2(f)에 도시된 바와 같이, 상기 단계 후에 제2질화막(30)과 플러그패턴 (A)의 제1질화막(20)과 저유전층(15)을 식각으로 제거하여 이중콘택홀(50)을 형성하도록 한다.
상기 이중콘택홀(50)의 형성을 위하여 제1, 제2질화막(20)(30)을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 100 mTorr / 1300 ∼ 1900 Watt / 10 ∼ 30 CH3F / 5 ∼ 20 CF4/ 5 ∼ 30 CHF3/ 0 ∼ 1O O2/ 100 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 5 ∼ 30 CHF3/ 0 ∼ 20 CH3F / 20 ∼ 50 Ar의 조건으로 식각하도록 한다.
상기 저유전층(15)을 식각할 때, 플라즈마에 의한 건식식각법을 이용하고, 30 ∼ 150 mTorr / 500 ∼ 1000 Watt / 0 ∼ 50 Gauss / 10 ∼ 50 H2/ 20 ∼ 100N2/ 5 ∼ 10 O2/ 5 ∼ 10 CHF3/ 50 ∼ 200 Ar의 조건 혹은, 5 ∼ 10 mTorr / 2400 ∼ 2800 WSP / 400∼ 700 WBP / 20 ∼ 50 H2/ 20 ∼ 100 N2/ 5 ∼ 30 O2/ 5∼ 20CHF3/ 20 ∼ 50 Ar의 조건으로 식각하도록 한다.
도 2(g)에 도시된 바와 같이, 상기 단계 후에 이중콘택홀(50) 내에 구리를 매립하여 평탄화하여 구리배선(55)을 형성하도록 한다.
따라서, 본 발명에 따른 다층 금속배선 형성 방법을 이용하게 되면, 소정의 소자 구조를 갖는 반도체기판에 유기계열의 저유전물질로 된 저유전층 및 질화막을 적층하여 마스킹식각으로 플러그패턴을 형성한 후에 제1층간절연막과 플러그패턴보다 너비가 넓은 제1콘택홀을 갖는 제2층간절연막을 적층하여 저유전층을 식각하여 이중콘택홀을 형성한 후 이중콘택홀내에 구리를 매립하여 구리배선층을 형성하므로 오픈 페일(Open Fail)현상과 부정합(Misalign))에 따른 저항의 증가를 방지하도록 하여 소자의 전기적인 특성을 향상시키도혹 하는 매우 유용하고 효과적인 발명이다.
또한, 두 번의 마스킹 식각공정에 있어서, 제1질화막과 제2층간절연막의 식각에만 감광막이 필요하므로 감광막의 두께를 대폭적으로 낮출 수 있으며, 이에 따라 마스크공정에서의 공정 마아진을 대폭적으로 줄일 수 있는 장점을 지닌다.
Claims (4)
- 반도체기판 상에 저유전층을 적층하는 단계와;상기 저유전층 상에 제1질화막을 적층한 후, 콘택패턴을 형성하여 제1질화막과 저유전층을 식각하여 플러그 패턴을 형성하는 단계와;상기 결과물 상에 제1층간절연막을 적층한 후, 평탄화하는 단계와;상기 결과물 상에 제2질화막과 제2층간절연막을 적층하는 단계와;상기 제2층간절연막 상에 식각으로 상기 플러그패턴 보다 넓은 제1콘택홀을 형성하는 단계와;상기 단계 후에 제2질화막과 플러그패턴의 제1질화막 및 저유전층을 식각으로 제거하여 이중콘택홀을 형성하는 단계와;상기 단계 후에 이중콘택홀 내에 구리를 매립한 후 평탄화하여 구리배선을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 저유전층은, 탄소가 결합된 유기계열의 물질로서, 7000 ∼ 10000Å의 두께로 형성하는 것을 특징으로 하는 다층 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 제1질화막은, 제1층간절연막을 평탄화 할 때, 식각방지막으로 하여 연마 종점을 결정하는 것을 특징으로 하는 다층 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 제2질화막은, PE-CVD법으로 증착하고, 300 ∼ 1000Å의 두께로 형성하는 것을 특징으로 하는 다층 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032421A KR100313096B1 (ko) | 1999-08-07 | 1999-08-07 | 다층 금속배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032421A KR100313096B1 (ko) | 1999-08-07 | 1999-08-07 | 다층 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010017087A KR20010017087A (ko) | 2001-03-05 |
| KR100313096B1 true KR100313096B1 (ko) | 2001-11-07 |
Family
ID=19606478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032421A KR100313096B1 (ko) | 1999-08-07 | 1999-08-07 | 다층 금속배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313096B1 (ko) |
-
1999
- 1999-08-07 KR KR1019990032421A patent/KR100313096B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010017087A (ko) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| US20040201108A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| KR100419746B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| US6589861B2 (en) | Method for fabricating a semiconductor device | |
| US20060086954A1 (en) | Multi-layer film stack for extinction of substrate reflections during patterning | |
| JPWO2005034234A1 (ja) | 半導体装置及びその製造方法 | |
| JP2012134422A (ja) | 半導体装置及びその製造方法 | |
| KR100313096B1 (ko) | 다층 금속배선 형성 방법 | |
| KR100698101B1 (ko) | 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법 | |
| KR100253311B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| US7704820B2 (en) | Fabricating method of metal line | |
| KR100511092B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| KR100457740B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| KR19980025403A (ko) | 반도체 장치의 평탄화 방법 | |
| KR100772719B1 (ko) | 듀얼다마신공정을 이용한 금속배선 형성 방법 | |
| KR100577010B1 (ko) | 단일 상감법을 이용한 금속배선 형성방법 | |
| KR100252873B1 (ko) | 반도체 소자의 다층배선 및 그의 형성방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100549261B1 (ko) | 금속층의 평탄화 방법 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |