KR100532982B1 - 반도체소자의 평탄화방법 - Google Patents

반도체소자의 평탄화방법 Download PDF

Info

Publication number
KR100532982B1
KR100532982B1 KR10-1999-0060919A KR19990060919A KR100532982B1 KR 100532982 B1 KR100532982 B1 KR 100532982B1 KR 19990060919 A KR19990060919 A KR 19990060919A KR 100532982 B1 KR100532982 B1 KR 100532982B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor device
chemical mechanical
film
planarization method
Prior art date
Application number
KR10-1999-0060919A
Other languages
English (en)
Other versions
KR20010057477A (ko
Inventor
이성하
이지혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0060919A priority Critical patent/KR100532982B1/ko
Publication of KR20010057477A publication Critical patent/KR20010057477A/ko
Application granted granted Critical
Publication of KR100532982B1 publication Critical patent/KR100532982B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/0056Control means for lapping machines or devices taking regard of the pH-value of lapping agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체소자의 평탄화방법에 관한 것으로, 종래 광 방식의 화학기계적 연마 방법은 웨이퍼의 표면상태에 따라 입사된 광의 산란이 일어날 경우에 두께 측정의 오차가 발생하고, 전류 방식의 화학기계적 연마 방법은 연마대상층과 다른 층의 선택비가 높지 않을 경우에 연마속도 변화가 미세하여 전류 차이 측정이 불가능한 문제로 인해 공정의 신뢰성이 저하되는 문제점이 있었다. 따라서, 본 발명은 패턴의 형태를 갖는 막과 단차를 갖는 실리콘막이 적층된 반도체 웨이퍼를 화학기계적 연마를 통해 평탄화하는 반도체소자의 평탄화방법에 있어서, 실리콘막의 연마에서 발생되는 슬러리(slurry)의 일부를 질산으로 실시간 적정(titration)하여 슬러리의 산도가 급격히 감소할 때, 연마를 종료하는 반도체소자의 평탄화방법을 통해 화학기계적 연마에서 발생하는 슬러리의 산도변화를 실시간으로 측정하여 정확하게 연마 종료점을 검출할 수 있으므로, 연마대상막의 두께 편차를 획기적으로 줄일 수 있으며, 공정의 안정성을 확보할 수 있는 효과가 있다.

Description

반도체소자의 평탄화방법{PLANARIZATION METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 평탄화방법에 관한 것으로, 특히 화학기계적 연마(chemical mechanical polishing : CMP)의 종료점(end point) 검출을 용이하게 할 수 있도록 한 반도체소자의 평탄화방법에 관한 것이다.
최근들어 반도체소자의 평탄화방법으로 다양한 장점을 갖는 화학기계적 연마가 많이 사용되고 있다.
이와같은 화학기계적 연마는 임의의 층을 연마할 때, 하부의 다른 층이 노출되는 시점에서 종료점을 검출할 수 있어야만 하부의 다른 층이 손실되는 것을 방지할 수 있게 되어 후속공정의 안정성을 확보할 수 있게 되므로, 연마 종료점 검출이 매우 중요하지만, 현재는 연마 종료점 검출에 많은 기술적인 어려움을 갖고 있다.
상기 화학기계적 연마의 일반적인 종료점 검출방법으로는 광(optic) 방식과 전류(current) 방식이 있는데, 먼저 광 방식은 평탄화가 진행되는 웨이퍼 표면에 광을 조사하여 일부의 층을 통과하고, 하부의 다른 층을 통해 반사되는 광의 세기를 측정하여 두께를 측정하는 방식이고, 전류 방식은 연마대상층의 연마가 진행되어 하부의 다른 층이 노출될 경우에 연마속도가 변화하므로, 이때 패드에 연결된 모터에 걸리는 부하의 변화를 전류 차이로 측정하는 방식이다.
그러나, 상기한 바와같은 종래의 평탄화 방법으로 광 방식의 화학기계적 연마 방법은 웨이퍼의 표면상태에 따라 입사된 광의 산란이 일어날 경우에 두께 측정의 오차가 발생하고, 전류 방식의 화학기계적 연마 방법은 연마대상층과 다른 층의 선택비가 높지 않을 경우에 연마속도 변화가 미세하여 전류 차이 측정이 불가능한 문제로 인해 공정의 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 화학기계적 연마의 종료점 검출을 용이하게 할 수 있는 반도체소자의 평탄화방법을 제공하는데 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 평탄화방법은 패턴의 형태를 갖는 막과 단차를 갖는 실리콘막이 적층된 반도체 웨이퍼를 화학기계적 연마를 통해 평탄화하는 반도체소자의 평탄화방법에 있어서, 실리콘막의 연마에서 발생되는 슬러리(slurry)의 일부를 질산으로 실시간 적정(titration)하여 슬러리의 산도가 급격히 감소할 때, 연마를 종료하는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 평탄화방법을 첨부한 도1a 및 도1c의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체 웨이퍼(1) 상에 제1막(2)을 형성하고, 패터닝한 다음 상부전면에 실리콘막(3)을 형성한다. 이때, 실리콘막(3)은 제1막(2)의 패터닝으로 인해 단차를 갖게 된다.
그리고, 도1b에 도시한 바와같이 상기 실리콘막(3)을 화학기계적 연마를 통해 평탄화한다. 이때, 실리콘막(3)의 화학기계적 연마로 인해 증류수, KOH 및 콜로이드 상태의 SiO2 혼합물로 구성되는 슬러리가 발생하며, 질산(HNO3)을 통해 아래의 화학식1과 같이 반응시켜 실시간 적정함으로써, 슬러리의 산도(pH)를 측정하면 산도의 변화가 없음을 알 수 있다.
SiO2+ 2HNO2
그리고, 도1c에 도시한 바와같이 상기 패터닝된 제1막(2)이 노출되면, 실리콘막(3)의 연마를 종료한다. 이때, 제1막(2)이 노출되어 연마되면, 상기 화학식1의 반응에서 실리콘의 양이 급격히 감소하게 되고, 이에 따라 소모되는 질산의 양도 줄어들어 슬러리의 산도가 급격히 감소되므로, 이를 이용해 연마 종료점을 검출할 수 있게 된다.
상기한 바와같은 본 발명에 의한 반도체소자의 평탄화방법은 화학기계적 연마에서 발생하는 슬러리의 산도변화를 실시간으로 측정하여 정확하게 연마 종료점을 검출할 수 있으므로, 연마대상막의 두께 편차를 획기적으로 줄일 수 있으며, 공정의 안정성을 확보할 수 있는 효과가 있다.
도1a 내지 도1c는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
1:반도체 웨이퍼 2:제1막
3:실리콘막

Claims (1)

  1. 패턴의 형태를 갖는 막과 단차를 갖는 실리콘막이 적층된 반도체 웨이퍼를 화학기계적 연마를 통해 평탄화하는 반도체소자의 평탄화방법에 있어서, 실리콘막의 연마에서 발생되는 슬러리(slurry)의 일부를 질산으로 실시간 적정(titration)하여 슬러리의 산도가 급격히 감소할 때, 연마를 종료하는 것을 특징으로 하는 반도체소자의 평탄화방법.
KR10-1999-0060919A 1999-12-23 1999-12-23 반도체소자의 평탄화방법 KR100532982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060919A KR100532982B1 (ko) 1999-12-23 1999-12-23 반도체소자의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060919A KR100532982B1 (ko) 1999-12-23 1999-12-23 반도체소자의 평탄화방법

Publications (2)

Publication Number Publication Date
KR20010057477A KR20010057477A (ko) 2001-07-04
KR100532982B1 true KR100532982B1 (ko) 2005-12-02

Family

ID=19628599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0060919A KR100532982B1 (ko) 1999-12-23 1999-12-23 반도체소자의 평탄화방법

Country Status (1)

Country Link
KR (1) KR100532982B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536611B1 (ko) 2003-09-08 2005-12-14 삼성전자주식회사 화학적 기계적 연마 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186131A (ja) * 1995-12-26 1997-07-15 Lg Semicon Co Ltd 容器を有するウェットエッチング装置のエッチング終点の測定方法
KR19980016862A (ko) * 1996-08-29 1998-06-05 김광호 보이드를 방지하기 위한 층간 절연막 평탄화 방법
KR19980025403A (ko) * 1996-10-01 1998-07-15 문정환 반도체 장치의 평탄화 방법
KR19990008774A (ko) * 1997-07-03 1999-02-05 윤종용 pH센서를 이용하여 화학기계적 연마의 종점을 자동으로 검출하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186131A (ja) * 1995-12-26 1997-07-15 Lg Semicon Co Ltd 容器を有するウェットエッチング装置のエッチング終点の測定方法
KR19980016862A (ko) * 1996-08-29 1998-06-05 김광호 보이드를 방지하기 위한 층간 절연막 평탄화 방법
KR19980025403A (ko) * 1996-10-01 1998-07-15 문정환 반도체 장치의 평탄화 방법
KR19990008774A (ko) * 1997-07-03 1999-02-05 윤종용 pH센서를 이용하여 화학기계적 연마의 종점을 자동으로 검출하는 방법

Also Published As

Publication number Publication date
KR20010057477A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
JP4074434B2 (ja) 半導体の製造に適した構造化ウェハを修正するための加工液およびその方法
US5265378A (en) Detecting the endpoint of chem-mech polishing and resulting semiconductor device
US7132035B2 (en) Methods, apparatuses, and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
US6071177A (en) Method and apparatus for determining end point in a polishing process
US20090008794A1 (en) Thickness Indicators for Wafer Thinning
US6895360B2 (en) Method to measure oxide thickness by FTIR to improve an in-line CMP endpoint determination
JP2001015460A5 (ko)
CN109262445A (zh) 一种基于光谱的化学机械平坦化在线终点检测方法
JP3011113B2 (ja) 基板の研磨方法及び研磨装置
CN101954621B (zh) 化学机械研磨制程的研磨终点判断方法
JP3125005B1 (ja) 化学機械研磨プロセスの方法
CN103842783A (zh) 分光传感器
KR100532982B1 (ko) 반도체소자의 평탄화방법
US7246424B2 (en) Magnetic devices having magnetic features with CMP stop layers
JP4792200B2 (ja) リセスエッチング前のインタフェロメトリによるin−situモニタリングを伴う平坦化エッチング方法
KR20020017939A (ko) 격막 구조물의 화학적-기계적 연마에서의 종점 검출
CN103857994A (zh) 分光传感器的制造方法
US20040018733A1 (en) Method of planarizing a surface of a semiconductor wafer
KR0165353B1 (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR20010095894A (ko) 화학적 기계적 연마 공정의 앤드 포인트 측정 방법
JP4546071B2 (ja) 半導体装置の製造方法
JPH08339982A (ja) 半導体製造装置及び半導体装置の製造方法
JP2007335557A (ja) 半導体装置の製造方法
JP2002075939A (ja) 化学機械研磨における終点の検出方法およびそれに用いる化学機械研磨用水系分散体
JP2009196002A (ja) 研磨終点検出方法および研磨装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee