JP4792200B2 - リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法 - Google Patents

リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法 Download PDF

Info

Publication number
JP4792200B2
JP4792200B2 JP2003541047A JP2003541047A JP4792200B2 JP 4792200 B2 JP4792200 B2 JP 4792200B2 JP 2003541047 A JP2003541047 A JP 2003541047A JP 2003541047 A JP2003541047 A JP 2003541047A JP 4792200 B2 JP4792200 B2 JP 4792200B2
Authority
JP
Japan
Prior art keywords
etching
recess
sccm
hard mask
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003541047A
Other languages
English (en)
Other versions
JP2005508091A5 (ja
JP2005508091A (ja
Inventor
ブレイリィ・リンダ
バヘディ・バヒド
エデルバーグ・エリック
ミラー・アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2005508091A publication Critical patent/JP2005508091A/ja
Publication of JP2005508091A5 publication Critical patent/JP2005508091A5/ja
Application granted granted Critical
Publication of JP4792200B2 publication Critical patent/JP4792200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Description

本発明は、ウェーハ処理方法に関し、特に、効率的で費用対効果に優れたウェーハの平坦化エッチング工程に関する。
半導体デバイスの製造では、ウェーハ平坦化工程が必要となる。通常、集積回路デバイスは、多層構造の形態となる。平坦化およびリセスエッチングは、更に一般的になりつつある混載デバイスの集積化にとって重要な処理である。混載デバイスの集積化における中間ステップの一つは、以前にエッチングされた媒体の深いトレンチ（または接点）にポリシリコンを充填し、特定の深度まで再度エッチングすることである。均一な充填を保証するために、余分なポリシリコン層（３０００Ａまで）を、窒化ケイ素マスクの上に堆積させる。結果として、ポリシリコン充填物の特定の深度までの除去は、主に二つのステップ、即ち、平坦化とリセスエッチングとを有する。平坦化ステップは、余分なポリシリコン層をマスクレベルまで除去することであり、リセスエッチングステップは、トレンチ内部に堆積させたポリシリコンを特定の深度まで除去することである。通常の混載デバイス集積化方式には、いくつかのリセスエッチングステップが存在する。第三のリセスエッチングの適用（通常はリセス３と呼ばれる）は、マスク下での望ましい深度が非常に浅いため、極めて難しい。制御可能で均一な浅い深度をウェーハ上の全てのトレンチ（接点）において確保するために、通常は、非常に均一な平坦化ステップが利用される。特に、一般には、化学機械平坦化（ＣＭＰ）工程を使用して、リセスエッチング処理の間にポリシリコン充填物を平坦化する。平坦化しなければ、更なるポリシリコン層の作成は、表面構造の変化により、更に大幅に難しくなる。
ウェーハを研磨するのに通常利用される化学機械平坦化（ＣＭＰ）システムは、ウェーハの表面を処理して、物理的に研磨するシステム構成要素を含む。こうした構成要素は、例えば、軌道研磨パッドまたはリニアベルト研磨パッドにすることができる。エッチング工程の間にウェーハを平坦化するには、通常、エッチング機械からＣＭＰ装置へウェーハを輸送する必要がある。結果として、ＣＭＰ装置とエッチング装置との間でウェーハが輸送される時に時間が失われる。加えて、ウェーハを輸送することは、汚染のリスクを増やす可能性があり、輸送中の汚染を最小化するために付加的なコストおよび経費が必要になり得る。更に、ＣＭＰ装置とエッチング装置との間でウェーハを輸送するデバイスが必要になり得る。
更に、ＣＭＰ装置の利用は、ウェーハ処理工程に関する厄介な付加的問題を有する可能性がある。例えば、通常のＣＭＰ装置は、余分なポリシリコンを磨き取ることでウェーハの層を平坦化できる場合があるが、この処理において、研磨（または平坦化）処理の終点は、通常、第一の層が磨き取られた後、ウェーハの異なる層との接触を感知することで検出される。残念なことに、この方法では、研磨により第二の層の一部が除去される前に、平坦化処理を停止するのが困難な場合がある。全てのエッチングにおいて単一のＳｉＮ保護層が利用される場合が多いため、結果として、これにより多数のエッチング手順において問題が発生し得る。こうした状況では、エッチング処理が完了する前に、ＳｉＮ層の一部または全部がはぎ取られる場合があり、結果として一貫性のないウェーハ処理が生じ、ウェーハにダメージを与える可能性がある。
したがって、ウェーハ研磨の程度を正確にモニタし得る状態で、エッチングチャンバからウェーハを取り出すことなく、エッチングチャンバにおいてウェーハを正確に平坦化する方法を有することで従来技術の問題を克服する装置に対する必要性が存在する。
大まかに言って、本発明は、一つの装置においてウェーハをエッチングし、正確に平坦化する方法を提供することで、こうした必要性を満たす。本発明は、処理、装置、システム、デバイス、または方法を含め、多数の方法で実施できると理解するべきである。本発明のいくつかの発明実施形態について、下で説明する。
一実施形態では、基板におけるリセスエッチング作業を行う方法が提供される。この方法は、基板上へのハードマスクの形成と、ハードマスクを使用して行う基板へのトレンチのエッチングとを含む。この方法は、更に、ハードマスク上およびトレンチ内への誘電層の形成を含み、誘電層は、トレンチの内側を覆う。その後、導電材料のブランケットがハードマスク上を覆い且つトレンチを充填するように、導電材料を誘電層上に付加する。この方法は、更に、導電材料を実質的に平坦化するための導電材料のエッチングを含み、導電材料のエッチングは、ハードマスクを覆う誘電層上から全ての導電材料が除去される直前を終点とする。その後、ハードマスクを覆う誘電層上の導電材料が除去され且つトレンチ内から導電材料の少なくとも一部が除去されるように、導電材料がリセスエッチングされる。
別の実施形態では、基板におけるリセスエッチング作業を行う方法が提供される。この方法は、以下の工程を備える。（ａ）基板上へのハードマスクの形成。（ｂ）ハードマスクを使用して行う、基板へのトレンチのエッチング。（ｃ）ハードマスク上およびトレンチ内への誘電層の形成。なお、誘電層は、トレンチの内側を覆う。（ｄ）導電材料のブランケットがハードマスク上を覆い、かつトレンチを充填するように行う、誘電層上への導電材料の付加。（ｅ）導電材料を実質的に平坦化するための、第一の化学反応を利用して行う導電材料のエッチング。なお、導電材料のエッチングは、ハードマスクを覆う誘電層上から全ての導電材料が除去される直前を終点とする。そして、終点は、インタフェロメトリ・モニタリングを使用してトリガされる。（ｆ）ハードマスクを覆う誘電層上の導電材料が除去され、且つトレンチ内から導電材料の少なくとも一部が除去されるように、第二の化学反応、ならびにインタフェロメトリ・モニタリングおよび時限式エッチングの一方を使用して行われる、導電材料のリセスエッチング。（ｇ）トレンチ内に導電材料の複数の層を形成するために行われる、（ｃ）ないし（ｆ）の一回以上の繰り返し。
更に別の実施形態では、基板におけるリセスエッチング作業を行う方法が提供される。この方法は、基板上へのハードマスクの形成と、ハードマスクを使用して行う、基板へのトレンチのエッチングと、を含む。この方法は、また、ハードマスク上およびトレンチ内への二酸化ケイ素層の形成を含み、二酸化ケイ素層は、トレンチの内側を覆う。この方法は、さらに、ポリシリコン材料のブランケットがハードマスク上を覆い、かつトレンチを充填するように行う、誘電層上へのポリシリコン材料の付加を含む。そして、ポリシリコン材料が、実質的に平坦化されるようにエッチングされる。ここで、ポリシリコン材料のエッチングは、ハードマスクを覆う二酸化ケイ素層上から全てのポリシリコン材料が除去される直前を終点とする。終点は、インタフェロメトリ・モニタリングを使用してトリガされ、ポリシリコン材料のエッチングは、Ｃｌ2、Ｈｅ、およびＳＦ6を含む第一の化学反応を使用する。その後、この方法は、ハードマスクを覆う二酸化ケイ素層上のポリシリコン材料が除去され、且つトレンチ内からポリシリコン材料の少なくとも一部が除去されるように、インタフェロメトリ・モニタリングおよび時限式エッチングの一方を使用して、ポリシリコン材料をリセスエッチングする。リセスエッチングは、ＡｒおよびＳＦ6を含む第二の化学反応を使用する。
本発明の利点は無数にある。最も顕著なものとしては、エッチングおよびｉｎ−ｓｉｔｕインタフェロメトリを利用してウェーハを平坦化する方法を創出することで、ウェーハの生産は、均一性が高まり、必要な時間が短くなり得るため、ウェーハの歩留まりを高め、ウェーハ生産コストを低減できる。この方法には、多数のエッチング化学反応と、エッチングチャンバ条件とが関与するため、リセスエッチングと平坦化エッチングとに関して、異なるエッチング工程を使用し得る。加えて、平坦化処理（および一部の実施形態においては、リセスエッチング）に関しては、インタフェロメトリが利用されるため、研磨の正確な終点をｉｎ−ｓｉｔｕでモニタし得る。これにより、ウェーハをＣＭＰ装置に輸送する必要なく、エッチングおよび平坦化の両方をエッチング装置において正確に実行し得る。更に、平坦化は、ＣＭＰを利用して通常可能となるものよりも正確な形で実行し得る。この結果、より制御された平坦化処理が達成され、そのため、ＣＭＰ処理によってハードマスクが除去される場合を恐れることなく、単一のハードマスクを多数のリセスエッチングに利用し得る。追加として、ウェーハをエッチング装置から取り出し、平坦化のためにＣＭＰ装置に輸送する必要がないため、ウェーハを大幅に低減し、ウェーハスループットを大幅に増加させ得る。結果として、本発明の方法を利用することで、ウェーハ生産量およびウェーハ歩留まりを増加させ得る。
本発明のその他の態様および利点は、本発明の原理を例示する添付図面と併せて、以下の詳細な説明から明らかになろう。
本発明は、添付図面と併せて以下の詳細な説明から容易に理解されよう。説明を簡易化するために、同様の参照符号は同様の構造要素を示す。
リセスエッチング手順の間に、ウェーハをエッチング装置から移動させる必要なく、高度かつ正確にウェーハを平坦化する方法に関して、発明を開示する。以下の説明では、本発明の完全な理解を提供するために、多数の具体的な詳細について述べる。しかしながら、当業者により理解されるように、本発明は、こうした具体的な詳細の一部または全部を伴わずに実施してもよい。別の事例において、広く知られた処理工程については、本発明を不必要に曖昧にしないために、詳細に説明していない。
大まかに言えば、本発明は、リセスエッチング作業の間に、ウェーハをエッチング装置から取り出す必要なく、効率的かつ正確にウェーハを平坦化するために、ｉｎ−ｓｉｔｕインタフェロメトリと共に、エッチング処理を利用し得る方法を対象とするものである。こうした方法を使用することで、ＣＭＰ装置を利用する必要がないことから、ウェーハ処理工程は、より正確かつ効率的になり得る。
図１は、本発明の一実施形態による、ウェーハの基板１０６にエッチングされたトレンチ１００の断面図を示している。図１において、トレンチ１００は、基板１０６にエッチングされている。基板１０６は、一実施形態において、ケイ素材料である。通常、トレンチ１００は、初期エッチング工程１０８の使用によって基板内に形成され得る。
トレンチ１００は、ウェーハから製造するデバイスに望ましい仕様に応じて、任意の深さにしてよいと理解するべきである。一実施形態において、トレンチ１００は、約１０，０００Ａ（オングストローム）ないし約２００Ａの深さであり、好適な実施形態において、トレンチ１００は、深さ約１５，０００Ａである。当業者が理解するように、本発明の方法は、０．１０μ技術、０．１３μ技術、０．１８μ技術、０．２５μ技術、その他といった、任意のタイプまたはサイズのトランジスタ技術で利用してよい。
トレンチ１００を生成するためには、最初に、基板１０６上にハードマスク１０４が形成される。ハードマスク１０４では、トレンチが作成される位置に開口部を作ってもよい。この開口部は、例えば、フォトリソグラフィおよびエッチングといった、任意の最適な工程で作成してよい。例えば、フォトリソグラフィが利用される時には、レジスト膜をハードマスク１０４上にスピンコートしてよい。次に、（複数の）開口部の位置を示すパターンを有するレチクルが利用される。次に、レチクルを通じて光を投射することが可能であり、その後、レジストの露光領域が除去される。
レジストの露光領域によって示されるハードマスク１０４の部分は、その後、基板１０６までエッチングされる。次に、レジストを除去し、ハードマスク１０４の（複数の）開口部によって露出される基板１０６の（複数の）部分を、初期エッチング工程１０８によってエッチングしてよい。初期エッチング工程１０８は、ケイ素を選択的にエッチングし、ハードマスク１０４を実質的にエッチングしない任意のタイプのエッチング処理にしてよいと理解するべきである。一実施形態において、基板１０６での初期エッチング工程１０８は、図３を参照して下で説明するようなリセスエッチング１３０−１にしてもよい。
ハードマスク１０４は、トレンチを形成することが望ましくない基板１０６の領域を覆う。これにより、トレンチは、基板１０６上で選択的に形成され得る。ハードマスク１０４には任意のタイプの材料を利用してよいが、一実施形態では、窒化ケイ素が使用される。一実施形態において、ハードマスク１０４は、約１，０００Ａないし約２，０００Ａの厚さであり、好適な実施形態において、ハードマスク１０４は、約１，５００Ａの厚さである。
図２は、本発明の一実施形態による、トレンチ１００の表面に誘電層１２０が加えられ、トレンチ１００にポリシリコン１２２−１が充填された後の基板１０６の図を示している。本明細書に含まれる例示的実施形態においてはポリシリコン材料が使用されているが、他の任意のタイプの導電材料をポリシリコンの代わりに利用してもよいと理解するべきである。誘電層１２０は、比較的低い誘電定数を有する任意のタイプの酸化物層にしてよい。一実施形態において、誘電層１２０は、二酸化ケイ素層であり、約５０Ａないし約１００Ａの厚さである。
ポリシリコン１２２−１は、ウェーハ処理の精度または速度が大幅に損なわれない限り、ハードマスク１０４上方の任意の厚さまで、トレンチ１００を充填およびカバーしてよい。一実施形態において、ハードマスク上方のポリシリコン１２２−１の厚さは、約１０００Ａないし約５０００Ａにしてよい。基板１０６の構造の違いを担保するため、余分な量のポリシリコン１２２−１を加え、均一な充填を確保する。この実施形態では、平坦化エッチング１２４−１を利用して、ライン１３２によって表示されるハードマスク１０４上方のレベルまで、ポリシリコン１２２−１を平坦化する。
一実施形態において、平坦化エッチング１２４−１は、イオンアシストエッチングであり、表Ａに示すような化学反応およびエッチング装置条件を利用する。
Figure 0004792200
平坦化エッチング１２４−１の一実施形態において、エッチングチャンバのトップ出力は、約３００ワットないし約１２００ワットであり、好適な実施形態において、トップ出力は、約１０００ワットである。エッチングチャンバのボトム出力は、一実施形態において、約３０ワットないし約３００ワットであり、好適な実施形態は約６６ワットを利用する。エッチングチャンバにおいて利用される化学物質の流量については、Ｃｌ2およびＨｅは、約２０ｓｃｃｍないし約２００ｓｃｃｍの流量を有し、最も好適な流量は、約１００ｓｃｃｍである。ＳＦ6は、約２ｓｃｃｍないし約５０ｓｃｃｍの流量を有し、好適な実施形態において、ＳＦ6は、約１０ｓｃｃｍの流量を有する。エッチングチャンバの圧力は、一実施形態において約３ｍＴｏｒｒないし約２０ｍＴｏｒｒであり、好適な実施形態において、圧力は、約５ｍＴｏｒｒである。エッチングチャンバ内の温度は、一実施形態において、約−１０Ｃ（摂氏温度）ないし約８０Ｃであり、好適な実施形態において、温度は、約３０Ｃである。
表Ａに表示されるような実施形態における例示的な化学物質の代わりに、その他の化学物質を利用してもよいと理解するべきである。例えば、Ａｒ、その他のような任意の希ガスを、Ｈｅに置き換えてもよい。別の実施形態では、例えば、ＮＦ3、ＣＦ4、ＣＨＦ3、その他のような任意のフッ素含有化合物を、ＳＦ6に置き換えてもよい。更に別の実施形態では、ＨＢｒおよびＨＣｌその他のような他の化学物質を、Ｃｌ2の代用としてもよい。
平坦化エッチング１２４−１は、ハードマスク１０４上方のポリシリコン１２２−１が平坦化された程度に関するｉｎ−ｓｉｔｕモニタリングを達成するために、インタフェロメトリと共に使用される。平坦化のモニタリングが正確に実行できる限り、任意のタイプのインタフェロメトリを利用して、エッチング処理をモニタしてよいと理解するべきである。一実施形態では、図１３を参照して更に詳細に説明するように、インタフェロメトリ終点（ＩＥＰ）検出の使用により、異なる波長を有する二種類の光信号を利用して、平坦化エッチング１２４−１によって基板１０６の表面から十分なポリシリコン１２２−１が除去され、十分に平坦な表面が達成された時期を判断する。一実施形態において、平坦化エッチング１２４−１は、ハードマスク１０４および誘電層１２０がエッチングされないように、ポリシリコン１２２−１を過不足なく平坦化する。この実施形態では、平坦化エッチング１２４−１が完了した後、約１０Ａないし約３００Ａの厚さのポリシリコン１２２−１が、ハードマスク１０４および誘電層１２０上に残る。好適な実施形態では、平坦化エッチング１２４−１後に、約５０Ａないし約２００Ａのポリシリコン１２２−１が、ハードマスク１０４および誘電層１２０上に残る。
図３は、本発明の一実施形態による、平坦化エッチング１２４−１が実行された後の図２のトレンチ１００を例示している。この時点で、一実施形態においてはイオンアシストエッチングであるリセスエッチング１３０−１を利用して、トレンチ１００内のポリシリコン１２２−１を部分的にエッチングしてよい。表Ｂは、リセスエッチング１３０−１の例を定義する化学物質条件およびエッチング装置条件の一実施形態を示している。
Figure 0004792200
表Ｂに示すように、一実施形態においてはＡｒ／ＳＦ6が利用される。例えば、ヘリウムその他のような、任意の希ガスを、Ａｒの代用としてもよいと理解することができる。例えば、ＣＦ4のような他の任意のフッ素含有化合物を、ＳＦ6の代わりに利用してもよい。この実施形態において、トップ出力の範囲は、約１３０ないし約３００ワットである。好適な実施形態において、トップ出力は、約１７５ワットである。ボトム出力は、一実施形態において、約０ないし約３０ワットにしてよい。一実施形態において、Ａｒの流量は、約０ないし３００ｓｃｃｍにしてよい。Ａｒの好適な流量は、約２００ｓｃｃｍである。一実施形態において、ＳＦ6の流量は、約１０ないし約１００ｓｃｃｍである。ＳＦ6の好適な流量は、約１５ｓｃｃｍである。ガス（即ち、Ａｒ／ＳＦ6）の圧力は、約５ないし約２０ｍＴｏｒｒであり、好適な圧力は、１０ｍＴｏｒｒである。ガスの好適な温度は、約１０ないし約６０Ｃであり、最も好適な温度は、約３０Ｃである。表１の「処方」での実施形態を使用することにより、基板１０６におけるポリシリコン１２２−１の選択的エッチングを制御し得るため、正しい量のリセスエッチングを実行し得る。一実施形態において、こうした量のエッチングは、エッチングの時間を変化させることで達成してもよい（例えば、時限式エッチング）。別の実施形態では、（図１３を参照して説明する）インタフェロメトリを利用してもよい。追加として、リセスエッチング１３０−１は、選択的であるため、ハードマスク１０４は、ほぼ完全に残り、リセスエッチング１３０−１処理中に厚さが失われるとしてもほんの僅かである。一実施形態において、リセスエッチング１３０−１の表Ａの処方により除去されるハードマスク１０４は、２００Ａ未満である。
図４は、本発明の一実施形態による、リセスエッチング１３０−１が完了した後のトレンチ１００の例示的構造を示している。この実施形態において、第一のリセスエッチング（リセス−１エッチングとしても知られる）は、ポリシリコン１２２−１が充填されたトレンチ１００の一部を残す。リセス−１エッチングは、ポリシリコン１２２−１によって形成される層の望ましい厚さに応じて、トレンチ１００内に任意の量のポリシシリコン１２２−１を残してよいと理解するべきである。
図５は、本発明の一実施形態による、図４に示すもののような構造に沿って誘電層を配置し、ポリシリコン１２２−２を充填した後のトレンチ１００の例示的構造を示している。一実施形態では、平坦化エッチング１２４−２を利用して、ポリシリコン１２２−２の上面を、ハードマスク１０４の上にある誘電層１２０のすぐ上まで平坦化する。平坦化エッチング１２４−２では、図２を参照して説明したもののような化学反応およびエッチング装置条件を利用してもよい。加えて、図１３を参照して説明するようなインタフェロメトリを利用して、ポリシリコン１２２−２を正確に平坦化してもよい。平坦化エッチング１２４−２の後、誘電層１２０およびハードマスク１０４の上のポリシリコン１２２−２の厚さは、約５０ないし約２００Ａにしてよい。
図６は、本発明の一実施形態による、リセス−２構造のために平坦化エッチング１２４−２が利用された後のトレンチ１００の例示的構造を示している。平坦化エッチング１２４−２が図５において説明した構造で完了した後、リセスエッチング１３０−２を使用して、リセス−２エッチングを実施してもよい。リセス−２エッチングは、トレンチ１００内において第二のポリシリコン構造を定める第二のリセスエッチングである。この実施形態では、図３を参照して説明したリセスエッチングにおいて利用したような化学反応およびエッチングチャンバ条件を利用して、リセス−２エッチングを実施してもよい。リセス−２エッチングは、図１３を参照して説明するようなインタフェロメトリと併せて実行し、トレンチ１００内のポリシリコン１２２−２を特定の深度まで除去してもよい。リセス−２エッチングは、ポリシリコン１２２−２の厚さに関する要求に応じて、ポリシリコン１２２−２を任意の深度までエッチングしてよいと理解するべきである。
図７は、本発明の一実施形態による、リセス−２エッチングが完了した後のトレンチ１００の例示的構造を示している。ポリシリコン１２２−２が、リセスエッチング１３０−２のような選択的エッチングによってエッチングされている。
図８は、本発明の一実施形態による、図７に示すようなトレンチ構造に沿って二酸化ケイ素１２０を配置し、ポリシリコン１２２−３を充填した後のトレンチ１００の例示的構造を示している。この実施形態において、平坦化エッチング１２４−３は、図２を参照して説明したような化学反応およびエッチング装置条件と共に利用される。そのため、ポリシリコン１２２−３は、ハードマスク１０４の上にポリシリコン１２２−３の薄層が残るように平坦化される。ここでも、ハードマスク１０４は完全に残され、平坦化エッチング１２４−３は、図１３を参照して更に詳細に説明するようなインタフェロメトリ終点検出を使用して停止される。ハードマスク１０４上の誘電層１２０とポリシリコン１２２−３との厚さは、一実施形態において、図３および５のポリシリコン１２２−１および１２２−２を参照して説明したようになる。ＣＭＰを利用する必要がなく、平坦化エッチング１２４−３はハードマスク１０４および誘電層１２０の上方の全てのポリシリコンが平坦化エッチング１２４−３において除去される前に停止されるため、結果として、ハードマスク１０４は、多数のリセスエッチングを通じて完全な状態で残る。一実施形態において、全三回のリセスエッチング後に残るハードマスク１０４は、約５００Ａの厚さである。
図９は、本発明の一実施形態による、リセス−３エッチング工程中のトレンチ１００の構造を示している。この実施形態において、リセスエッチング１３０−３は、第三のリセスエッチング工程（即ち、リセスエッチング−３）において実施される。一実施形態において、リセスエッチング１３０−３は、図３を参照して表Ｂにおいて説明したような化学反応およびエッチング装置条件により実施される。本発明のリセスエッチング（即ち、リセスエッチング１３０−１、１３０−２、および１３０−３）は、リセス−１、リセス−２、およびリセス−３エッチングにおいて利用し、例えば、ポリシリコン１２２−１、１２２−２、および１２２−３層の全てが同じ厚さである状態、或いはポリシリコン１２２−１、１２２−２、および１２２−３の一つまたは二つが他の（複数の）層より厚い状態のように、任意のタイプのポリシリコン１２２−１、１２２−２、および１２２−３の厚さを生成してもよい。一実施形態において、リセスエッチング１３０−３は、インタフェロメトリ終点（ＩＥＰ）検出と共に利用し、ポリシリコン１２２−１および１２２−２に関するエッチングに伴うものより少ない量のポリシリコン１２２−３のエッチングを生成する。一実施形態において、ポリシリコン１２２−３は、ポリシリコン１２２−３の上面がハードマスク１０４の底面の下方約３００Ａとなるまでエッチングされる。
図１０は、本発明の一実施形態による、リセスエッチング−３によりポリシリコン１２２−３の一部が除去され、ハードマスク１０４が除去された後の図９のトレンチ１００の構造を示している。この実施形態では、基板１０６の上面とポリシリコン１２２−３の上面との間には隙間が残される。隙間２８０は、望ましいトレンチ構造に応じて、任意のサイズにしてよいと理解するべきである。一実施形態において、隙間２８０は、約１００Ａないし約８００Ａの深さである。好適な実施形態において、隙間２８０は、約３００Ａである。加えて、ハードマスク１０４は、例えば、ＨＦ溶液といった、任意の適切なハードマスク除去剤により除去してよい。
図１１は、本発明の一実施形態による、トレンチ１００に追加された誘電層１２０と、トレンチ１００上を覆う層間誘電体（ＩＬＤ）とを含む、図１０に示すような三回のリセスエッチング後のトレンチ１００を示している。この実施形態において、図１０に示すようなトレンチ構造内のポリシリコン１２２−３上方の隙間２８０は、例えば、二酸化ケイ素等の誘電体により充填してよい。充填後、トレンチ１００は、層間誘電体（ＩＬＤ）２９０によって覆ってもよい。ＩＬＤ２９０は、例えば、二酸化ケイ素、窒化ケイ素、その他といった、低い誘電定数を有する任意のタイプの材料にしてよい。
ポリシリコン１２２−１、１２２−２、および１２２−３は、一実施形態において、それぞれＴ292、Ｔ294、およびＴ296によって示す厚さを有する。この実施形態において、Ｔ292は、約１００００Ａないし約１０００００Ａの厚さにしてよく、Ｔ294は、約２０００Ａないし約１００００Ａの厚さにしてよく、Ｔ296は、約３００Ａないし約２０００Ａの厚さにしてよい。
図１２は、本発明の一実施形態による、導電線３４２、３４４、および３４６が三つのポリシリコン層に入り込んだトレンチ１００’の構造を示している。この実施形態において、ポリシリコン１２２−１、１２２−２、および１２２−３は、キャパシタに関するプレート（または層）の役割を果たし得る。誘電層によって分離された多数のレベルのポリシリコンを含むトレンチ１００’に示すようなタイプの構造は、例えば、ＤＲＡＭまたはｅＤＲＡＭ（混載ＤＲＡＭ）内のストレージノードとしてマルチレベル・ポリシリコン・キャパシタを使用すること等、様々な目的で利用してよい。
図１３は、本発明の一実施形態による、ｙ軸が二つの光信号の強度を示し、ｘ軸が平坦化エッチング１２４−１、１２４−２、および１２４−３中のエッチング時間を示す、インタフェロメトリグラフ４００を示している。図２、５、および８を参照して上で説明したように、インタフェロメトリ終点検出（ＩＥＰ）は、平坦化エッチング１２４−１、１２４−２、および１２４−３の停止点を決定するために利用される。ＩＥＰでは、平坦化される材料を部分的に透過可能な特定の波長で、フォトンのビームを利用する。このビームは、材料に適用され、ビームの一部は材料の上面によって反射され、ビームの他の一部は材料の下方部分によって反射される。ビームの反射部分は、利用している波長を検出可能な任意のタイプの光検出器によって検出してよい。ビームの反射部分は、式２ｄ＝Ｎ（λ／ｎ）に従って、互いに光学的に干渉する。ここでλはビームの波長であり、ｄは材料の厚さであり、ｎは材料の屈折率である。界面（例えば、材料の上面および下面）において位相の反転が生じない時、整数値のＮは、強度の極大値を生成し、半分の値のＮは、強度の極小値を生成する。一方の界面で位相の反転が生じる場合、整数値のＮは、強度の極小となり、半分の整数値のＮは、強度の極大となる。材料の厚さが０に近い時、正弦曲線は、不規則な形で変動する。隣接する極大の間隔と、隣接する極小の間隔とは、式１／２（λ／ｎ）によって認識され得る。そのため、強度曲線を観察することで、除去された材料の量を計算してもよい。加えて、エッチングされた材料の更に正確な示度は、上記の方法と共に多数の光ビームを使用し、多数の正弦曲線とエッチング済み材料の関連する量とをモニタすることで得てもよい。
結果として、異なる波長の二つの光ビームを使用することで、例えば、インタフェロメトリグラフ４００のような、多数の反射光信号の正弦曲線を表すグラフが生成され得る。グラフ４００は、エッチング時間の増加と共に振動する二つの異なる光信号４０２および４０４を示している。光信号４０２および４０４は、終点検出の正確な測定を可能にする任意の波長にしてよいと理解するべきである。加えて、任意の数の波長を利用して、終点検出を達成してもよい。一実施形態において、光信号４０２および４０４は、それぞれ５００ｎｍおよび８００ｎｍである。エッチングが継続するにつれ、グラフ４００は、二つの光信号に関するピークと谷間とを示すことになる。上で説明したように、ピークと谷間とにおいてどの程度のエッチングが発生するかを知ることで、光信号の振動をモニタして、望ましい量のポリシリコンが除去された時期を判断し得る。その結果、平坦化エッチング１２４は、線４０６で示すような、全てのポリシリコン層が除去される直前の点で停止させ得る。エッチング時間が線４０６を過ぎて進む場合、光信号４０２および４０４の正弦波の特徴は、不規則となり、エッチングされていた材料の全てが除去され、除去処理が次の層に入っていることを示す。そのため、ＩＥＰと共にリセスエッチングおよび平坦化エッチングに関して異なる化学反応を利用することで、ＣＭＰ装置を使用する必要なく、正確な終点検出を実施し得る。
以上、本発明をいくつかの好適な実施形態に基づき説明してきたが、上述した明細書を読み且つ図面を検討することで当業者がその様々な変形例、追加例、置換例、および等価物を認識し得ることは理解されよう。したがって、本発明は、本発明の本来の趣旨および範囲に入るこうした全ての変形例、追加例、置換例、および等価物を含むものである。
本発明の一実施形態による、ウェーハにエッチングされたトレンチの断面図 本発明の一実施形態による、トレンチの表面に誘電層が加えられ、トレンチにポリシリコンが充填された後の基板を示す図 本発明の一実施形態による、平坦化エッチングが実行された後の図２のトレンチを例示する図 本発明の一実施形態による、リセスエッチングが完了した後のトレンチの例示的構造を示す図 本発明の一実施形態による、図４に示すもののような構造に沿って誘電層を配置し、ポリシリコンを充填した後のトレンチの例示的構造を示す図 本発明の一実施形態による、リセス−２構造のために平坦化エッチングが利用された後のトレンチの例示的構造を示す図 本発明の一実施形態による、リセス−２エッチングが完了した後のトレンチの例示的構造を示す図 本発明の一実施形態による、図７に示すようなトレンチ構造に沿って二酸化ケイ素を配置し、ポリシリコンを充填した後のトレンチの例示的構造を示す図 本発明の一実施形態による、リセス−３エッチング工程中のトレンチの構造を示す図 本発明の一実施形態による、リセスエッチング−３によりポリシリコンの一部が除去され、ハードマスクが除去された後の図９のトレンチの構造を示す図 本発明の一実施形態による、トレンチに追加された誘電層と、トレンチ上を覆う層間誘電体（ＩＬＤ）とを含む、図１０に示すような三回のリセスエッチング後のトレンチを示す図 本発明の一実施形態による、導電線が三つのポリシリコン層に入り込んだトレンチの構造を示す図 本発明の一実施形態による、ｙ軸が二つの光信号の強度を表し、ｘ軸が平坦化エッチング中のエッチング時間を表す、インタフェロメトリグラフを示す図

Claims (15)

  1. 基板におけるリセスエッチング作業を行う方法であって、
    ａ）前記基板上にハードマスクを形成し、
    ｂ）前記ハードマスクを使用して、前記基板にトレンチをエッチングし、
    ｃ）前記ハードマスク上およびトレンチ内に誘電層を形成し、前記誘電層は、前記トレンチの内側を覆うように構成され、
    ｄ）前記誘電層上に導電材料を、前記導電材料のブランケットが前記ハードマスク上を覆い、かつ前記トレンチを充填するように、付加し、
    ｅ１）前記導電材料を平坦化エッチングして前記導電材料を実質的に平坦化し、
    ｅ２）前記ハードマスクを覆う前記誘電層上の前記導電材料の一部を残すように、前記平坦化エッチングの終点を特定するために、インタフェロメトリ終点検知を行い、
    ｅ３）前記平坦化エッチングの前記終点が特定されると、前記平坦化エッチングを終了し、
    ｆ）前記ハードマスクを覆う前記誘電層上の導電材料が除去され、且つ前記トレンチ内から前記導電材料の少なくとも一部が除去されるように、前記平坦化エッチングを行うために使用される化学反応とは異なる化学反応を使用して、前記導電材料をリセスエッチングし、
    ｇ）前記トレンチ内に前記導電材料の複数の層を形成するために、前記（ｃ）ないし前記（ｆ）を一回以上繰り返す、
    工程を備え、
    前記平坦化エッチングの終点を特定するために前記インタフェロメトリ終点検知を利用することで、複数回のリセスエッチングに使用され得るように前記ハードマスクが保護され、
    前記導電材料の前記平坦化エッチングは、Ｃｌ 2 、Ｈｅ、およびＳＦ 6 を含む第一の化学反応を利用し、
    前記リセスエッチングは、ＡｒおよびＳＦ 6 を含む第二の化学反応を利用する、基板におけるリセスエッチング作業を行う方法。
  2. 請求項１記載の基板におけるリセスエッチング作業を行う方法であって、
    前記平坦化エッチングおよび前記リセスエッチングが、エッチングチャンバで起こり、これによりウェーハ生産スループットが増加する、方法。
  3. 請求項１記載の基板におけるリセスエッチング作業を行う方法であって、
    Ｃｌ2の流量が、２０ｓｃｃｍないし２００ｓｃｃｍであり、
    Ｈｅの流量が、２０ｓｃｃｍないし５００ｓｃｃｍであり、
    ＳＦ6の流量が、２ｓｃｃｍないし５０ｓｃｃｍである、方法。
  4. 請求項１記載の基板におけるリセスエッチング作業を行う方法であって、
    Ａｒの流量が、０ｓｃｃｍないし３００ｓｃｃｍであり、
    ＳＦ6の流量が、１０ｓｃｃｍないし１００ｓｃｃｍである、方法。
  5. 請求項１記載の基板におけるリセスエッチング作業を行う方法であって、
    前記リセスエッチングを、インタフェロメトリ終点（ＩＥＰ）検出と、実行されるリセスエッチングの量を規定するエッチングの時間と、の一方と共に使用して、前記導電材料の除去をモニタする、方法。
  6. 基板におけるリセスエッチング作業を行う方法であって、
    ａ）前記基板上にハードマスクを形成し、
    ｂ）前記ハードマスクを使用して、前記基板にトレンチをエッチングし、
    ｃ）前記ハードマスク上およびトレンチ内に誘電層を形成し、前記誘電層は、前記トレンチの内側を覆うように構成され、
    ｄ）前記誘電層上に導電材料を、前記導電材料のブランケットが前記ハードマスク上を覆い、かつ前記トレンチを充填するように、付加し、
    ｅ１）第一の化学反応を利用して前記導電材料を平坦化エッチングし、前記導電材料を実質的に平坦化し、
    ｅ２）前記ハードマスクを覆う前記誘電層上の前記導電材料の一部を残すように、前記平坦化エッチングの終点を特定するために、インタフェロメトリ終点検知を行い、
    ｅ３）前記平坦化エッチングの前記終点が特定されると、前記平坦化エッチングを終了し、
    ｆ）前記ハードマスクを覆う前記誘電層上の導電材料が除去され、且つ前記トレンチ内から前記導電材料の少なくとも一部が除去されるように、第二の化学反応、ならびにインタフェロメトリ・モニタリングと、実行されるリセスエッチングの量を規定するエッチングの時間と、の一方を使用して、前記導電材料をリセスエッチングし、
    ｇ）前記トレンチ内に前記導電材料の複数の層を形成するために、前記（ｃ）ないし前記（ｆ）を一回以上繰り返す、
    工程を備え、
    前記平坦化エッチングの終点を特定するために前記インタフェロメトリ終点検知を利用することで、複数回のリセスエッチングに使用され得るように前記ハードマスクが保護され、
    前記第一の化学反応は、Ｃｌ 2 、Ｈｅ、およびＳＦ 6 を含み、
    第二の化学反応は、ＡｒおよびＳＦ 6 を含む、
    基板におけるリセスエッチング作業を行う方法。
  7. 請求項６記載の基板におけるリセスエッチング作業を行う方法であって、
    前記平坦化エッチングおよび前記リセスエッチングが、エッチングチャンバで起こり、これによりウェーハ生産スループットが増加する、方法。
  8. 請求項６記載の基板におけるリセスエッチング作業を行う方法であって、
    Ｃｌ2の流量が、２０ｓｃｃｍないし２００ｓｃｃｍであり、
    Ｈｅの流量が、２０ｓｃｃｍないし５００ｓｃｃｍであり、
    ＳＦ6の流量が、２ｓｃｃｍないし５０ｓｃｃｍである、方法。
  9. 請求項６記載の基板におけるリセスエッチング作業を行う方法であって、
    Ａｒの流量が、０ｓｃｃｍないし３００ｓｃｃｍであり、
    ＳＦ6の流量が、１０ｓｃｃｍないし１００ｓｃｃｍである、方法。
  10. 基板におけるリセスエッチング作業を行う方法であって、
    ａ）前記基板上にハードマスクを形成し、
    ｂ）前記ハードマスクを使用して、前記基板にトレンチをエッチングし、
    ｃ）前記ハードマスク上およびトレンチ内に二酸化ケイ素層を形成し、前記二酸化ケイ素層は、前記トレンチの内側を覆うように構成され、
    ｄ）前記誘電層上にポリシリコン材料を、前記ポリシリコン材料のブランケットが前記ハードマスク上を覆い、かつ前記トレンチを充填するように、付加し、
    ｅ１） Ｃｌ 2 、Ｈｅ、およびＳＦ 6 を含む第一の化学反応を使用して、前記ポリシリコン材料を平坦化エッチングして前記ポリシリコン材料を実質的に平坦化し、
    ｅ２）前記ハードマスクを覆う前記二酸化ケイ素層上の前記ポリシリコン材料の一部を残すように、前記平坦化エッチングの終点を特定するために、インタフェロメトリ終点検知を行い、
    ｅ３）前記平坦化エッチングの前記終点が特定されると、前記平坦化エッチングを終了し、
    ｆ）前記ハードマスクを覆う前記二酸化ケイ素層上のポリシリコン材料が除去され、且つ前記トレンチ内から前記ポリシリコン材料の少なくとも一部が除去されるように、インタフェロメトリ・モニタリングと、実行されるリセスエッチングの量を規定するエッチングの時間と、の一方を使用して、前記ポリシリコン材料をリセスエッチングし、
    前記リセスエッチングは、ＡｒおよびＳＦ6を含む第二の化学反応を使用し、
    ｇ）前記トレンチ内に前記ポリシリコン材料の複数の層を形成するために、前記（ｃ）ないし前記（ｆ）を一回以上繰り返す、
    工程を備え、
    前記平坦化エッチングの終点を特定するために前記インタフェロメトリ終点検知を利用することで、複数回のリセスエッチングに使用され得るように前記ハードマスクが保護され、
    基板におけるリセスエッチング作業を行う方法。
  11. 請求項１０記載の基板におけるリセスエッチング作業を行う前記方法であって、
    前記工程（ｅ１）において、
    前記第一の化学反応は、
    流量が１００ｓｃｃｍのＣｌ 2 と、
    流量が１００ｓｃｃｍのＨｅと、
    流量が１０ｓｃｃｍのＳＦ 6 で定められる、方法。
  12. 請求項１０記載の基板におけるリセスエッチング作業を行う前記方法であって、
    前記工程（ｆ）において、
    前記第二の化学反応は、
    流量が２００ｓｃｃｍのＡｒと、
    流量が１５ｓｃｃｍのＳＦ 6 で定められる、方法。
  13. 請求項１０記載の基板におけるリセスエッチング作業を行う前記方法であって、
    前記工程（ｅ１）において、
    前記平坦化エッチングが、
    ８００ワットないし１２００ワットのトップ出力と、
    ４０ワットないし１００ワットのボトム出力と、
    ３ｍＴｏｒｒないし１０ｍＴｏｒｒのガス圧力と、
    １０度Ｃないし６０度Ｃの温度と、を利用するエッチングチャンバ内で起こる、方法。
  14. 請求項１０記載の基板におけるリセスエッチング作業を行う前記方法であって、
    前記工程（ｅ１）において、
    平坦化エッチングが、
    １０００ワットのトップ出力と、
    ６６ワットのボトム出力と、
    ５ｍＴｏｒｒのガス圧力と、
    ３０度Ｃの温度と、を利用するエッチングチャンバ内で起こる、方法。
  15. 請求項１０記載の基板におけるリセスエッチング作業を行う前記方法であって、
    前記工程（ｅ２）において、
    前記インタフェロメトリ終点検知は、第一の波長を有する第一の光信号と、第二の波長を有する第二の光信号と、の使用を含み、前記第一の波長は前記第二の波長と異なる、方法。
JP2003541047A 2001-10-31 2002-10-30 リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法 Expired - Fee Related JP4792200B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/002,676 2001-10-31
US10/002,676 US7204934B1 (en) 2001-10-31 2001-10-31 Method for planarization etch with in-situ monitoring by interferometry prior to recess etch
PCT/US2002/035058 WO2003038890A2 (en) 2001-10-31 2002-10-30 Method for planarization etch with in-situ monitoring by interferometry prior to recess etch

Publications (3)

Publication Number Publication Date
JP2005508091A JP2005508091A (ja) 2005-03-24
JP2005508091A5 JP2005508091A5 (ja) 2006-01-05
JP4792200B2 true JP4792200B2 (ja) 2011-10-12

Family

ID=21701926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003541047A Expired - Fee Related JP4792200B2 (ja) 2001-10-31 2002-10-30 リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法

Country Status (7)

Country Link
US (1) US7204934B1 (ja)
EP (1) EP1440466A2 (ja)
JP (1) JP4792200B2 (ja)
KR (1) KR100965442B1 (ja)
CN (1) CN1328776C (ja)
TW (1) TW569367B (ja)
WO (1) WO2003038890A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003267260A1 (en) * 2002-09-17 2004-04-08 Shielding For Electronics Equipment and methods for producing continuous metallized thermoformable emi shielding material
TW200634983A (en) * 2005-03-18 2006-10-01 United Microelectronics Corp Method of forming a plug
KR100672721B1 (ko) * 2005-12-29 2007-01-22 동부일렉트로닉스 주식회사 플래쉬 메모리의 제조방법
JP4754380B2 (ja) * 2006-03-27 2011-08-24 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、記憶媒体及びプラズマ処理装置
CN101634880A (zh) * 2008-07-23 2010-01-27 鸿富锦精密工业（深圳）有限公司 电磁干扰挡片制造方法
US8778204B2 (en) * 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US8629063B2 (en) * 2011-06-08 2014-01-14 International Business Machines Corporation Forming features on a substrate having varying feature densities
CN103094087B (zh) * 2011-11-01 2015-08-19 上海华虹宏力半导体制造有限公司 刻蚀沟槽多晶硅栅的方法
CN105428299B (zh) * 2014-08-22 2019-01-11 中芯国际集成电路制造(上海)有限公司 一种深槽隔离结构的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01126513A (ja) * 1987-11-11 1989-05-18 Honda Motor Co Ltd 空気流量計
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5926722A (en) 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
US6232233B1 (en) 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6074954A (en) 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6136712A (en) 1998-09-30 2000-10-24 Lam Research Corporation Method and apparatus for improving accuracy of plasma etching process
EP1126513A1 (en) 2000-02-16 2001-08-22 Semiconductor 300 GmbH & Co. KG Process for planarization and recess etching of polysilicon in an overfilled trench
US6635573B2 (en) * 2001-10-29 2003-10-21 Applied Materials, Inc Method of detecting an endpoint during etching of a material within a recess

Also Published As

Publication number Publication date
TW569367B (en) 2004-01-01
WO2003038890A3 (en) 2003-12-18
KR20050042049A (ko) 2005-05-04
EP1440466A2 (en) 2004-07-28
WO2003038890A2 (en) 2003-05-08
KR100965442B1 (ko) 2010-06-24
US7204934B1 (en) 2007-04-17
CN1328776C (zh) 2007-07-25
CN1582490A (zh) 2005-02-16
JP2005508091A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US5372673A (en) Method for processing a layer of material while using insitu monitoring and control
US6080636A (en) Photolitography alignment mark manufacuturing process in tungsten CMP metallization
US5747380A (en) Robust end-point detection for contact and via etching
US6696759B2 (en) Semiconductor device with diamond-like carbon layer as a polish-stop layer
KR101127431B1 (ko) 통합형 계측 툴을 이용한 챔버 안정성 모니터링
JP4792200B2 (ja) リセスエッチング前のインタフェロメトリによるｉｎ−ｓｉｔｕモニタリングを伴う平坦化エッチング方法
US6895360B2 (en) Method to measure oxide thickness by FTIR to improve an in-line CMP endpoint determination
US5834375A (en) Chemical-mechanical polishing planarization monitor
US6593242B2 (en) Process for planarization and recess etching of integrated circuits
US6723646B2 (en) Method for controlling and monitoring a chemical mechanical polishing process
US20040018733A1 (en) Method of planarizing a surface of a semiconductor wafer
US6180489B1 (en) Formation of finely controlled shallow trench isolation for ULSI process
US6087262A (en) Method for manufacturing shallow trench isolation structure
CN1185080C (zh) 化学机械研磨的监控测量方法
JP2004071862A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR20020053435A (ko) 반도체 소자의 평탄화 방법
KR100190067B1 (ko) 반도체장치의 소자분리방법
CN115274447A (zh) 用于形成半导体器件的方法和装置
JP2006100299A (ja) 半導体デバイス製造方法および製造システム
Kaplita et al. Polysilicon planarization and plug recess etching in a decoupled plasma source chamber using two endpoint techniques
JPH0794453A (ja) 薄膜の表面平坦化方法
JP2003045956A (ja) 半導体装置の製造方法
JP2018060920A (ja) 半導体装置の製造方法
JP2002134449A (ja) 半導体装置の製造方法および半導体装置
JP2006080264A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees