KR20050042049A - 리세스 에치에 앞서 간섭계에 의한 현장 모니터링을이용한 평탄화 에치 방법 - Google Patents

리세스 에치에 앞서 간섭계에 의한 현장 모니터링을이용한 평탄화 에치 방법 Download PDF

Info

Publication number
KR20050042049A
KR20050042049A KR1020047006645A KR20047006645A KR20050042049A KR 20050042049 A KR20050042049 A KR 20050042049A KR 1020047006645 A KR1020047006645 A KR 1020047006645A KR 20047006645 A KR20047006645 A KR 20047006645A KR 20050042049 A KR20050042049 A KR 20050042049A
Authority
KR
South Korea
Prior art keywords
conductive material
trench
hard mask
etching
sccm
Prior art date
Application number
KR1020047006645A
Other languages
English (en)
Other versions
KR100965442B1 (ko
Inventor
린다 브랠리
바히드 바헤디
에릭 에델베르그
알란 밀러
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20050042049A publication Critical patent/KR20050042049A/ko
Application granted granted Critical
Publication of KR100965442B1 publication Critical patent/KR100965442B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

본 발명은 기판에서의 리세스 에치 공정 처리 방법에 관한 것이다. 본 발명의 방법은, 기판 위에 하드 마스크를 형성하는 단계, 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계, 및 상기 하드 마스크 위쪽으로 그리고 상기 트렌치 내에 유전체층을 형성하는 단계를 포함한다. 이 경우, 상기 유전체층은 트렌치와 일렬로 정렬된다. 그 후, 전도성 물질이 유전체층 위에 도포되어, 상기 전도성 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여져 상기 트렌치가 채워지도록 되며, 이어서 상기 전도성 물질은 그 실질적인 평탄화를 위하여 에칭된다. 이러한 전도성 물질의 에칭은, 하드 마스크 위에 놓여 있는 유전체층 위로부터 그 전도성 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있다. 마지막으로, 상기 전도성 물질은 상기 하드 마스크 위에 놓여 있는 상기 유전체층 위의 전도성 물질을 제거하는 한편 상기 트렌치 내부의 상기 전도성 물질 중 적어도 일부를 제거하기 위하여 리세스 에칭된다.

Description

리세스 에치에 앞서 간섭계에 의한 현장 모니터링을 이용한 평탄화 에치 방법{METHOD FOR PLANARIZATION ETCH WITH IN-SITU MONITORING BY INTERFEROMETRY PRIOR TO RECESS ETCH}
본 발명은 웨이퍼 처리 방법에 관한 것으로, 보다 구체적으로 말하자면, 웨이퍼 처리를 위한 효율적이고 비용 경제적인 평탄화 에치 공정에 관한 것이다.
반도체 소자의 제조에 있어서는, 웨이퍼의 평탄화 공정이 수행될 필요가 있다. 통상적으로, 집적 회로 소자는 다층 구조의 형태를 취하고 있다. 평탄화 및 리세스 에치는 점점 더 일반화 되어가고 있는 내장형 소자의 집적에 있어 중요한 처리 공정이다. 상기 내장형 소자의 집적을 위한 중간 처리 단계 중 하나로, 딥 트렌치(deep trench)(또는 접점)로 사전 에칭된 매체를 다결정실리콘(polysilicon)으로 충전하고, 이를 다시 바람직한 깊이로 에칭하는 단계가 있다. 이 경우, 충전이 균일하게 이루어지도록, 여분의 두께(3000Å)의 다결정실리콘층이 질화규소 마스크 위에 증착된다. 그 결과, 소정의 깊이로 충전된 다결정실리콘의 제거는 크게 평탄화 및 리세스 에치의 두 단계로 이루어진다. 우선 평탄화 단계는 여분의 두께의 다결정실리콘층을 마스크 높이까지 제거하는 단계이며, 리세스 에치 단계는 트렌치(trench) 안쪽에 증착된 다결정실리콘을 소정의 깊이까지 제거하는 단계이다. 통상의 내장형 소자의 집적화 방안을 보면, 리세스 에치가 여러 단계에 걸쳐 이루어지고 있다. 제3 리세스 에치 용례(보통 리세스 3이라 일컬음)를 보면 매우 도전적인데, 그 이유는 바람직한 마스크 아래의 깊이가 매우 얕기 때문이다. 웨이퍼 전체에 걸친 모든 트렌치(또는 접점)에서 제어가능하고 균일하게 얕은 깊이를 확보하기 위해서, 통상적으로 매우 균일한 평탄화 단계가 이용된다. 특히, 리세스 에치 공정들 사이에 다결정실리콘 충전물을 평탄화할 목적으로 화학 기계적 평탄화(CMP) 공정이 통상적으로 사용되고 있다. 이러한 평탄화 공정 없이는, 표면의 변화로 인해, 추가의 다결정실리콘층의 제조가 실질적으로 점점 더 어려워지고 있다.
웨이퍼의 연마에 통상적으로 활용되고 있는 화학 기계적 평탄화(CMP) 시스템은 웨이퍼 표면의 취급 및 물리적 연마를 위한 구성 요소들을 포함하고 있다. 이러한 구성 요소로는 오비탈 연마 패드(orbital polishing pad) 또는 선형 벨트 연마 패드(linear belt polishing pad)를 들 수 있다. 그러나, 이러한 시스템의 사용은 심각한 문제를 야기할 수 있다. 에치 공정 사이에 웨이퍼를 평탄화 처리하기 위해서는 그 웨이퍼를 에칭기로부터 CMP 장치까지 이송하여야 하는데, 이때 웨이퍼가 CMP 장치와 에칭기 사이를 이동하는 시간 손실을 초래한다. 또한, 이와 같은 웨이퍼의 이송은 오염 위험을 증가시킬 수 있으며, 이송 중에 오염을 최소화하기 위해 별도로 추가 비용이 요구될 수도 있다. 더욱이, CMP 장치와 에칭기 사이의 웨이퍼 이송을 위한 추가의 기구를 필요로 할 수도 있다.
또한, CMP 장치의 사용에는 웨이퍼 공정과 관련하여 다른 곤란한 문제가 따를 수 있는데, 예를 들면 통상의 CMP 장치는 그 여분의 다결정실리콘을 연마 제거함으로써 웨이퍼층을 평탄화시킬 수 있으나, 이러한 처리와 관련하여, 연마(또는 평탄화) 처리 공정의 종료점(endpoint)은 통상적으로는 제1 층이 연마 제거되어 웨이퍼의 다른 층과의 접촉이 감지됨에 따라 검출되도록 되어 있다. 그러나 상기 방법은 제2 층의 일부가 연마 제거되기 전에 평탄화 공정을 중단해야하는 어려움이 있을 수도 있다. 결과적으로, 모든 에치 처리에 종종 단일 질화규소 보호층이 사용되고 있음을 고려할 때, 상기와 같은 어려움은 수차례에 걸쳐 이루어지는 에칭 절차에 문제를 제기할 수도 있다. 이러한 상황에서, CMP 공정은 에칭 공정이 완료되기 이전에 모든 또는 일부 질화규소층을 벗겨내 버림으로써, 일정치 못한 웨이퍼 처리를 초래하는 한편 웨이퍼에 손상을 줄 수도 있다.
따라서, 웨이퍼를 웨이퍼의 연마 정도를 정확하게 모니터할 수 있는 에칭 챔버 밖으로 꺼내지 않고, 상기 에칭 챔버 내에서 웨이퍼를 정확하게 평탄화하는 방법을 가짐으로써 종래 기술의 문제들을 극복할 수 있는 장치가 요구되고 있다.
본 발명은 첨부 도면과 함께 후술하는 상세한 설명으로부터 용이하게 이해될 것이다. 이러한 기술 내용의 이해가 용이하도록, 동일한 구성 요소에는 동일한 도면 부호가 매겨져 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼에 에칭되어 있는 트렌치를 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 유전체층이 트렌치의 표면에 도포되고, 또한 상기 트렌치가 다결정실리콘으로 충전된 후의 기판을 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 평탄화 에치 수행 후의 도 2의 트렌치를 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 리세스 에치 완료 후의 트렌치의 예시적인 구조를 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 도 4에 도시된 바와 같은 구조에 유전체층이 일렬로 정렬되고 다결정실리콘이 충전된 후의 트렌치의 예시적인 구조를 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 리세스-2 구조용으로 평탄화 에치가 활용된 후의 트렌치의 예시적인 구조를 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 리세스-2 에치 완료 후의 트렌치의 예시적인 구조를 도시한 도면.
도 8은 도 7에 도시된 바와 같은 트렌치 구조에 이산화규소 물질이 일렬로 정렬되고 다결정실리콘이 충전된 트렌치의 예시적인 구조를 도시한 도면.
도 9는 본 발명의 일 실시예에 따른 리세스-3 에치 공정 동안의 트렌치의 구조를 도시한 도면.
도 10은 본 발명의 일 실시예에 따른 리세스-3 에치에 의해 다결정실리콘의 일부가 제거되고 또한 하드 마스크가 제거된 후의 도 9의 트렌치의 구조를 도시한 도면.
도 11은 본 발명의 일 실시예에 따른 유전체층이 트렌치에 추가되고 또한 층간 유전체(ILD)가 트렌치를 덮고 있는, 도 10에 도시된 바와 같은 세번의 리세스 에치 이후의 트렌치를 도시한 도면.
도 12는 본 발명의 일 실시예에 따른 세개의 다결정실리콘층 안쪽으로 도선이 들어가 있는 트렌치의 구조를 도시한 도면.
도 13은 본 발명의 일 실시예에 따른 y-축선은 두개의 광신호의 강도, x-축선은 에치 시간을 나타내는 평탄화 에치 동안의 간섭계을 보여주는 그래프.
포괄적으로 말하면, 본 발명은 하나의 장치에서 웨이퍼를 에칭하고 정확하게 평탄화하는 방법을 제공함으로써 이러한 요구를 만족시키고 있다. 본 발명이 공정, 장치, 시스템, 소자 또는 방법을 포함한 다양한 방식으로 실시될 수 있음을 이해하 여야 한다. 본 발명의 여러 실시예는 하기에 기술한다.
본 발명의 일 실시예에서, 기판에서의 리세스 에치 작동 방법이 제공된다. 상기 방법은 기판 위에 하드 마스크(hard mask)를 형성하는 단계와 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계를 포함한다. 이 방법은 또한, 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 트렌치와 일렬로 정렬되는 형상으로 유전체층(dielectric layer)을 형성하는 단계를 포함한다. 이어서 상기 유전체층 위에 전도성 물질(conductive material)이 도포되어 상기 전도성 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지게 된다. 본 실시예의 방법은 또한 상기 전도성 물질이 실질적으로 평탄화되도록 전도성 물질을 에칭하는 단계를 포함하는데, 이러한 전도성 물질의 에칭은 하드 마스크 위에 놓여 있는 유전체층 위로부터 전도성 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있다. 그 후, 상기 하드 마스크 위에 놓여 있는 상기 유전체층 위의 전도성 물질을 제거하는 한편 상기 트렌치 내부의 상기 전도성 물질 중 적어도 일부를 제거하기 위하여 전도성 물질이 리세스 에칭된다.
다른 실시예에서는, 기판에서의 리세스 에치 공정 처리 방법이 제공되는데, 이 방법은, a) 기판 위에 하드 마스크를 형성하는 단계; b) 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계; c) 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 트렌치와 일렬로 정렬되는 형상으로 유전체층을 형성하는 단계; d) 상기 유전체층 위에 전도성 물질을 도포하여 전도성 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지도록 하는 단계; e) 상기 전도성 물질이 실질적으로 평탄화되도록 제1 화학 물질을 사용하여 전도성 물질을 에칭하는 단계로서, 하드 마스크 위에 놓여있는 유전체층에서 모든 전도성 물질이 제거되기 직전에 전도성 물질의 에칭은 종료점이 촉발하도록 되어있으며, 상기 종료점은 간섭계(interferometry) 모니터링을 이용하여 촉발되는 단계; f) 상기 하드 마스크 위에 놓여 있는 상기 유전체층 위의 전도성 물질을 제거하고 또한 상기 트렌치 내부의 상기 전도성 물질 중 적어도 일부를 제거하기 위하여 제2 화학 물질과 간섭계 모니터링 및 타이밍 에칭 중 하나를 사용하여 상기 전도성 물질을 리세스 에칭하는 단계; 및 g) 상기 트렌치 내에 복수 개의 전도성 물질층을 형성하기 위하여 상기 단계 c) 내지 단계 f)를 한번 이상 반복하는 단계를 포함한다.
또다른 실시예에서, 기판에서의 리세스 에치 공정의 처리 방법이 제공된다. 이러한 방법은 기판 위에 하드 마스크를 형성하는 단계, 및 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계를 포함한다. 이러한 방법은 또한, 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 트렌치와 일렬로 정렬되는 형상으로 이산화규소층을 형성하는 단계를 포함한다. 또한, 본 실시예의 방법은 상기 유전체층 위에 다결정실리콘 물질을 도포하여 다결정실리콘 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지도록 하는 단계를 포함한다. 이어서, 상기 다결정실리콘 물질이 실질적으로 평탄화되도록 다결정실리콘 물질이 에칭되며, 상기 다결정실리콘 물질의 에칭은 하드 마스크 위에 놓여 있는 이산화규소층 위로부터 그 다결정실리콘 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있다. 상기 종료점은 간섭계 모니터링를 활용하여 촉발되고, 또한 상기 전도성 물질의 에칭에는 Cl2, He 및 SF6를 포함하는 제1 화학 물질이 사용된다. 본 실시예의 방법은 또한, 상기 하드 마스크 위에 놓여 있는 상기 이산화규소층 위의 다결정실리콘 물질을 제거하는 한편 상기 트렌치 내부의 상기 다결정실리콘 물질 중 적어도 일부를 제거하기 위하여 그 다결정실리콘 물질을 간섭계 모니터링과 타이밍 에칭 중 하나를 사용하여 리세스 에칭하는 단계를 포함한다. 이러한 리세스 에칭에는 또한, Cl2, He 및 SF6를 포함하는 제2 화학 물질이 사용된다.
본 발명은 여러 이점을 갖고 있는데, 그 중에서도 특히 에칭 및 현장 간섭계를 이용하여 웨이퍼를 평탄화시키는 방법으로 웨이퍼의 생산이 보다 균일하게 이루어질 수 있으며, 보다 높은 웨이퍼 산출 및 웨이퍼 생산비 감소를 초래할 수 있는 시간 절감을 야기할 수 있다. 본 발명의 방법에서는, 복수 개의 에칭 화학 물질 및 에치 챔버 조건을 사용함으로써, 리세스 에칭 및 평탄화 에칭에 여러 상이한 에칭 공정이 사용될 수 있도록 하고 있다. 또한, 평탄화 처리(및 일부 리세스 에칭의 실시)를 위해, 간섭계이 활용되어 정확한 연마 종료점이 현장에서 모니터링될 수 있도록 되어 있다. 이렇게 해서, CMP 장치로 웨이퍼를 이송할 필요 없이 에칭 및 평탄화 공정이 에칭기 내에서 정확하게 수행될 수 있다. 또한, 평탄화 공정은 CMP를 적용하여 통상적으로 가능했던 것보다 정확한 방식으로 이루어질 수 있다. 이에 따라, 보다 제어된 상태의 평탄화 처리가 이루어질 수 있어, CMP 처리 시에 하드 마스크가 제거될 수 있다는 걱정없이 복수 회의 리세스 에치 시에도 단 하나의 하드 마스크만이 사용될 수 있다. 또한, 평탄화를 위해 웨이퍼가 에칭기로부터 CMP 장치로 이송될 필요가 없기 때문에, 웨이퍼가 크게 감소될 수 있으며 또한 웨이퍼 처리량이 크게 증가될 수 있다. 결과적으로, 본 발명의 방법을 사용함으로써 웨이퍼 생산 및 산출율이 증가될 수 있다.
본 발명의 그 외 양상 및 장점이 본 발명의 원리를 예시적으로 도시하고 있는 첨부 도면과 함께 후술하는 상세한 설명으로부터 분명해질 것이다.
본 발명은 에칭기 밖으로 웨이퍼를 이동시킬 필요 없이 리세스 에치 공정 사이에 웨이퍼를 효과적으로 정확하게 평탄화하기 위한 방법을 개시한 것이다. 이하의 기술 내용에는, 다수의 특정한 세부 사항들이 본 발명의 철저한 이해를 돕기 위하여 설정되어 있다. 그러나, 당업자라면, 본 발명이 이들 특정한 세부 사항 중 일부 또는 전부 없이 실시될 수도 있음이 이해될 것이다. 그 외에도, 본 발명의 명료성을 위해, 잘 알려진 처리 공정에 대해서는 상세히 기술하지 않고 있다.
개괄적으로 말하여, 본 발명은 에치 공정에 현장 간섭계가 함께 활용될 수도 있도록 함으로써, 에칭기 밖으로 웨이퍼를 꺼내지 않고서도 리세스 에치 공정 사이에 웨이퍼를 효과적으로 정확하게 평탄화시킬 수 있는 방법에 관한 것이다. 이 방법을 사용함으로써, CMP 장치가 사용될 필요가 없기 때문에 웨이퍼 처리 공정이 보다 정확하게 효과적으로 이루어질 수 있다.
도 1은 본 발명의 일 실시예에 따른, 웨이퍼 기판(106)에 에칭되어 있는 트렌치(100)를 도시한 단면도이다. 도 1을 보면, 트렌치(100)가 기판(106)에 에칭되어 있으며, 일 실시예에서 상기 기판(106)은 규소 물질로 이루어져 있다. 통상적으로, 트렌치(100)는 초기 에칭 공정(108)을 통해 기판(106)의 내부에 형성될 수도 있다.
이 경우에, 트렌치(100)가 웨이퍼로부터 형성되는 소자의 바람직한 조건에 따라 소정의 깊이로 형성될 수 있음을 이해하여야 한다. 일 실시예에 있어서, 트렌치(100)의 깊이는 약 10,000Å∼20,000Å이며, 바람직하게는, 약 15,000Å이다. 당업자라면 알 수 있는 바와 같이, 본 발명의 방법은 예를 들어, 0.10μ기술, 0.13μ기술, 0.18μ기술, 0.25μ기술 등의, 소정 유형 또는 크기의 트랜지스터 기술에 사용될 수도 있다.
상기 트렌치(100)를 형성하기 위해서, 우선 하드 마스크(104)가 기판(106) 위에 형성된다. 상기 하드 마스크(104)에는 트렌치가 형성될 위치로 개구가 형성될 수도 있다. 상기 개구는 예를 들어, 포토리소그래피 및 에칭과 같은 적절한 공정을 통해 형성될 수도 있다. 예를 들어, 포토리소그래피가 사용된 경우, 레지스트 필름이 하드 마스크(104) 위에 스핀 코팅에 의해 형성될 수도 있으며, 이 경우에는 또한 개구(들)의 위치를 나타내는 패턴을 갖춘 십자선이 사용된다. 상기 십자선을 관통하여 빛이 투사될 수 있으며 그 이후에 레지스트 필름의 노출 영역이 제거된다.
이어서, 하드 마스크(104) 중 레지스트 필름의 노출 영역으로 보이는 부분이 기판(106)까지 에칭된다. 상기 에칭 후, 레지스트 필름이 제거될 수도 있으며, 하드 마스크(104)의 개구(들)에 의해 노출된 기판(106)의 일부가 초기 에칭 공정(108)에 의해 에칭될 수도 있다. 이러한 초기 에칭 공정(108)은 규소 물질만을 선택적으로 에칭하고 하드 마스크(104)는 거의 에칭하지 않는 소정 유형의 에칭 공정일 수도 있음을 이해하여야 한다. 일 실시예에서, 기판(106)까지의 초기 에칭 공정(108)은 도 3을 참조하여 후술되는 리세스 에치(130-1)일 수도 있다.
하드 마스크(104)는 트렌칭이 바람직하지 않은 기판의 영역을 덮고 있다. 이 방법에서, 트렌치는 기판(106)에 선택적으로 형성될 수 있다. 하드 마스크(104)용으로 어떤 물질도 사용될 수 있으나, 일 실시예에서는 질화규소 물질이 사용되고 있다. 상기 일 실시예에서, 하드 마스크(104)의 두께는 약 1,000Å∼2,000Å이며, 바람직한 실시예에서는, 약 1,500Å이다.
도 2에는 본 발명의 일 실시예에 따라 유전체층(120)이 트렌치(100)의 표면에 도포되고, 또한 트렌치(100)가 다결정실리콘(122-1)으로 충전된 후의 기판(106)이 도시되어 있다. 본 명세서에서 다루어지고 있는 예시적인 실시예에서는 다결정실리콘 물질이 사용되고 있긴 하지만, 다결정실리콘 대신 다른 그 어떤 유형의 전도성 물질이 사용될 수도 있음을 이해하여야 한다. 유전체층(120)은 비교적 유전율이 낮은 소정 유형의 산화물 층일 수도 있다. 일 실시예에서, 유전체층(120)은 이산화규소층이며, 그 두께가 약 50Å∼100Å이다.
웨이퍼 처리 정확도 또는 속도에 거의 손상을 주지 않는 한, 다결정실리콘(122-1)은 트렌치(100)를 채운 다음에도 계속하여 하드 마스크(104) 위쪽으로 소정의 두께까지 트렌치(100)를 덮을 수도 있다. 일 실시예에서, 하드 마스크 위쪽의 다결정실리콘(122-1)의 두께는 약 1,000Å∼5,000Å일 수 있다. 기판(106)의 위상적(位相的) 차이로 인해, 균일한 충전을 보장하기 위해서는 초과분의 다결정실리콘(122-1)이 도포된다. 본 실시예에서, 평탄화 에치(124-1)는 점선(132)으로 도시된 바와 같은 하드 마스크(104) 위쪽의 소정의 높이에서 다결정실리콘(122-1)을 평탄화하도록 사용된다.
일 실시예에서, 평탄화 에치(124-1)는 이온 보조 에치로서, 표 A에 도시된 바와 같은 화학 조건 및 에칭기 조건을 활용하고 있다.
IEP 에치 종료점 검출 실시를 위한 예시적인 평탄화 에치 화학 물질 표 A선택적 제1 화학 물질 Cl2/He/SF6
범위 최고 전력(watt) 최저 전력(watt) 유량(sccm) 압력(mTorr) 온도(℃)
Cl2 He SF6
범위 300∼1200 30∼300 20∼200 20∼500 2∼50 3∼20 -10∼80
우선수치 1000 66 100 100 10 5 30
평탄화 에치(124-1)의 일 실시예에서, 에치 챔버의 최고 전력은 약 300 watt∼1,200 watt이며, 바람직한 실시예에서는, 최고 전력이 약 1,000 watt이다. 일 실시예의 에치 챔버의 최저 전력은 약 30 watt∼300 watt이며, 바람직한 실시예에서는 약 66 watt를 사용하고 있다. 에치 챔버에 사용된 화학 물질의 유량과 관련하여, Cl2 및 He의 유량은 약 20 sccm∼200 sccm, 보다 바람직하게는 약 100 sccm이며, SF6의 유량은 약 2 sccm∼50 sccm, 바람직한 실시예에서는 약 10 sccm이다. 일 실시예에서 에치 챔버 내부의 압력은 약 3 mTorr∼20 mTorr이며, 바람직한 실시예에서는 그 압력이 약 5 mTorr이다. 일 실시예에서는 에치 챔버 내부의 온도가 약 -10℃∼80℃인 반면, 바람직한 실시예에서는 온도가 약 30℃이다.
표 A에 표시된 바와 같은 실시예의 예시적인 화학 물질 대신 다른 화학 물질이 사용될 수도 있음을 이해하여야 한다. Ar 등과 같은 값비싼 가스가 He 대신 사용될 수도 있다. 다른 실시예에서는, NF3, CF4, CHF3 등과 같은 플루오르 함유 화합물이 SF6 대신 사용될 수도 있다. 또다른 실시예에서는, HBr 및 HCl 등과 같은 다른 화학 물질이 Cl2 대신 사용될 수도 있다.
상기와 같은 평탄화 에치(124-1)는 간섭계가 함께 사용되어 하드 마스크(104) 위쪽의 다결정실리콘(122-1)이 어느 정도까지 평탄화되었는지를 현장에서 모니터링 할 수 있도록 되어 있다. 이러한 평탄화 공정의 모니터링이 정확하게 이루어질 수 있는 한, 에칭 공정을 모니터링하기 위한 어떠한 유형의 간섭계도 사용될 수 있음을 이해하여야 한다. 일 실시예에서는, 도 13을 참조하여 보다 상세히 후술되는 바와 같이, 간섭계의 종료점(IEP) 검출을 사용함으로써, 파장이 서로 다른 두개의 광신호가 평탄화 에치(124-1)가 평탄화된 표면을 달성하기에 충분한 양의 다결정실리콘(122-1)을 기판(106) 표면으로부터 제거한 시점을 결정하는데 이용된다. 일 실시예에서, 평탄화 에치(124-1)는 하드 마스크(104)와 유전체층(120)에는 영향을 미치지 않도록 하기에 정확히 충분한 양의 다결정실리콘(122-1)을 평탄화한다. 본 실시예에서, 평탄화 에치(124-1) 완료 이후 하드 마스크(104)와 유전체층(120) 위에는 약 10Å∼300Å 두께의 다결정실리콘(122-1)이 남아 있다. 바람직한 실시예에서는, 평탄화 에치(124-1) 완료 이후 하드 마스크(104)와 유전체층(120) 위에 약 50Å∼200Å 두께의 다결정실리콘(122-1)이 남아 있다.
도 3에는 본 발명의 일 실시예에 따른, 평탄화 에치(124-1) 수행 후의 도 2의 트렌치(100)가 도시되어 있다. 일 실시예에서는, 여기서 이온 보조 에치인 리세스 에치(130-1)가 트렌치(100) 내의 다결정실리콘(122-1)을 부분적으로 에칭하는데 사용될 수도 있다. 표 B는 리세스 에치(130-1)의 일 예를 규정하는 일 실시예의 화학 조건 및 에칭기 조건을 나타낸 것이다.
예시적인 에치화학 물질 표 B제2 화학 물질 Ar/SF6
범위 최고 전력(watt) 최저 전력(watt) 유량(sccm) 압력(mTorr) 온도(℃)
Ar SF6
범위 130∼500 0∼30 0∼300 10∼100 5∼20 10∼60
우선수치 175 0 200 15 10 30
표 B에 도시된 바와 같이, 본 실시예에서는 Ar/SF6가 사용되고 있다. 예를 들어, 헬륨 등과 같은 값비싼 가스가 Ar 대신 사용될 수도 있음을 이해하여야 한다. 예를 들어, CF4와 같은 플루오르 함유 화합물이 SF6 대신 사용될 수도 있다. 본 실시예에서는 최고 전력의 범위가 약 130 watt∼300 watt이며, 바람직한 실시예에서는 최고 전력이 약 175 watt이다. 일 실시예의 최저 전력은 약 0 watt∼30 watt일 수도 있다. 일 실시예에서 Ar의 유량은 약 0∼300 sccm이며, Ar의 바람직한 유량은 약 200 sccm이다. 일 실시예에서 SF6의 유량은 약 10 sccm∼100 sccm이며, SF6의 바람직한 유량은 약 15 sccm이다. 가스(즉, Ar/SF6)의 압력은 약 5 mTorr∼20 mTorr이며, 바람직한 압력은 약 10 mTorr이다. 가스의 바람직한 온도는 약 10℃∼60℃인 반면, 가장 바람직한 온도는 약 30℃이다. 표 1의 "처방(recipe)"의 실시예에서의 사용에 의하면, 기판(106) 내의 다결정실리콘(122-1)의 선택적인 에칭이 딱 맞는 양의 리세스 에칭이 이루어질 수 있도록 제어될 수도 있다. 일 실시예에서, 이러한 정량 에칭은 에칭 시간을 변경함으로써(예를 들어, 타이밍 에칭에 의해) 이루어질 수도 있다. 다른 실시예에서는, 간섭계(도 13을 참조하여 후술되는 바와 같은)가 사용될 수도 있다. 또한, 리세스 에치(130-1)는 상기 공정 동안 하드 마스크(104)가 손상되지 않거나 또는 아주 사소한 두께 손실만이 발생하도록 선택적으로 이루어진다. 일 실시예에서, 리세스 에치(130-1)에 대한 표 A의 처방에 따르면, 하드 마스크(104)의 두께 손실은 200Å 미만이다.
도 4에는 본 발명의 일 실시예에 따른 리세스 에치(130-1) 완료 후의 트렌치(100)의 예시적인 구조가 도시되어 있다. 본 실시예에서, 제1 리세스 에치(또한 리세스-1 에치로도 알려져 있음)에 의하면 트렌치(100)의 일부에 여전히 다결정실리콘(122-1)이 채워져 있다. 상기 리세스-1 에치는 다결정실리콘(122-1)에 의해 형성되는 층의 바람직한 두께에 따라 트렌치(100) 내에 소정 량의 다결정실리콘(122-1)을 남길 수도 있음을 이해하여야 한다.
도 5에는 본 발명의 일 실시예에 따른 도 4에 도시된 바와 같은 구조에 유전체층이 일렬로 정렬되고 다결정실리콘(122-2)이 충전된 후의 트렌치(100)의 예시적인 구조가 도시되어 있다. 일 실시예에서는, 하드 마스크(104) 위에 있는 유전체층(120) 바로 위까지 다결정실리콘(122-2)의 상면을 평탄화하기 위한 평탄화 에치(124-2)가 사용되고 있다. 상기 평탄화 에치(124-2)는 도 2를 참조하여 기술된 바와 같은 화학 조건 및 에칭기 조건을 활용할 수도 있다. 또한, 다결정실리콘(122-2)을 정확하게 평탄화시키기 위하여, 도 13을 참조하여 후술되는 바와 같은 간섭계가 사용될 수도 있다. 평탄화 에치(124-2) 이후, 유전체층(120) 및 하드 마스크(104) 위쪽의 다결정실리콘(122-2)의 두께는 약 50Å∼200Å 일 수도 있다.
도 6에는 본 발명의 일 실시예에 따른 리세스-2 구조용으로 평탄화 에치(124-2)가 사용된 후의 트렌치(100)의 예시적인 구조가 도시되어 있다. 평탄화 에치(124-2)가 도 5와 관련하여 기술된 구조로 완료된 후, 리세스 에치(130-2)가 리세스-2 에치를 수행하도록 사용될 수도 있다. 상기 리세스-2 에치는 트렌치(100) 내부의 제2 다결정실리콘 구조를 확정하는 제2 리세스 에치이다. 본 실시예에서는, 이러한 리세스-2 에치를 수행하기 위하여, 도 3을 참조하여 기술된 바와 같은 리세스 에치에 사용된 에치 챔버 조건 및 화학 조건을 활용할 수도 있다. 리세스-2 에치는 트렌치(100) 내의 다결정실리콘(122-2)을 소정의 깊이까지 제거하기 위하여 도 13을 참조하여 후술되는 바와 같은 간섭계과 병행하여 이루어질 수도 있다. 상기 리세스-2 에치가 다결정실리콘(122-2)의 바람직한 두께에 따라 다결정실리콘(122-2)을 소정의 깊이까지 에칭할 수도 있음을 이해하여야 한다.
도 7에는 본 발명의 일 실시예에 따른 리세스-2 에치 완료 후의 트렌치(100)의 예시적인 구조가 도시되어 있다. 다결정실리콘(122-2)이 리세스 에치(130-2)와 같은 선택적인 에치에 의해 에칭되어 있다.
도 8에는 본 발명의 일 실시예에 따른 도 7에 도시된 바와 같은 트렌치 구조에 이산화규소층(120)이 일렬로 정렬되고 다결정실리콘(122-3)이 충전된 경우의 트렌치(100)의 예시적인 구조가 도시되어 있다. 본 실시예에서, 평탄화 에치(124-3)는 도 2를 참조하여 기술된 바와 같은 화학 조건 및 에칭기 조건을 활용하고 있다. 따라서, 다결정실리콘(122-3)이 평탄화되어 박막층 형태의 다결정실리콘(122-3)이 하드 마스크(104) 위에 남겨진다. 마찬가지로, 하드 마스크(104)는 고스란히 남겨지고, 평탄화 에치(124-3)가 도 13을 참조하여 보다 상세히 후술되는 바와 같은 간섭계의 종료점 검출을 사용하여 중단된다. 하드 마스크(104) 위쪽의 유전체층(120) 및 다결정실리콘(122-3)의 두께는, 일 실시예에서는, 도 3 및 도 5의 다결정실리콘(122-1, 122-2)을 참조하여 기술된 바와 같다. 결과적으로, CMP 장치가 사용될 필요가 없기 때문에 복수 회의 리세스 에칭 과정을 거치고도 하드 마스크(104)는 손상없이 남겨지며, 하드 마스크(104)와 유전체층(120) 위의 모든 다결정실리콘이 평탄화 에치(124-3) 단계에서 제거되기 이전에 그 평탄화 에치(124-3)가 중단된다. 일 실시예에서, 총 세번의 리세스 에치 후에도 남아 있는 하드 마스크(104)의 두께가 약 500Å이다.
도 9에는 본 발명의 일 실시예에 따른 리세스-3 에치 공정 동안의 트렌치(100)의 구조가 도시되어 있다. 본 실시예에서, 리세스 에치(130-3)는 제3 리세스 에치 공정(즉, 리세스 에치-3)에 따라 이루어진다. 일 실시예에서, 리세스 에치(130-3)는 도 3을 참조하여 표 B에 기술된 바와 같은 화학 조건 및 에칭기 조건에 따라 수행된다. 본 발명의 리세스 에칭(즉, 리세스 에치(130-1, 130-2, 130-3))은 예를 들어, 모든 다결정실리콘(122-1, 122-2, 122-3) 층의 두께가 동일하거나, 다결정실리콘(122-1, 122-2, 122-3) 층 중 하나나 두개 층의 두께가 나머지 층(들)의 두께보다 두꺼운 경우와 같은 두께를 갖는 소정 유형의 다결정실리콘(122-1, 122-2, 122-3)을 생성하도록 리세스-1, 리세스-2, 리세스-3 에치에 활용될 수도 있다. 일 실시예에서, 리세스 에치(130-3)는 다결정실리콘(122-1, 122-2)용의 에칭에서보다 적은 양의 다결정실리콘(122-3)의 에칭이 이루어지도록 간섭계 종료점(IEP) 검출을 활용하고 있다. 일 실시예에서, 다결정실리콘(122-3)은 하드 마스크(104)의 저면 아래 그 상면까지의 두께가 약 300Å이 될 때까지 에칭된다.
도 10에는 본 발명의 일 실시예에 따른, 리세스-3 에치에 의해 다결정실리콘(122-3)의 일부가 제거되고 또한 하드 마스크(104)가 제거된 후의 도 9의 트렌치의 구조가 도시되어 있다. 본 실시예에서는, 기판(106)의 상면과 다결정실리콘(122-3)의 상면 사이에 틈새(280)가 있다. 상기 틈새(280)는 바람직한 트렌치 구조에 따른 소정의 크기를 가질 수도 있음을 이해하여야 한다. 일 실시예에서, 상기 틈새(280)의 깊이는 약 100Å∼800Å이며, 바람직한 실시예에서 틈새(280)의 깊이는 약 300Å이다. 또한, 하드 마스크(104)는 HF 용액과 같은 적절한 하드 마스크 제거 약품을 이용하여 제거될 수도 있다.
도 11에는 본 발명의 일 실시예에 따라 트렌치(100)에 유전체층(120)이 추가되고 층간 유전체(ILD)가 그 트렌치(100) 위를 덮고 있는, 도 10에 도시된 바와 같이 세번의 리세스 에치 이후의 트렌치(100)가 도시되어 있다. 본 실시예에서는, 도 10에 도시된 바와 같은 트렌치 구조의 다결정실리콘(122-3) 위의 틈새(280)가 이산화규소와 같은 유전체 물질로 충전될 수도 있다. 충전 후, 트렌치(100)는 층간 유전체(ILD)(290)로 덮어질 수도 있다. 이 층간 유전체(ILD)(290)는 예를 들어, 이산화규소, 질화규소 등과 같은 유전율이 낮은 소정 유형의 물질일 수도 있다.
일 실시예에서, 다결정실리콘(122-1, 122-2, 122-3)은 각기 도면 부호 T292, T294, T296로 표시된 바와 같은 두께를 갖추고 있다. 본 실시예에서, 두께(T 292)는 약 10,000Å∼100,000Å, 두께(T294)는 약 2,000Å∼10,000일 수도 있으며, 두께(T296 )는 약 300Å∼2,000Å일 수도 있다.
도 12에는 본 발명의 일 실시예에 따른 세개의 다결정실리콘층 안쪽으로 도선(342, 344, 346)이 들어가 있는 트렌치(100')의 구조가 도시되어 있다. 본 실시예에서, 다결정실리콘(122-1, 122-2, 122-3)은 커패시터용의 판(또는 층)으로서 사용될 수도 있다. 복수 층의 다결정실리콘이 유전체층에 의해 서로 분리되어 있는, 트렌치(100')로 도시된 바와 같은 이러한 유형의 구조는 예를 들어, DRAM 또는 eDRAM(내장형 DRAM)의 저장 노드로서의 다층으로 된 다결정실리콘 커패시터의 사용과 같은 다양한 용도로 활용될 수도 있다.
도 13은 본 발명의 일 실시예에 따라, y-축선은 두개의 광신호의 강도를, x-축선은 에치 시간을 나타내고 있는 평탄화 에치(124-1, 124-2, 124-3) 동안의 간섭계를 보여주는 그래프(400)이다. 도 2, 도 5 및 도 8을 참조하여 전술한 바와 같이, 간섭계 종료점 검출(IEP)이 평탄화 에치(124-1, 124-2, 124-3)의 중단 시점을 결정하도록 사용된다. 간섭계 종료점 검출(IEP)에는 평탄화될 재료에 부분적으로 투과성을 띠는 특정 파장의 광자 빔이 사용되고 있다. 상기 빔은 재료에 투사되어, 그 일부는 재료의 상면에 의해 역으로 반사되고, 다른 일부는 재료의 하부에 의해 역으로 반사된다. 상기 빔의 반사 부분은 사용될 파장을 검출할 수 있는 소정의 유형의 광검출기에 의해 검출될 수도 있다. 상기 빔의 반사 부분은 방정식 2d=N(λ/n)에 따라 서로 광학적으로 간섭 관계에 있다. 상기 방정식에서, 상수 λ는 빔의 파장, 상수 d는 재료의 두께, 및 상수 n은 재료의 굴절률이다. 계면(예를 들어, 재료의 상면 및 저면)에서 위상 복귀가 발생하지 않는 경우, N의 적분 값에서 강도 값이 최대가 되며, N의 절반 값에서는 강도 값이 최소가 된다. 계면 중 하나에서 위상 복귀가 발생하는 경우에는, N의 적분 값에서 강도가 최소가 되며, N의 절반 적분 값에서 강도가 최대가 된다. 재료의 두께가 제로에 가까워지면, 사인 함수의 곡선은 불규칙적인 방식으로 요동친다. 근접 최대치에서의 차이 및 근접 최소치에서의 차이는 방정식 1/2(λ/n)을 이용하여 파악될 수도 있다. 따라서, 강도 곡선을 관측함으로써, 제거된 재료의 양이 계산될 수도 있다. 또한, 전술한 방법에 의한 복수의 광 빔을 사용하여, 또한 관련 에칭 재료의 양 및 복수 개의 사인 함수의 곡선을 모니터링함으로써 에칭 재료를 보다 정확하게 파악할 수도 있다.
결과적으로, 파장이 서로 다른 두개의 광 빔을 사용함으로써, 예를 들어, 간섭계 그래프(400)와 같은, 복수의 반사 광신호의 사인 함수의 곡선을 묘사한 그래프가 얻어질 수도 있다. 그래프(400)는 에치 시간 증가에 따른 두 상이한 광신호(402, 404)의 요동 곡선을 보여주고 있다. 광신호(402, 404)는 정확한 종료점 검출을 가능하게 하는 파장일 수도 있음을 이해하여야 한다. 또한, 종료점 검출을 위해 소정의 개수로 파장이 사용될 수도 있다. 일 실시예에서, 광신호(402, 404)의 파장은 각기 500 nm와 800 nm이다. 에칭이 계속됨에 따라, 그래프(400)는 두개의 광신호의 극대점과 극소점을 보여준다. 전술한 바와 같은 극대점과 극소점에서 에칭이 얼마나 이루어지는지를 파악함으로써, 소정량의 다결정실리콘이 제거된 경우를 결정하도록 광신호의 요동이 모니터링될 수도 있다. 결과적으로, 평탄화 에치(124)는 선(406)으로 도시된 바와 같이 모든 다결정실리콘층이 제거되기 직전에 중단될 수도 있다. 상기 선(406)을 지나칠 때까지도 에칭이 진행되는 경우, 광신호(402, 404)의 사인 함수가 불규칙적으로 되어, 에칭될 모든 재료가 제거되었으며, 이러한 제거 공정이 다음 층으로 이어지고 있음을 보여주게 된다. 따라서, 간섭계 종료점 검출(IEP)과 함께 리세스 에칭 및 평탄화 에칭에 맞는 화학 물질을 구분하여 사용함으로써, CMP 장치를 사용하지 않고서도 정확한 종료점 검출이 이루어질 수도 있다.
본 발명이 바람직한 실시예와 관련하여 기술되어 있긴 하지만, 당업자라면 도면을 참조하여 전술한 기술 내용을 읽음으로써 본 발명의 각종 변경, 추가, 치환 및 등가물이 실현될 수 있음을 알 수 있을 것이다. 따라서, 본 발명은 본 발명의 정신 및 영역에 속하는 이러한 모든 변경, 추가, 치환 및 등가물을 포함하도록 의도되고 있다.
본 발명은 웨이퍼 처리 방법에 관한 것으로, 보다 구체적으로 말하자면, 웨이퍼 처리를 위한 효율적이면서도 비용이 저렴한 평탄화 에치 공정에 관한 것으로, 웨이퍼의 연마 정도를 정확하게 모니터링할 수 있는 에칭 챔버 밖으로 웨이퍼를 꺼내지 않고 그 에칭 챔버에서 웨이퍼를 정확하게 평탄화하는 방법을 제공한다.

Claims (24)

  1. a) 기판 위에 하드 마스크를 형성하는 단계;
    b) 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계;
    c) 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 상기 트렌치와 일렬로 정렬되는 형상으로 유전체층을 형성하는 단계;
    d) 상기 유전체층 위에 전도성 물질을 도포하여 전도성 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지도록 하는 단계;
    e) 상기 전도성 물질이 실질적으로 평탄화되도록 전도성 물질을 에칭하는 단계로서, 상기 전도성 물질의 에칭은 하드 마스크 위에 놓여 있는 유전체층 위로부터 그 전도성 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있는 에칭 단계; 및
    f) 상기 하드 마스크 위에 놓여 있는 상기 유전체층 위의 전도성 물질을 제거하고 상기 트렌치 내부의 상기 전도성 물질 중 적어도 일부를 제거하기 위하여 상기 전도성 물질을 리세스 에칭하는 단계를 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  2. 제1항에 있어서, 상기 트렌치 내에 복수 개의 전도성 물질 층을 형성하기 위하여 상기 단계 c) 내지 단계 f)를 한번 이상 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  3. 제1항에 있어서, 상기 종료점은 간섭계 모니터링를 통해 촉발되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  4. 제3항에 있어서, 전도성 물질의 에칭에 간섭계 모니터링를 이용함으로써 상기 하드 마스크가 보호되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  5. 제1항에 있어서, 상기 실질적인 평탄화 및 리세스 에칭이 에치 챔버 내에서 이루어지고, 이로써 웨이퍼 생산 처리량이 증가되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  6. 제1항에 있어서, 상기 전도성 물질의 에칭에는 Cl2, He 및 SF6를 포함한 제1 화학 물질이 사용되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  7. 제6항에 있어서, Cl2의 유량은 약 20 sccm∼200 sccm, He의 유량은 약 20 sccm∼500 sccm이고, SF6의 유량은 약 2 sccm∼50 sccm인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  8. 제1항에 있어서, 상기 리세스 에칭에는 Ar 및 SF6를 포함하는 제2 화학 물질이 사용되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  9. 제8항에 있어서, Ar의 유량은 약 0∼300 sccm이며, SF6의 유량은 약 10 sccm∼100 sccm인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  10. 제1항에 있어서, 상기 리세스 에칭에는, 전도성 물질의 제거를 모니터하기 위하여 간섭계 종료점(IEP) 검출과 타이밍 에칭(timed etching) 중 하나가 사용되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  11. a) 기판 위에 하드 마스크를 형성하는 단계;
    b) 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계;
    c) 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 상기 트렌치와 일렬로 정렬되는 형상으로 유전체층을 형성하는 단계;
    d) 상기 유전체층 위에 전도성 물질을 도포하여 전도성 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지도록 하는 단계;
    e) 상기 전도성 물질이 실질적으로 평탄화되도록 제1 화학 물질을 사용하여 전도성 물질을 에칭하는 단계로서, 상기 전도성 물질의 에칭은 하드 마스크 위에 놓여 있는 유전체층 위로부터 상기 전도성 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있으며, 상기 종료점은 간섭계 모니터링를 활용하여 촉발되는 에칭 단계;
    f) 상기 하드 마스크 위에 놓여 있는 상기 유전체층 위의 전도성 물질을 제거하는 한편 상기 트렌치 내부의 상기 전도성 물질 중 적어도 일부를 제거하기 위하여 제2 화학 물질을 사용하여 또한 간섭계 모니터링과 타이밍 에칭 중 하나를 사용하여 상기 전도성 물질을 리세스 에칭하는 단계; 및
    g) 상기 트렌치 내에 복수 개의 전도성 물질 층을 형성하기 위하여 상기 단계 c) 내지 단계 f)를 한번 이상 반복하는 단계를 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  12. 제11항에 있어서, 전도성 물질의 에칭에 간섭계 모니터링를 이용함으로써 상기 하드 마스크가 보호되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  13. 제11항에 있어서, 상기 실질적인 평탄화 및 리세스 에칭이 에치 챔버 내에서 이루어지고, 이로써 웨이퍼 생산 처리량이 증가되는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  14. 제11항에 있어서, 상기 제1 화학 물질은 Cl2, He 및 SF6를 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  15. 제14항에 있어서, Cl2의 유량은 약 20 sccm∼200 sccm, He의 유량은 약 20 sccm∼500 sccm이며, SF6의 유량은 약 2 sccm∼50 sccm 인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  16. 제11항에 있어서, 상기 제2 화학 물질은 Ar 및 SF6를 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  17. 제16항에 있어서, Ar의 유량은 약 0∼300 sccm이며, SF6의 유량은 약 10 sccm∼100 sccm인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  18. a) 기판 위에 하드 마스크를 형성하는 단계;
    b) 상기 하드 마스크를 사용하여 기판에 트렌치를 에칭하는 단계;
    c) 상기 하드 마스크 위쪽 및 상기 트렌치 내에, 상기 트렌치와 일렬로 정렬되는 형상으로 이산화규소층을 형성하는 단계;
    d) 상기 유전체층 위에 다결정실리콘 물질을 도포하여 다결정실리콘 물질로 이루어진 블랭킷이 상기 하드 마스크 위에 놓여지며 상기 트렌치에 채워지도록 하는 단계;
    e) 상기 다결정실리콘 물질이 실질적으로 평탄화되도록 다결정실리콘 물질을 에칭하는 단계로서, 상기 다결정실리콘 물질의 에칭은 하드 마스크 위에 놓여 있는 이산화규소층 위로부터 상기 다결정실리콘 물질이 모두 제거되기 직전에 종료점이 촉발되도록 되어 있으며, 상기 종료점은 간섭계 모니터링를 이용하여 촉발되고, Cl2, He 및 SF6를 포함하는 제1 화학 물질이 사용되는 에칭 단계; 및
    f) 상기 하드 마스크 위에 놓여 있는 상기 이산화규소층 위의 다결정실리콘 물질을 제거하는 한편 상기 트렌치 내부의 상기 다결정실리콘 물질 중 적어도 일부를 제거하기 위하여 그 다결정실리콘 물질을 간섭계 모니터링 및 타이밍 에칭 중 하나를 사용하여 또한 Cl2, He 및 SF6를 포함하는 제2 화학 물질을 사용하여 리세스 에칭하는 단계를 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  19. 제18항에 있어서, Cl2의 유량은 약 100 sccm, He의 유량은 약 100 sccm이며, SF6의 유량은 약 10 sccm인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  20. 제19항에 있어서, Ar의 유량은 약 200 sccm이며, SF6의 유량은 약 15 sccm인 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  21. 제18항에 있어서, 상기 평탄화 에칭은 에칭 챔버 내에서 이루어지며, 상기 에칭 챔버는 800 watt∼1200 watt의 최고 전력 및 40 watt∼100 watt의 최저 전력, 약 3mTorr∼10 mTorr의 가스 압력, 및 약 10℃∼60℃의 온도를 사용하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  22. 제18항에 있어서, 상기 평탄화 에칭은 에칭 챔버 내에서 이루어지며, 이러한 에칭 챔버는 약 1,000 watt의 최고 전력 및 약 66 watt의 최저 전력, 약 5 mTorr의 가스 압력, 및 약 30℃의 온도를 사용하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  23. 제18항에 있어서, 상기 간섭계 모니터링는 제1 파장을 갖는 제1 광신호 및 제2 파장을 갖는 제2 광신호의 사용을 포함하며, 상기 제1 파장은 제2 파장과 상이한 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
  24. 제18항에 있어서, 상기 트렌치 내에 복수 개의 전도성 물질 층을 형성하기 위하여 상기 단계 c) 내지 단계 f)를 한번 이상 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 기판에서의 리세스 에치 공정 처리 방법.
KR1020047006645A 2001-10-31 2002-10-30 리세스 에칭에 앞서 간섭계에 의한 인-시츄 모니터링을 이용한 평탄화 에칭 방법 KR100965442B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/002,676 2001-10-31
US10/002,676 US7204934B1 (en) 2001-10-31 2001-10-31 Method for planarization etch with in-situ monitoring by interferometry prior to recess etch

Publications (2)

Publication Number Publication Date
KR20050042049A true KR20050042049A (ko) 2005-05-04
KR100965442B1 KR100965442B1 (ko) 2010-06-24

Family

ID=21701926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006645A KR100965442B1 (ko) 2001-10-31 2002-10-30 리세스 에칭에 앞서 간섭계에 의한 인-시츄 모니터링을 이용한 평탄화 에칭 방법

Country Status (7)

Country Link
US (1) US7204934B1 (ko)
EP (1) EP1440466A2 (ko)
JP (1) JP4792200B2 (ko)
KR (1) KR100965442B1 (ko)
CN (1) CN1328776C (ko)
TW (1) TW569367B (ko)
WO (1) WO2003038890A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003267260A1 (en) * 2002-09-17 2004-04-08 Shielding For Electronics Equipment and methods for producing continuous metallized thermoformable emi shielding material
TW200634983A (en) * 2005-03-18 2006-10-01 United Microelectronics Corp Method of forming a plug
KR100672721B1 (ko) * 2005-12-29 2007-01-22 동부일렉트로닉스 주식회사 플래쉬 메모리의 제조방법
JP4754380B2 (ja) * 2006-03-27 2011-08-24 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、記憶媒体及びプラズマ処理装置
CN101634880A (zh) * 2008-07-23 2010-01-27 鸿富锦精密工业（深圳）有限公司 电磁干扰挡片制造方法
US8778204B2 (en) * 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US8629063B2 (en) * 2011-06-08 2014-01-14 International Business Machines Corporation Forming features on a substrate having varying feature densities
CN103094087B (zh) * 2011-11-01 2015-08-19 上海华虹宏力半导体制造有限公司 刻蚀沟槽多晶硅栅的方法
CN105428299B (zh) * 2014-08-22 2019-01-11 中芯国际集成电路制造(上海)有限公司 一种深槽隔离结构的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01126513A (ja) * 1987-11-11 1989-05-18 Honda Motor Co Ltd 空気流量計
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5926722A (en) 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
US6232233B1 (en) 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6074954A (en) 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6136712A (en) 1998-09-30 2000-10-24 Lam Research Corporation Method and apparatus for improving accuracy of plasma etching process
EP1126513A1 (en) 2000-02-16 2001-08-22 Semiconductor 300 GmbH & Co. KG Process for planarization and recess etching of polysilicon in an overfilled trench
US6635573B2 (en) * 2001-10-29 2003-10-21 Applied Materials, Inc Method of detecting an endpoint during etching of a material within a recess

Also Published As

Publication number Publication date
TW569367B (en) 2004-01-01
WO2003038890A3 (en) 2003-12-18
EP1440466A2 (en) 2004-07-28
WO2003038890A2 (en) 2003-05-08
KR100965442B1 (ko) 2010-06-24
JP4792200B2 (ja) 2011-10-12
US7204934B1 (en) 2007-04-17
CN1328776C (zh) 2007-07-25
CN1582490A (zh) 2005-02-16
JP2005508091A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US5747380A (en) Robust end-point detection for contact and via etching
US6080636A (en) Photolitography alignment mark manufacuturing process in tungsten CMP metallization
EP0932187B1 (en) Trench etching using borosilicate glass mask
US6599809B2 (en) Method of manufacturing semiconductor device having a marking recess
US5923996A (en) Method to protect alignment mark in CMP process
KR100965442B1 (ko) 리세스 에칭에 앞서 간섭계에 의한 인-시츄 모니터링을 이용한 평탄화 에칭 방법
US6465897B1 (en) Method for photo alignment after CMP planarization
US5946583A (en) Method for preventing alignment marks from disappearing after chemical mechanical polishing
US5834375A (en) Chemical-mechanical polishing planarization monitor
US5858854A (en) Method for forming high contrast alignment marks
US20020192926A1 (en) High contrast lithography alignment marks for semiconductor manufacturing
KR19990029345A (ko) 정렬 마크의 콘트라스트를 향상시킨 반도체 가공물 및 그 상부에 정렬 마크를 형성하는 방법
TW515028B (en) Process for planarization and recess etching of integrated circuits
US6181018B1 (en) Semiconductor device
US20040018733A1 (en) Method of planarizing a surface of a semiconductor wafer
US6723646B2 (en) Method for controlling and monitoring a chemical mechanical polishing process
US6875997B2 (en) Test patterns and methods of controlling CMP process using the same
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
CN1185080C (zh) 化学机械研磨的监控测量方法
CN111725055B (zh) 半导体结构及其形成方法
KR100518244B1 (ko) 얼라인먼트 키 제조방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR100481844B1 (ko) 트렌치 격리 제조 방법
KR100611122B1 (ko) 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법
KR20020053435A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 9