CN1328776C - 在衬底中进行凹槽刻蚀操作的方法 - Google Patents

在衬底中进行凹槽刻蚀操作的方法 Download PDF

Info

Publication number
CN1328776C
CN1328776C CNB028218361A CN02821836A CN1328776C CN 1328776 C CN1328776 C CN 1328776C CN B028218361 A CNB028218361 A CN B028218361A CN 02821836 A CN02821836 A CN 02821836A CN 1328776 C CN1328776 C CN 1328776C
Authority
CN
China
Prior art keywords
groove
etching
hard mask
substrate
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028218361A
Other languages
English (en)
Other versions
CN1582490A (zh
Inventor
琳达·布拉里
瓦希德·瓦赫迪
爱瑞克·艾德博格
艾伦·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1582490A publication Critical patent/CN1582490A/zh
Application granted granted Critical
Publication of CN1328776C publication Critical patent/CN1328776C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

提供了一种在衬底中进行凹槽刻蚀操作的方法，其包括：在衬底上形成硬掩膜，并且利用该硬掩膜在衬底中刻蚀出沟槽，在硬掩膜之上和该沟槽中形成介电层，该介电层衬垫该沟槽。然后将导电材料涂敷在介电层之上，使得该导电材料覆盖在该硬掩膜之上并填充该沟槽，对该导电材料进行刻蚀以基本上使导电材料平坦。在即将把所有的导电材料从覆盖硬掩膜的介电层上去除之前，导电材料的刻蚀触发终点。对导电材料进行凹槽刻蚀，以去除覆盖硬掩膜的介电层上的导电材料，并且从沟槽中去除至少一部分导电材料。

Description

在衬底中进行凹槽刻蚀操作的方法
技术领域
本发明涉及晶片处理方法，更具体地，涉及高效并低成本地对晶片进行平坦化刻蚀操作的方法。
背景技术
在半导体器件的制造中，需要对晶片进行平坦化操作。通常，集成电路器件采用多层结构的形式。平坦化和凹槽刻蚀(recess etch)对越来越普遍的嵌入式器件的集成是十分重要的工艺。在嵌入式器件的集成中，一个中间步骤是用多晶硅填充先前刻蚀的从中到深的沟槽(或触点)，并且向下回刻一定的深度。为确保均匀填充，在氮化硅掩膜之上沉积一层额外的多晶硅(接近3000A(埃))。结果，去除填充一定深度的多晶硅具有两个主要的步骤：平坦化和凹槽刻蚀。平坦化步骤是将多余的多晶硅层向下去除到掩膜的高度，而凹槽刻蚀步骤是将沟槽里面沉积的多晶硅向下去除到一定的深度。在典型的嵌入式器件集成方案中，存在几个凹槽刻蚀步骤。由于所期望的掩膜以下的深度是非常浅的，所以第三凹槽刻蚀应用(通常称为凹槽-3)是极具挑战性的。为确保整个晶片上的所有沟槽(或者触点)的可控和均匀的浅深度，通常利用非常均匀的平坦化步骤。特别地，通常使用化学机械平坦化(CMP)操作来使凹槽刻蚀处理之间的多晶硅填充物平坦。如果不进行平坦化步骤，则由于表面形貌的变化，制备另外的多晶硅层会变得更加困难。
通常用来抛光晶片的化学机械平坦化(CMP)系统包括用于对晶片表面进行处理和物理抛光的系统部件。这种部件可以是，例如轨式抛光垫、或者线性带式抛光垫。不幸的是，这种系统的使用存在很多问题。为在刻蚀操作之间使晶片平坦，通常需要将晶片从刻蚀机转移到CMP设备。因此，当晶片在CMP设备和刻蚀设备之间转移时会耗费时间。此外，转移晶片会增加污染的风险，并且可能需要附加的成本和花费来使转移过程中的污染减到最小。此外，可能需要在CMP设备和刻蚀设备之间转移晶片的设备。
此外，对于晶片处理操作，采用CMP设备会带来其它的麻烦。例如，典型的CMP设备可以通过磨去多余的多晶硅来使晶片层平坦，但是在此工艺中，通常在磨去第一层后通过探测与晶片不同层的接触来检测抛光(或平坦化)处理的终点。不幸的是，该方法可能会难于在磨去部分第二层之前停止平坦化处理。因此，由于通常对所有刻蚀采用一个SiN保护层，从而在多重刻蚀工艺中这会出现问题。在这种情况中，CMP处理可能会在刻蚀处理结束之前剥除部分或者所有的SiN层，从而导致不稳定的晶片处理并且可能导致晶片的破坏。
因此，需要一种设备来克服现有技术的问题，该设备具有不需要将晶片从刻蚀室中取出，而可以在刻蚀室中精确地平坦化晶片的方法，在该刻蚀室中可对晶片的抛光程度进行精确的监测。
发明内容
广义地说，本发明通过提供一种用于在一个设备中刻蚀并且精确地使晶片平坦化的方法来满足这些需要。应该注意的是，本发明可以以各种方式实施，包括工艺、设备、系统、装置或者方法。下面描述了本发明的几个创造性的实施例。
在一个实施例中，提供了一种在衬底中进行凹槽刻蚀操作的方法。该方法包括：在衬底上形成一硬掩膜，并且利用该硬掩膜在衬底中刻蚀沟槽。该方法还包括：在硬掩膜之上和该沟槽中形成介电层，该介电层形成该沟槽的衬里。然后将导电材料涂敷在该介电层之上，使得该导电材料覆盖该硬掩膜并填充该沟槽。该方法还包括，对该导电材料进行刻蚀，以基本上使该导电材料平坦，其中在即将把所有的导电材料从位于硬掩膜之上的介电层上去除之前，导电材料的刻蚀触发了终点。然后，对导电材料进行凹槽刻蚀，以去除覆盖硬掩膜的介电层上的导电材料，并且从沟槽中去除至少部分导电材料。
在另一实施例中，提供了一种在衬底中进行凹槽刻蚀操作的方法。该方法包括：(a)在衬底上形成一硬掩膜；(b)利用该硬掩膜在衬底中刻蚀沟槽；(c)在硬掩膜上和沟槽中形成一介电层，该介电层形成该沟槽的衬里；(d)在介电层上涂敷导电材料，使得该导电材料覆盖该硬掩膜，并且填充该沟槽；(e)利用第一化学剂刻蚀该导电材料，以基本上使导电材料平坦，其中在即将把所有的导电材料从覆盖硬掩膜的介电层上去除之前，导电材料的刻蚀触发一终点，并且利用干涉监测来触发该终点；(f)利用第二化学剂、以及干涉监测法和定时刻蚀中的一种对导电材料进行凹槽刻蚀，以去除覆盖硬掩膜的介电层上的导电材料，并且从沟槽中去除至少部分导电材料；以及(g)，重复操作(c)至(f)一次或者多次，以在沟槽内形成多层导电材料。
在又一实施例中，提供了一种在衬底中进行凹槽刻蚀操作的方法。该方法包括：在衬底上形成一硬掩膜，并且利用该硬掩膜在衬底内刻蚀一沟槽。该方法还包括在该硬掩膜上和该沟槽内形成二氧化硅层，该二氧化硅层形成该沟槽的衬里。该方法还包括，在介电层之上涂敷多晶硅材料，使得该多晶硅材料覆盖该硬掩膜并填充该沟槽。然后，对该多晶硅材料进行刻蚀，以基本上使该多晶硅材料平坦，其中在即将把所有的多晶硅材料从覆盖硬掩膜的二氧化硅层上去除之前，该多晶硅材料的刻蚀触发一终点。利用干涉监测法触发该终点，并且利用包括Cl2、He以及SF6的第一化学剂来刻蚀该导电材料。然后该方法利用干涉监测法和定时刻蚀中的一种对该多晶硅材料进行凹槽刻蚀，以去除覆盖硬掩膜的二氧化硅层上的多晶硅材料，并且从沟槽中去除至少部分多晶硅材料。该凹槽刻蚀使用包括Cl2、He以及SF6的第二化学剂。
本发明具有很多优点。最突出的优点是，通过创建一种利用刻蚀和现场干涉法对晶片进行平坦化的方法，晶片的制造可以更加一致，并且更加省时，从而导致更大的晶片产量和更低的晶片生产成本。该方法涉及使用多种刻蚀化学剂和刻蚀室条件，所以可以使用不用的刻蚀操作来进行凹槽刻蚀和平坦化刻蚀。此外，对于平坦化工艺(在一些实施例中为凹槽刻蚀)，使用了干涉法，所以可以在现场对抛光的精确终点进行监测。采用这种方式，可以在蚀刻设备中精确地进行刻蚀和平坦化处理，而不需要将晶片转移到CMP设备中。并且，与采用CMP通常所能达到的精度相比，可以更精确地进行平坦化处理。这导致了更加可控的平坦化处理，从而可以对于多次凹槽刻蚀使用单个硬掩膜，而不必担心该硬掩膜会被CMP处理去除掉。此外，由于不必将晶片从刻蚀设备中取出并且转移到用于平坦化的CMP设备，因此可以显著地减少晶片污染，并且明显增加晶片产量。因此，通过使用本发明的上述方法，可以提高晶片的产量和合格率。
通过以下的详细说明，结合以示例的方式解释本发明原理的附图，可以更清楚地理解本发明的其他方面和优点。
附图说明
通过以下详细说明并结合附图，可以容易地理解本发明。为便于说明，相同的标号表示相同的结构元件。
图1所示为根据本发明的一个实施例在晶片中刻蚀的沟槽的剖面图。
图2所示为根据本发明的一个实施例对沟槽的表面涂敷了介电层并且用多晶硅填充了该沟槽后的衬底的视图。
图3所示为根据本发明的一个实施例进行了平坦化刻蚀后的图2所示沟槽的视图。
图4所示为根据本发明的一个实施例当凹槽刻蚀结束后沟槽的示例性结构。
图5所示为根据本发明的一个实施例当图4中所示的结构衬垫了介电层并且填充了多晶硅后该沟槽的示例性结构。
图6所示为根据本发明的一个实施例当对凹槽-2结构进行了平坦化刻蚀之后该沟槽的示例性结构。
图7所示为根据本发明的一个实施例当凹槽-2刻蚀结束后该沟槽的示例性结构。
图8所示为根据本发明的一个实施例当图7所示沟槽结构衬垫了二氧化硅并且填充了多晶硅后该沟槽的示例性结构。
图9所示为根据本发明的一个实施例在凹槽-3刻蚀操作中该沟槽的结构。
图10所示为根据本发明的一个实施例当凹槽刻蚀3去除了部分多晶硅并且去除了硬掩膜后图9所示沟槽的结构。
图11所示为根据本发明的一个实施例，图10所示的三次凹槽刻蚀之后的沟槽，该沟槽中添加了介电层，并且沟槽之上覆盖了层间绝缘层(ILD)。
图12所示为根据本发明的一个实施例，在三层多晶硅中插入导线后的沟槽结构。
图13所示为根据本发明的一个实施例的干涉曲线，其中y轴表示两个光信号的强度，而x轴表示平坦化刻蚀的刻蚀时间。
具体实施方式
本发明公开了一种在凹槽刻蚀操作之间无需将晶片移出刻蚀设备而巧妙且精确地对晶片进行平坦化的方法。在以下说明中阐述了大量的具体细节，以提供对本发明的全面理解。然而，本领域的普通技术人员可以理解，可以在脱离一些或全部的这些具体细节的情况下实现本发明。在其他的实例中，没有对公知的处理操作进行详细说明，以避免使本发明不明显。
概括地讲，本发明致力于一种方法，由此可以结合现场干涉法利用刻蚀处理来有效地并且精确地在凹槽刻蚀操作之间对晶片进行平坦化而不需要将晶片从刻蚀设备中取出。通过利用这种方法，由于不必使用CMP设备从而可以更加精确并且有效地进行晶片处理操作。
图1显示了根据本发明的一个实施例在晶片的衬底106中所刻蚀出的沟槽100的剖面图。在图1中，已在衬底106中刻蚀出了沟槽100。在一个实施例中，衬底106为硅材料。通常，可以使用初始刻蚀操作108在衬底106中形成沟槽100。
应该理解：根据由晶片所制造的器件的技术规范，沟槽100可以为任意深度。在一个实施例中，沟槽100的深度从大约10,000A(埃)到大约20,000A，在一个优选实施例中，沟槽100的深度为大约15,000A。如本领域的技术人员所理解的，可以将本发明的方法应用于任何类型或规格的晶体管技术，例如0.10μ技术、0.13μ技术、0.18μ技术、0.25μ技术等。
为制造沟槽100，首先在衬底106上形成硬掩膜104。可以在硬掩膜104中制作沟槽的位置形成开口。可以采用任何合适的操作，例如光刻和刻蚀，来形成开口。例如，当采用光刻时，可以将光刻胶旋涂在硬掩膜104之上。然后，使用一具有显示开口位置的图案的中间掩膜(reticle)。然后通过该中间掩膜投射光，之后去除光刻胶的暴露区域。
然后将光刻胶的暴露区域所显示的硬掩膜104的部分向下刻蚀到衬底106。然后可以去除该光刻胶，并且可以利用初始刻蚀操作108来刻蚀衬底106由硬掩膜104中的开口所暴露的部分。应该理解：初始刻蚀操作108可以是任何类型的刻蚀操作，其选择性地刻蚀硅，但基本不会刻蚀硬掩膜104。在一个实施例中，对衬底106的初始刻蚀操作108可以是以下结合图3所述的凹槽刻蚀130-1。
硬掩膜104覆盖衬底106的不期望有沟槽的区域。通过这种方式，可以在衬底106上选择性地形成多个沟槽。尽管硬掩膜104可以采用任意类型的材料，但是在一个实施例中，使用了氮化硅材料。在一个实施例中，硬掩膜104的厚度为大约10,000A至大约2,000A，并且在一个优选实施例中，硬掩膜104的厚度为大约1,500A。
图2显示了根据本发明的一个实施例，当将介电层120涂敷于沟槽100的表面并且利用多晶硅122-1填充沟槽100后，衬底106的视图。应该理解，尽管在本文所包括的示例性实施例中采用了多晶硅材料，但是可以采用其他任何种类的导电材料来代替多晶硅。介电层120可以是任意种类的具有相对低的介电常数的氧化物层。在一个实施例中，介电层120为二氧化硅层，并且其厚度介于大约50A到大约100A之间。
只要基本上不损害晶片处理的精度和速度，多晶硅122-1可以以任意厚度在硬掩膜104上填充并覆盖沟槽100。在一个实施例中，硬掩膜上的多晶硅122-1的厚度可以介于大约1000A到大约5000A之间。由于衬底106的形貌差，涂敷了过量的多晶硅122-1以确保一致填充。在此实施例中，使用了平坦化刻蚀124-1来使多晶硅122-1平坦化到如线132所示的硬掩膜104以上的高度。
在一个实施例中，该平坦化刻蚀124-1为离子辅助刻蚀，并且使用了如表A所示的化学剂和刻蚀设备条件。
实现IEP刻蚀终点检测的示例性平坦化刻蚀化学剂 表A第一备选化学剂Cl2/He/SF6
范围 最大功率(瓦) 最小功率(瓦)  流量(sccm)  压力(毫托)  温度(C)
 Cl2  He  SF6
范围 300至1200 30至300  20至200  20至500  2至50  3至20  -10至80
优选 1000 66  100  100  10  5  30
在平坦化刻蚀124-1的一个实施例中，刻蚀室中的最大功率的范围为大约300瓦至大约1200瓦，在一个优选实施例中，最大功率为大约1000瓦。在一个实施例中，刻蚀室的最小功率的范围为从大约30瓦到大约300瓦，其中优选的实施例采用大约66瓦。对于刻蚀室中所使用的化学剂的流量，Cl2和He具有大约20sccm至大约200sccm的流量，其中最优选的流量为大约100sccm。SF6具有大约2sccm到大约50sccm的流量，在一优选的实施例中，SF6具有大约10sccm的流量。在一个实施例中，刻蚀室中的压力从大约3毫托至20毫托，在一优选的实施例中，压力为大约5毫托。在一个实施例中，刻蚀室中的温度为从大约-10C(摄氏度)至大约80C，而在一个优选实施例中，温度为大约30C。
应该注意的是，可以使用其他的化学剂来代替在图A中所示的实施例中的示例性化学剂。例如，诸如Ar等的任意惰性气体可以代替He。在另一实施例中，诸如NF3、CF4、CHF3等的任何含氟化合物可以代替SF6。在又一实施例中，诸如HBr和HCl等的其他化学剂可以代替Cl2。
同干涉法一起使用平坦化刻蚀124-1，以对硬掩膜104上有多少多晶硅122-1被平坦化进行现场监测。应该理解：只要可以精确地对平坦化进行监测，可以使用任意类型的干涉法来监测刻蚀处理。在一个实施例中，如参照图13所详细论述的，利用干涉终点(IEP)检测，使用具有不同波长的两个光信号来确定何时平坦化刻蚀124-1从衬底106的表面去除了足够的多晶硅122-1，以实现基本平坦的表面。在一个实施例中，平坦刻蚀124-1只平坦足够的多晶硅122-1，从而使硬掩膜104和介电层120未被触及。在此实施例中，在完成平坦化刻蚀124-1后在硬掩膜104和介电层120之上保留了厚度为大约10A到大约300A的多晶硅122-1。在一优选的实施例中，在平坦化刻蚀124-1之后，在硬掩膜104和介电层120之上保留了介于大约50A至大约200A的多晶硅122-1。
图3显示了根据本发明的一个实施例在进行了平坦化刻蚀124-1之后图2所示沟槽100的情况。在此时，可以使用凹槽刻蚀130-1(在一个实施例中为离子辅助刻蚀)来部分地刻蚀沟槽100中的多晶硅122-1。表B显示了限定凹槽刻蚀130-1的一个示例的化学剂条件和刻蚀设备条件的一个实施例。
示例性刻蚀化学剂     表B第二化学剂Ar/SF6
范围 最大功率(瓦) 最小功率(瓦) 流量(sccm) 压力(毫托) 温度(C)
Ar SF6
范围 130至500 0至30 0至300 10至100 5至20  10至60
优选 175  0 200  15  10  30
如表B中所示，在一个实施例中使用了Ar/SF6。应该理解：诸如氦等的任何惰性气体可以用来代替Ar。诸如CF4等的任何含氟化合物可以代替SF6。在此实施例中，最大功率的范围为大约130瓦至300瓦，在一个优选实施例中，最大功率为大约175瓦。在一个实施例中，最小功率介于从大约0瓦到大约30瓦。在一个实施例中，Ar的流量可为介于大约0至300sccm之间。Ar的优选流量为大约200sccm。在一个实施例中，SF6的流量为介于大约10sccm至100sccm之间。SF6的优选流量为15sccm。气体(即Ar/SF6)压力为大约5至20毫托，优选的压力为大约10毫托。气体的优选温度为从大约10至大约60C，并且最优选的温度为大约30C。通过使用表1中的“处方”中的实施例，可以控制衬底106中的多晶硅122-1的选择性刻蚀，从而可以进行恰好的凹槽刻蚀。在一个实施例中，可以通过变化刻蚀的时间(即定时刻蚀)来改变刻蚀量。在另一实施例中，可以使用干涉法(如参照图13所述)。另外，凹槽刻蚀130-1为选择性的，这样在凹槽刻蚀130-1处理中，硬掩膜104基本上不会被触及，即使有些损失也很小。在一个实施例中，表A的用于凹槽刻蚀130-1的处方去除了少于200A的硬掩膜104。
图4显示了根据本发明的一个实施例，凹槽刻蚀130-1完成之后沟槽100的示例性结构。在此实施例中，第一凹槽刻蚀(也称为凹槽-1刻蚀)使沟槽100的一部分仍填充有多晶硅122-1。应该理解：根据多晶硅122-1所形成的层的预期厚度，凹槽-1刻蚀可以在沟槽100中留下任意量的多晶硅122-1。
图5显示了根据本发明的一个实施例，在图4所示结构衬上了介电层并填充了多晶硅122-2后，沟槽100的示例性结构。在一个实施例中，使用平坦化刻蚀124-2来将多晶硅122-2的上表面平坦化，恰好到覆盖硬掩膜104的介电层120上。该平坦化刻蚀124-2可以使用诸如参照图2中所讨论的化学剂和刻蚀设备条件。此外，可以利用如参照图13所述的干涉法来精确地平坦化多晶硅122-2。在平坦化刻蚀124-2之后，介电层120和硬掩膜104之上的多晶硅122-2的厚度可以介于50到200A之间。
图6显示了根据本发明的一个实施例，在对凹槽-2结构进行了平坦化刻蚀124-2之后，沟槽100的示例性结构。当对图5所示的结构完成平坦化刻蚀124-2之后，可以使用凹槽刻蚀130-2来进行凹槽-2刻蚀。该凹槽-2刻蚀为在沟槽100内限定第二多晶硅结构的第二凹槽刻蚀。在此实施例中，可以使用在如参照图3所述的凹槽刻蚀中所使用的化学剂和刻蚀室状况来进行凹槽-2刻蚀。可以结合如参照图13所述的干涉法来进行凹槽-2刻蚀，以将沟槽100中的多晶硅122-2向下去除到一定深度。应该理解：根据多晶硅122-2的预期厚度，凹槽-2刻蚀可以向下刻蚀到多晶硅122-2的任意深度。
图7显示了根据本发明的一个实施例，完成凹槽-2刻蚀之后沟槽100的示例性结构。已经通过选择性刻蚀，如凹槽刻蚀130-2，对多晶硅122-2进行了刻蚀。
图8显示了根据本发明的一个实施例，在图7所示沟槽结构衬上了二氧化硅120并且填充了多晶硅122-3后，沟槽100的示例性结构。在此实施例中，使用了参照图2所述的化学剂和刻蚀设备条件的平坦化刻蚀124-3。因此使多晶硅122-3平坦化，从而在硬掩膜104之上保留了一个多晶硅122-3的薄层。同样，硬掩膜104未被触及，并且利用如结合图13的更详细说明的干涉法终点检测来终止该平坦化刻蚀124-3。在一个实施例中，硬掩膜104之上的介电层120和多晶硅122-3的厚度如参照图3和5中的多晶硅122-1和122-2所述。因此，由于不必采用CMP，并且在平坦化刻蚀124-3中，在将硬掩膜104和介电层120之上的所有多晶硅去除之前终止平坦化刻蚀124-3，所以经过多次凹槽刻蚀硬掩膜104仍保持未被触及。在一个实施例中，在所有三次凹槽刻蚀后硬掩膜104保留大约500A的厚度。
图9显示了根据本发明的一个实施例在凹槽-3刻蚀操作中沟槽100的结构。在此实施例中，在第三凹槽刻蚀操作(即凹槽刻蚀3)中进行凹槽刻蚀130-3。在一个实施例中，利用如结合图3在表B中所述的化学剂和刻蚀设备条件进行凹槽刻蚀130-3。在凹槽-1、凹槽-2以及凹槽-3刻蚀中可以利用本发明的凹槽刻蚀(即凹槽刻蚀130-1、130-2以及130-3)，来产生任意类型的多晶硅122-1、122-2以及122-3的厚度，例如，所有的多晶硅122-1、122-2以及122-3具有相同的厚度，或者多晶硅122-1、122-2以及122-3中的一个或者两个的厚度大于其他层的厚度。在一个实施例中，可以配合干涉终点(IEP)检测来使用凹槽刻蚀130-3，以产生相对于多晶硅122-1和122-2的刻蚀而言更少量的多晶硅122-3刻蚀。在一个实施例中，对多晶硅122-3进行刻蚀，直到多晶硅122-3的顶面处于硬掩膜104的底面以下大约300A处。
图10显示了根据本发明的一个实施例，在凹槽刻蚀-3去除了一部分多晶硅122-3，并且去除了硬掩膜104之后，图9所示沟槽100的结构。在此实施例中，在衬底106的上表面和多晶硅122-3的上表面之间留有一间隔280。应该理解：根据所期望的沟槽结构，该间隔280可以为任意的尺寸。在一个实施例中，间隔280的深度为大约100A至大约800A。在一个优选实施例中，间隔280的深度为大约300A。此外，可以利用任何合适的硬掩膜去除剂(例如HF溶液)来去除硬掩膜104。
图11显示了根据本发明的一个实施例，图10所示的经过三次凹槽刻蚀的沟槽100在向沟槽100中添加介电层120并且覆盖层间绝缘层(ILD)后的结构。在此实施例中，例如可以利用诸如二氧化硅的电介质来填充如图10中所示的沟槽结构中的多晶硅122-3之上的间隔280。在填充后，可以利用层间绝缘层(ILD)290来覆盖沟槽100。例如，ILD 290可以是诸如二氧化硅、氮化硅等的任意具有低介电常数的材料。
在一个实施例中，多晶硅122-1、122-2以及122-3分别具有由T292、T294以及T296所表示的厚度。在此实施例中，T292的厚度可以介于大约10000A至大约100000A之间，T294的厚度可以介于大约2000A至大约10000A之间，T296的厚度可以介于大约300A至大约2000A之间。
图12显示了根据本发明的一个实施例，将导线342、344以及346插入三层多晶硅之中的沟槽100’的结构。在此实施例中，多晶硅122-1、122-2以及122-3可以充当电容器的极板(或极层)。可以将如沟槽100’所示类型的具有由介电层分隔的多层多晶硅的结构用于各种目的，例如，将该多层多晶硅电容器用作DRAM或者eDRAM(嵌入式DRAM)中的存储节点。
图13显示了根据本发明的一个实施例的干涉曲线400，其中y轴表示两个光信号的强度而x轴表示在平坦化刻蚀124-1、124-2以及124-3过程中的刻蚀时间。如参照图2、5和8所述，使用干涉终点检测(IEP)来确定平坦化刻蚀124-1、124-2以及124-3的停止点。IEP使用具有特定波长的光子束，在该特定波长下被平坦化的材料是半透明的。将该光子束施加到该材料上，并且一部分光子束由材料的上表面反射，而一部分光子束由材料的下表面反射。可以利用能检测到所使用的波长的任何类型的光检测器来检测所反射的光子束部分。光子束的反射部分根据方程2d＝N(λ/n)而彼此进行光学干涉，其中λ为光子束的波长，而d为材料的厚度，n是材料的折射率。当在界面(即材料的上表面和底面)处不发生相位反转时，N的整数值产生强度最大值，并且N的半值产生强度最小值。如果在一个界面上发生了相位反转，则N的整数值产生强度最小值而N的半整数值产生强度最大值。当材料的厚度接近0时，正弦曲线以不规则的方式波动。可以通过公式1/2(λ/n)来识别相邻最大值之间的差值和相邻最小值之间的差值。因此，通过观测该强度曲线，可以计算出所去除的材料量。此外，通过利用上述方法，使用多个光束并且监测多个正弦曲线和相关的材料刻蚀量，可以得到更精确的材料刻蚀量。
因此，通过使用具有不同波长的两个光束，可以产生表示多个反射光信号的正弦曲线的图，例如干涉曲线400。曲线400表示随刻蚀时间的增加而波动的两个不同的光信号402和404。应该理解，光信号402和404可以是能够实现终点检测的精确测量的任何波长。此外，可以使用任何数目的波长来进行终点检测。在一个实施例中，光信号402和404分别为500nm和800nm。随着刻蚀的继续，曲线400将显示两个光信号的波峰和波谷。如上所述，知道了在波峰和波谷处进行了多少刻蚀，可以监测该光信号的波动来确定何时去除了所期望的多晶硅量。因此，可以在恰好将所有的多晶硅层都去除的点(诸如线406所示)处停止平坦化刻蚀124。当刻蚀时间超过线406时，光信号402和404的正弦特性变得不规则，这表示要刻蚀的所有材料都以被去除，并且去除处理正进入下一层。因此，通过配合IEP一起使用用于凹槽刻蚀和平坦化刻蚀的不同化学剂，可以进行精确的终点检测而不必使用CMP设备。
以上根据几个优选实施例对本发明进行了说明，应该注意，本领域的技术人员在阅读以上的说明并研究附图之后将会认识到本发明的各种变化、增添、替换和等同。因此，本发明涵盖所有这些落入本发明实质范围内的变化、增添、替换和等同。

Claims (24)

1.一种在衬底中进行凹槽刻蚀操作的方法，包括：
a)在衬底上形成硬掩膜；
b)利用该硬掩膜在衬底中刻蚀出沟槽；
c)在该硬掩膜上和该沟槽中形成介电层，该介电层构造为衬垫该沟槽；
d)将导电材料涂敷在介电层上，使得该导电材料覆盖该硬掩膜并填充该沟槽；
e)对该导电材料进行刻蚀，以使导电材料平坦，该导电材料的刻蚀设置为，在即将从覆盖硬掩膜的介电层上去除所有的导电材料之前触发终点；并且
f)对该导电材料进行凹槽刻蚀，以去除覆盖硬掩膜的介电层上的导电材料，并且从沟槽中去除至少一部分导电材料。
2.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，还包括：
重复操作(c)至(f)一次或者多次，以在沟槽内形成多层导电材料。
3.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，其中利用干涉监测法触发所述终点。
4.根据权利要求3所述的在衬底中进行凹槽刻蚀操作的方法，其中通过对所述导电材料的刻蚀进行干涉监测来保护所述硬掩膜。
5.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，其中在刻蚀室中进行所述平坦化和凹槽刻蚀，从而增加了晶片产品的产量。
6.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，其中所述导电材料的刻蚀使用包括Cl2、He和SF6的第一化学剂。
7.根据权利要求6所述的在衬底中进行凹槽刻蚀操作的方法，其中所述Cl2的流量介于20sccm和200sccm之间，He的流量介于20sccm和500sccm之间，而SF6的流量介于2sccm和50sccm之间。
8.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，其中所述凹槽刻蚀使用包括Ar和SF6的第二化学剂。
9.根据权利要求8所述的在衬底中进行凹槽刻蚀操作的方法，其中Ar的流量介于0sccm和300sccm之间，SF6的流量介于10sccm和100sccm之间。
10.根据权利要求1所述的在衬底中进行凹槽刻蚀操作的方法，其中所述凹槽刻蚀与干涉终点(IEP)检测和定时刻蚀中的一种配合使用，以监测导电材料的去除。
11.一种在衬底中进行凹槽刻蚀操作的方法，包括
a)在衬底上形成硬掩膜；
b)利用该硬掩膜在衬底中刻蚀出沟槽；
c)在硬掩膜上和沟槽中形成介电层，该介电层构造为衬垫该沟槽；
d)在介电层上涂敷导电材料，使得该导电材料覆盖所述硬掩膜并填充所述沟槽；
e)利用第一化学剂刻蚀该导电材料，以使该导电材料平坦，该导电材料的刻蚀设置为在即将从覆盖硬掩膜的介电层上去除所有的导电材料之前触发终点，利用干涉监测法来触发该终点；
f)利用第二化学剂以及干涉监测法和定时刻蚀中的一种对该导电材料进行凹槽刻蚀，以去除覆盖硬掩膜的介电层上的导电材料，并且从沟槽中去除至少一部分导电材料；以及
g)重复操作(c)至(f)一次或者多次，以在沟槽内形成多层导电材料。
12.根据权利要求11所述的在衬底中进行凹槽刻蚀操作的方法，其中通过对所述导电材料的刻蚀进行干涉监测而保护所述硬掩膜。
13.根据权利要求11所述的在衬底中进行凹槽刻蚀操作的方法，其中在刻蚀室中进行所述平坦化和凹槽刻蚀，从而增加了晶片产品的产量。
14.根据权利要求11所述的在衬底中进行凹槽刻蚀操作的方法，其中所述第一化学剂包括Cl2、He和SF6。
15.根据权利要求14所述的在衬底中进行凹槽刻蚀操作的方法，其中Cl2的流量介于20sccm和200sccm之间，He的流量介于20sccm和500sccm之间，SF6的流量介于2sccm和50sccm之间。
16.根据权利要求16所述的在衬底中进行凹槽刻蚀操作的方法，其中所述第二化学剂包括Ar和SF6。
17.根据权利要求16所述的在衬底中进行凹槽刻蚀操作的方法，其中Ar的流量介于0sccm和300sccm之间，SF6的流量介于10sccm和100sccm之间。
18.一种在衬底中进行凹槽刻蚀操作的方法，包括：
a)在衬底上形成硬掩膜；
b)利用该硬掩膜在衬底中刻蚀出沟槽；
c)在该硬掩膜上和该沟槽内形成二氧化硅层，该二氧化硅层构造为衬垫该沟槽；
d)在该介电层上涂敷多晶硅材料，使得该多晶硅材料覆盖该硬掩膜并填充该沟槽；
e)对该多晶硅材料进行刻蚀，以使该多晶硅材料平坦，该多晶硅材料的刻蚀被设置为：即将从覆盖硬掩膜的二氧化硅层上去除所有的多晶硅材料之前触发终点，利用干涉监测法来触发该终点，该多晶硅材料的刻蚀使用了包括Cl2、He以及SF6的第一化学剂；以及
f)利用干涉监测法和定时刻蚀中的一种对该多晶硅材料进行凹槽刻蚀，以去除覆盖硬掩膜的二氧化硅层上的多晶硅材料，并且从沟槽中去除至少一部分多晶硅材料，该凹槽刻蚀使用了包括Cl2、He以及SF6的第二化学剂。
19.  根据权利要求18所述的在衬底中进行凹槽刻蚀操作的方法，其中Cl2的流量为100sccm，He的流量为100sccm，SF6的流量为10sccm。
20.根据权利要求19所述的在衬底中进行凹槽刻蚀操作的方法，其中Ar的流量为200sccm，SF6的流量为15sccm。
21.根据权利要求18所述的在衬底中进行凹槽刻蚀操作的方法，其中所述平坦化刻蚀在刻蚀室中进行，该刻蚀室使用的最大功率介于800瓦至1200瓦之间，最小功率介于40瓦至100瓦之间，气压介于3毫托至10毫托之间，温度介于10C和60C之间。
22.根据权利要求18所述的在衬底中进行凹槽刻蚀操作的方法，其中所述平坦化刻蚀在刻蚀室中进行，该刻蚀室使用的最大功率为1000瓦，最小功率为66瓦，气压为5毫托，温度为30C。
23.根据权利要求18所述的在衬底中进行凹槽刻蚀操作的方法，其中所述干涉监测法包括使用具有第一波长的第一光信号和具有第二波长的第二光信号，所述第一波长不同于所述第二波长。
24.根据权利要求18所述的在衬底中进行凹槽刻蚀操作的方法，还包括：
重复操作(c)至(f)一次或者多次，以在沟槽内形成多层导电材料。
CNB028218361A 2001-10-31 2002-10-30 在衬底中进行凹槽刻蚀操作的方法 Expired - Fee Related CN1328776C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/002,676 2001-10-31
US10/002,676 US7204934B1 (en) 2001-10-31 2001-10-31 Method for planarization etch with in-situ monitoring by interferometry prior to recess etch

Publications (2)

Publication Number Publication Date
CN1582490A CN1582490A (zh) 2005-02-16
CN1328776C true CN1328776C (zh) 2007-07-25

Family

ID=21701926

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028218361A Expired - Fee Related CN1328776C (zh) 2001-10-31 2002-10-30 在衬底中进行凹槽刻蚀操作的方法

Country Status (7)

Country Link
US (1) US7204934B1 (zh)
EP (1) EP1440466A2 (zh)
JP (1) JP4792200B2 (zh)
KR (1) KR100965442B1 (zh)
CN (1) CN1328776C (zh)
TW (1) TW569367B (zh)
WO (1) WO2003038890A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003267260A1 (en) * 2002-09-17 2004-04-08 Shielding For Electronics Equipment and methods for producing continuous metallized thermoformable emi shielding material
TW200634983A (en) * 2005-03-18 2006-10-01 United Microelectronics Corp Method of forming a plug
KR100672721B1 (ko) * 2005-12-29 2007-01-22 동부일렉트로닉스 주식회사 플래쉬 메모리의 제조방법
JP4754380B2 (ja) * 2006-03-27 2011-08-24 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、記憶媒体及びプラズマ処理装置
CN101634880A (zh) * 2008-07-23 2010-01-27 鸿富锦精密工业（深圳）有限公司 电磁干扰挡片制造方法
US8778204B2 (en) * 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US8629063B2 (en) * 2011-06-08 2014-01-14 International Business Machines Corporation Forming features on a substrate having varying feature densities
CN103094087B (zh) * 2011-11-01 2015-08-19 上海华虹宏力半导体制造有限公司 刻蚀沟槽多晶硅栅的方法
CN105428299B (zh) * 2014-08-22 2019-01-11 中芯国际集成电路制造(上海)有限公司 一种深槽隔离结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284665B1 (en) * 1998-08-31 2001-09-04 Applied Materials, Inc. Method for controlling the shape of the etch front in the etching of polysilicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01126513A (ja) * 1987-11-11 1989-05-18 Honda Motor Co Ltd 空気流量計
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5926722A (en) 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
US6232233B1 (en) 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6136712A (en) 1998-09-30 2000-10-24 Lam Research Corporation Method and apparatus for improving accuracy of plasma etching process
EP1126513A1 (en) 2000-02-16 2001-08-22 Semiconductor 300 GmbH & Co. KG Process for planarization and recess etching of polysilicon in an overfilled trench
US6635573B2 (en) * 2001-10-29 2003-10-21 Applied Materials, Inc Method of detecting an endpoint during etching of a material within a recess

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284665B1 (en) * 1998-08-31 2001-09-04 Applied Materials, Inc. Method for controlling the shape of the etch front in the etching of polysilicon

Also Published As

Publication number Publication date
KR20050042049A (ko) 2005-05-04
US7204934B1 (en) 2007-04-17
CN1582490A (zh) 2005-02-16
WO2003038890A2 (en) 2003-05-08
JP4792200B2 (ja) 2011-10-12
TW569367B (en) 2004-01-01
KR100965442B1 (ko) 2010-06-24
EP1440466A2 (en) 2004-07-28
JP2005508091A (ja) 2005-03-24
WO2003038890A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US5705435A (en) Chemical-mechanical polishing (CMP) apparatus
US6080636A (en) Photolitography alignment mark manufacuturing process in tungsten CMP metallization
US6004862A (en) Core array and periphery isolation technique
US5494857A (en) Chemical mechanical planarization of shallow trenches in semiconductor substrates
EP0545263B1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US5510652A (en) Polishstop planarization structure
US20020065023A1 (en) Multilayered CMP stop for flat planarization
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
CN1328776C (zh) 在衬底中进行凹槽刻蚀操作的方法
US6391781B1 (en) Method of making a semiconductor device
US6465897B1 (en) Method for photo alignment after CMP planarization
US6214699B1 (en) Method for forming an isolation structure in a substrate
US5834375A (en) Chemical-mechanical polishing planarization monitor
US5925575A (en) Dry etching endpoint procedure to protect against photolithographic misalignments
US6403385B1 (en) Method of inspecting a semiconductor wafer for defects
KR100726746B1 (ko) 반도체 장치의 제조 방법
US6180489B1 (en) Formation of finely controlled shallow trench isolation for ULSI process
US6503848B1 (en) Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window
KR0165353B1 (ko) 반도체 장치의 얼라인 키 패턴 형성방법
US20030143850A1 (en) Method for controlling and monitoring a chemical mechanical polishing process
Boyd et al. Near‐Global Planarization of Oxide‐Filled Shallow Trenches Using Chemical Mechanical Polishing
US20040106283A1 (en) Comparison of chemical-mechanical polishing processes
US7670902B2 (en) Method and structure for landing polysilicon contact
KR100342392B1 (ko) 반도체 소자의 게이트 형성 방법
KR100338937B1 (ko) 반도체 장치의 분리구조 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070725

Termination date: 20181030