JP2007335557A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】成膜中の膜厚またはエッチング中のエッチング深さを測定する。
【解決手段】半導体ウエハ１の第１表面およびリファレンスミラー１３からのそれぞれの反射波１７ｃ、１７ｄによって第１干渉波を検出する。次いで、半導体ウエハ１の第１表面をエッチングすることによって、第１表面から第２表面へ変形する。次いで、半導体ウエハ１の第２表面およびリファレンスミラー１３からのそれぞれの反射波１７ｃ、１７ｄによって第２干渉波を検出する。次いで、第１干渉波と第２干渉波との位相差を電圧値に変換して、リファレンスミラー１３が固定された圧電素子１５にその電圧値を印加して、圧電素子１５を変位させると共にリファレンスミラー１３を移動する。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、成膜またはエッチング工程を備えた半導体装置の製造に適用して有効な技術に関するものである。

半導体装置の素子分離およびウエル分離として、ＬＯＣＯＳ（Local Oxidation of Silicon）法およびＳＴＩ（Shallow Trench Isolation）法が用いられている。ＬＯＣＯＳ法は、耐酸化マスクから露出する半導体基板表面を熱酸化してフィールド絶縁膜を形成する工程により形成される。一方、ＳＴＩ法は、半導体基板に溝（ＳＴＩ溝）をエッチングにより形成し、この溝内に例えばＣＶＤ（Chemical Vapor Deposition）法で形成した酸化シリコンを埋め込む工程により形成される。

しかしながら、半導体装置の微細化の要求に対し、ＬＯＣＯＳ法ではバーズビークあるいはバーズヘッドが発生するため高集積度化には適しておらず、設計寸法からの寸法変換差が少なく、原理的に微細化に適しているＳＴＩ法が用いられるのが一般的である。

特許文献１には、ＳＴＩ法を用いた素子分離工程において、ＣＭＰ（Chemical Mechanical Polishing）後の素子領域上のストッパ膜ばらつきが素子領域上に形成された第１のストッパ膜と素子分離領域上に形成された第２のストッパ膜との標高差に依存することに着目して標高差目標値を満足する溝埋め込み膜厚を、エッチング溝（ＳＴＩ溝）の深さから算出する技術が開示されている。
特開２００６−１００２９９号公報

半導体装置を製造する場合、例えば、半導体ウエハ（半導体基板）の主面（素子形成面）上にＣＶＤ法を用いた半導体膜、絶縁膜などが形成され、それら半導体膜、絶縁膜などをパターニングするためにフォトリソグラフィ技術およびエッチング技術が用いられる。エッチングのエンドポイント検知（EPD：End Point Detect）には、例えば、エッチング対象である半導体膜や絶縁膜などをプラズマ発光のモニタにより行う場合、ファブリペロ干渉計を用いた膜厚モニタにより行う場合などがある。

例えば、下地を絶縁膜とし、その絶縁膜上に形成されたポリシリコン膜（半導体膜）をパターニングする場合、プラズマ発光のモニタによるエンドポイント検知は、シリコンの発光の有無を観測し、発光が検出できなくなったとき、すなわちポリシリコン膜が無くなったときにエッチングを終了するものである。このため、ポリシリコン膜の膜厚が厚い場合には膜が抜けた時点（パターニングが終了した時点）となるエンドポイント検知が容易であるが、膜厚が薄い場合や、部分的に膜厚を残すような部分的エッチング（Partial Etching）の場合には適していない。

また、例えば、下地を絶縁膜とし、その絶縁膜上に形成されたポリシリコン膜をパターニングする場合、ファブリペロ干渉計を用いた膜厚モニタによるエンドポイント検知は、ポリシリコン膜の膜厚を測定し、ポリシリコン膜が完全に除去されたとき、すなわち絶縁膜が露出したときにエッチングを終了するものである。このファブリペロ干渉計による膜厚モニタは、例えば、図８に示すように半導体ウエハ１０１上に絶縁膜１０２を介して形成されたポリシリコン膜１０３においては、ポリシリコン膜１０３の表面から反射される反射波１０４と絶縁膜１０２の表面から反射される反射波１０５の位相差１０６を元に測定するものである。このため、ポリシリコン膜１０３の屈折率、反射率、透過率、吸収率、および表面粗さ、並びに下地である絶縁膜１０２の表面粗さ、および反射率などの影響を受けやすく正確な膜厚の測定は困難である。また、ファブリペロ干渉計を用いた膜厚モニタによる金属膜の膜厚測定において、金属膜は光透過率が低いため、測定が困難となる。

例えば、ＳＴＩ溝を形成するために半導体ウエハ（半導体基板）を直接エッチングするような下地がない場合、エッチングのエンドポイント検知に用いられるプラズマ発光のモニタでは、判別点が見出せず、プラズマ発光のモニタによるエッチング深さを測定することは不可能である。また、ファブリペロ干渉計を用いた膜厚モニタであっても、反射波による位相差を元にエッチング深さを測定することは困難である。したがって、これらプラズマ発光のモニタおよびファブリペロ干渉計を用いた膜厚モニタは、上記特許文献１のようにエッチング溝の深さから処理を行う場合において適用することができない。

ここで、膜厚測定にファブリペロ干渉計を用いた場合について説明する。図９に示すように、それぞれ位相がずれている２つの反射波から形成される干渉波は、成膜または膜のエッチング時に処理時間と共に反射波の位相が変化するため、干渉波の光強度は変化する。

例えば、図９に示したように半導体ウエハ１０１上に絶縁膜１０２介してポリシリコン膜１０３を成膜しながら、膜厚を測定する場合、処理時間と共に、反射波１０４、１０５の位相が変化するため、図９に示すように処理時間によって反射波１０４と反射波１０５の干渉波１０７の光強度が変化する。このため、成膜中のポリシリコン膜１０３は、その反射率、屈折率、吸収率が一定でないため、干渉波１０７の光強度のモニタだけでは、任意の時点での膜厚測定を行うことができない。

なお、光源の周期に対する膜厚は一定であるため、干渉波１０７の山（Peak）／谷（Valley）でのエッチング深さの測定はでき、４００ｎｍから８００ｎｍの波長の光源１１１を用いた場合、７０ｎｍから１００ｎｍ程度まで測定できるが、ポリシリコン膜１０３がより薄膜化した場合、膜厚を測定することは困難である。すなわち、ポリシリコン膜１０３の裏面（絶縁膜１０２）からの反射光を参照して位相差を検知するが、位相差が３６０度ずれたら１つの傾向（山あるいは谷）が見られるため、薄膜の場合はその傾向を検知しにくい。厚膜の場合、少なくとも１つのピークを検出できるが、エッチングが進行するに従って薄膜となった場合、干渉波１０７のピークが不明となり、薄膜の場合は判定できなくなってしまう。

ところで、マイケルソン干渉計は、ＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）や表面粗さ計に用いられている。例えば、このマイケルソン干渉計を用いたＡＦＭのＳＴＩ溝の深さ測定について説明する。

図１０に示すように、マイケルソン干渉計は、光源１１１と、分光器１１２と、リファレンスミラー１１３と、検出器１１４とを含んで構成され、これらは処理室（図示しない）内に固定されている。また、ＡＦＭでは、片持ちレバー（Cantilever）１１５を用いて、その先端に針１１６を付け、半導体ウエハ１０１の表面と針との距離を数Åまで近づけることによって働く原子間力を検出するものである。

光源１１１から発せられた入射波１１７は、分光器１１２によって第１の入射波１１７ａと第２の入射波１１７ｂとに分割される。その第１の入射波１１７ａが片持ちレバー１１５の針１１６が設けられた面と反対の面に入射し、反射波１１７ｃが生じる。また、第２の入射波１１７ｂがリファレンスミラー１１３の表面に入射し、反射波１１７ｄが生じる。この反射波１１７ｃと反射波１１７ｄとの位相差によって干渉波の光強度が変動するため、検出器１１４から検出される光強度をモニタし、半導体ウエハ１０１の段差、例えばＳＴＩ溝１０９の深さを測定できる。

しかしながら、エッチングしながら、ＳＴＩ溝１０９の深さ（エッチング深さ）を測定するに際し、エッチング処理が行われる処理室は、例えば真空状態を保つために用いられる真空ポンプなどの他の機器によって振動してしまう。このためエッチング処置中においては、処理室内で固定されたステージ上に設置された半導体ウエハ１０１も振動してしまい、図１０に示したようなマイケルソン干渉計ではＳＴＩ溝１０９の深さ測定が困難である。さらに、エッチング処理中においては、半導体ウエハ１０１の表面上を片持ちレバー１１５を走査してＳＴＩ溝１０９の深さを測定することはより困難となってしまう。同様に、マイケルソン干渉計を用いて成膜しながらの膜厚を測定することも困難となってしまう。

本発明の目的は、成膜中の膜厚またはエッチング中のエッチング深さを測定することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、光源、分光器、リファレンスミラー、圧電素子およびフィードバック回路を備えた干渉計を用いる。まず、前記干渉計を用いて、前記被対象物である半導体基板の第１表面および前記リファレンスミラーからのそれぞれの反射波によって第１干渉波を検出する。次いで、前記半導体基板の第１表面を処理することによって、前記第１表面から第２表面へ変形する。次いで、前記干渉計を用いて、前記半導体基板の前記第２表面および前記リファレンスミラーからのそれぞれの反射波によって第２干渉波を検出する。次いで、前記第１干渉波と前記第２干渉波との位相差を電圧値に変換する。次いで、前記フィードバック回路を介して前記リファレンスミラーが固定された前記圧電素子に前記電圧値を印加して、前記圧電素子を変位させると共に前記リファレンスミラーを移動する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、成膜中の膜厚またはエッチング中のエッチング深さを測定することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本発明の実施の形態１では、半導体装置の素子分離およびウエル分離としてＳＴＩを形成する場合について図１〜図６を参照して説明する。図１〜図５は、製造工程中の半導体装置を模式的に示す断面図であり、図６は、干渉計を用いてＳＴＩ溝の深さを測定するための構成図である。

まず、図１に示すように、半導体ウエハ（半導体基板）１の主面上に酸化シリコン膜２ａおよび窒化シリコン膜２ｂからなる保護膜２を形成する。次いで、この保護膜２上に形成されたフォトレジスト膜３を用いて保護膜２をパターニングする。これにより、ＳＴＩ溝が形成される領域の半導体基板１の表面が露出することとなる。

続いて、図２に示すように、半導体基板１に所定の深さのＳＴＩ溝４を形成する。このＳＴＩ溝４は、露出している半導体基板１をエッチングすることによって形成される。

ここで、ＳＴＩ溝４の所定の深さ（エッチング深さ）は、エッチングしながら図６に示すような干渉計１０によって測定される。この干渉計１０は、光源１１、分光器１２、リファレンスミラー１３および検出器１４を含んで構成され、さらに処理室内に固定された圧電素子１５および検出器１４と圧電素子１５との間に設けられたフィードバック回路１６を有する。例えば、光源１１はタングステンランプ、検出器１４はＣＣＤ（Charge Coupled Device）、圧電素子１５はピエゾ素子である。

この干渉計１０は、光源１１からの入射波を分光器１２によって２分割し、一方を被対象物である半導体基板１の表面、他方をリファレンスミラー１３に照射し、発生したそれぞれの反射波からの干渉波を測定するマイケルソン干渉計の原理を利用したものである。しかしながら、図１０を参照して説明したように、エッチングしながらＳＴＩ溝１０９の深さを測定する場合、エッチング処理が行われる処理室は、例えば真空状態を保つために用いられる真空ポンプなどの他の機器によって振動してしまい、エッチング中においては、ＳＴＩ溝１０９の測定が困難であった。そこで、本発明においては、さらに処理室内側に固定され、処理室の振動と共にリファレンスミラー１３を変位させるための圧電素子１５、および検出器１４と圧電素子１５との間に設けられたフィードバック回路１６を付加している。

光源１１から発せられた入射波１７は、分光器１２によって第１の入射波１７ａと第２の入射波１７ｂとに分割される。その第１の入射波１７ａが半導体基板１の表面、すなわちＳＴＩ溝４の底部の表面に入射し、反射波１７ｃが生じる。また、第２の入射波１７ｂがリファレンスミラー１３の表面に入射し、反射波１７ｄが生じる。この反射波１７ｃと反射波１７ｄとの位相差によって干渉波の光強度が表面の変位と共に変動するため、検出器１４から検出される光強度をモニタし、ＳＴＩ溝４の深さを測定できる。すなわち、光強度がピークとなるようにフィードバック回路を用い、そのピークに到達するまでの表面の変位をＳＴＩ溝４の深さとして測定することができる。

この干渉計１０を用いてＳＴＩ溝４の深さを測定するには、まず、被対象物である半導体基板１のＳＴＩ溝４の底部の表面（第１の表面）およびリファレンスミラー１３からのそれぞれの反射波１７ｃ、１７ｄによって第１の干渉波を検出する。次いで、半導体基板１の第１の表面をエッチングすることによって、第１の表面から第２の表面へ変形する。すなわち、ＳＴＩ溝４の深さがエッチングによって深くなる。次いで、半導体基板１のＳＴＩ溝４の底部の表面（第２の表面）およびリファレンスミラー１３からのそれぞれの反射波１７ｃ、１７ｄによって第２干渉波を検出する。次いで、第１の干渉波と第２の干渉波との位相差を電圧値に変換する。圧電素子１５に電圧値を印加して、圧電素子１５を変位させると共にリファレンスミラー１３を移動する。

例えば、第１の表面からの反射波１７ｃから構成される干渉波のピーク強度と、第２の表面からの反射波から構成される干渉波のピーク強度とが異なる場合、その位相差を電圧値に変換し、圧電素子１５を変動させてリファレンスミラー１３を変位させる。したがって、圧電素子１５の変位分に対応したＳＴＩ溝４の深さを測定することができる。また、処理室が振動する場合、半導体基板１も振動してしまうが、その変動に併せてリファレンスミラー１３が変位するため振動分を取り除くことによって、ＳＴＩ溝４の深さを測定することができる。

続いて、図３に示すように、ＳＴＩ溝４を埋め込むように絶縁膜５ａを堆積する。この絶縁膜５ａは、例えばＣＶＤ法を用いて形成された酸化シリコン膜である。

続いて、図４に示すように、例えばＣＭＰ法を用いて、保護膜２上の不要な絶縁膜５ａを除去し、ＳＴＩ溝４内にのみ絶縁膜５ａを残してＳＴＩ５を形成する。

続いて、図５に示すように、保護膜２をウエットエッチングで除去し、その後、ゲート絶縁膜形成工程などを経て、半導体装置が完成する。

（実施の形態２）
本発明の実施の形態２では、ＣＶＤ法を用いて絶縁膜（ＣＶＤ膜）を形成する場合について図７を参照して説明する。図７は、干渉計を用いてＣＶＤ膜の膜厚を測定するための構成図である。

半導体基板１の主面上に形成されるＣＶＤ膜２０の膜厚は、エッチングしながら図７に示すような干渉計１０によって測定される。この干渉計１０は、前記実施の形態１で説明したものである。

この干渉計１０を用いてＣＶＤ膜２０の膜厚を測定するには、まず、被対象物であるＣＶＤ膜２０の表面（第１の表面）およびリファレンスミラー１３からのそれぞれの反射波によって第１の干渉波を検出する。次いで、ＣＶＤ法によって半導体基板１の第１の表面上に薄膜（ＣＶＤ膜）を堆積させることによって、第１の表面から第２の表面へ変形する。すなわち、ＣＶＤ膜２０の厚さがＣＶＤ法によって厚くなる。次いで、半導体基板１上のＣＶＤ膜２０の表面（第２の表面）およびリファレンスミラー１３からのそれぞれの反射波によって第２干渉波を検出する。次いで、第１の干渉波と第２の干渉波との位相差を電圧値に変換する。圧電素子１５に電圧値を印加して、圧電素子１５を変位させると共にリファレンスミラーを移動する。

例えば、第１の表面からの反射波から構成される干渉波のピーク強度と、第２の表面からの反射波から構成される干渉波のピーク強度とが異なる場合、その位相差を電圧値に変換し、圧電素子１５を変動させてリファレンスミラー１３を変位させる。したがって、圧電素子１５の変位分に対応したＣＶＤ膜２０の厚さを測定することができる。また、処理室が振動する場合、半導体基板１も振動してしまうが、その変動に併せてリファレンスミラー１３が変位するため振動分を取り除くことによって、ＳＴＩ溝４の深さを測定することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態１では、エッチング処理中における半導体ウエハのＳＴＩ溝の深さ測定に適用した場合について説明したが、半導体ウエハの主面上に絶縁膜を介して形成されたポリシリコン膜に対して、エッチング中におけるエッチング深さの測定に適用することもできる。

本発明は、半導体装置を製造する製造業に幅広く利用されるものである。

本発明の製造工程中の半導体装置を模式的に示す要部断面図である。 図１に続く製造工程中の半導体装置を模式的に示す要部断面図である。 図２に続く製造工程中の半導体装置を模式的に示す要部断面図である。 図３に続く製造工程中の半導体装置を模式的に示す要部断面図である。 図４に続く製造工程中の半導体装置を模式的に示す要部断面図である。 本発明の実施の形態１による干渉計を用いたＳＴＩ溝の深さを測定するための構成図である。 本発明の実施の形態２による干渉計を用いたＣＶＤ膜の膜厚を測定するための構成図である。 ファブリペロ干渉計を用いたエンドポイント検知の構成図である。 図８のファブリペロ干渉計を用いた干渉波の説明図である。 マイケルソン干渉計を用いたエンドポイント検知の構成図である。

符号の説明

１ 半導体ウエハ（半導体基板）
２ 保護膜
２ａ 酸化シリコン膜
２ｂ 窒化シリコン膜
３ フォトレジスト膜
４ ＳＴＩ溝
５ ＳＴＩ
５ａ 絶縁膜
１０ 干渉計
１１ 光源
１２ 分光器
１３ リファレンスミラー
１４ 検出器
１５ 圧電素子
１６ フィードバック回路
１７、１７ａ、１７ｂ 入射波
１７ｃ、１７ｄ 反射波
２０ ＣＶＤ膜
１０１ 半導体ウエハ（半導体基板）
１０２ 絶縁膜
１０３ ポリシリコン膜
１０４、１０５ 反射波
１０６ 位相差
１０７ 干渉波
１０８ 光源
１０９ ＳＴＩ溝
１１１ 光源
１１２ 分光器
１１３ リファレンスミラー
１１４ 検出器
１１５ 片持ちレバー
１１６ 針
１１７、１１７ａ、１１７ｂ 入射波
１１７ｃ、１１７ｄ 反射波

Claims (5)

1. 光源からの入射波を分光器によって２分割し、一方を被対象物の表面、他方をリファレンスミラーに照射し、反射したそれぞれの反射波からの干渉波を測定する干渉計を用いた半導体装置の製造方法であって、以下の工程を含む：
   （ａ）前記干渉計を用いて、前記被対象物である半導体基板の第１表面および前記リファレンスミラーからのそれぞれの反射波によって第１干渉波を検出する工程；
   （ｂ）前記半導体基板の第１表面を処理することによって、前記第１表面から第２表面へ変形する工程；
   （ｃ）前記干渉計を用いて、前記半導体基板の前記第２表面および前記リファレンスミラーからのそれぞれの反射波によって第２干渉波を検出する工程；
   （ｄ）前記第１干渉波と前記第２干渉波との位相差を電圧値に変換する工程；
   （ｅ）前記リファレンスミラーが固定された圧電素子に前記電圧値を印加して、前記圧電素子を変位させると共に前記リファレンスミラーを移動する工程。
2. 請求項１記載の半導体装置の製造方法において、前記第１干渉波および前記第２干渉波を検出する検出器と前記圧電素子との間に設けられたフィードバック回路を介して前記圧電素子に前記電圧値が印加される。
3. 光源からの入射波を分光器によって２分割し、一方を被対象物の表面、他方をリファレンスミラーに照射し、反射したそれぞれの反射波からの干渉波を測定する干渉計を用いた半導体装置の製造方法であって、以下の工程を含む：
   （ａ）前記干渉計を用いて、前記被対象物である半導体基板の第１表面および前記リファレンスミラーからのそれぞれの反射波によって第１干渉波を検出する工程；
   （ｂ）前記半導体基板の第１表面にＳＴＩ溝を形成することによって、前記第１表面から第２表面へ変形する工程；
   （ｃ）前記干渉計を用いて、前記半導体基板の前記第２表面および前記リファレンスミラーからのそれぞれの反射波によって第２干渉波を検出する工程；
   （ｄ）前記第１干渉波と前記第２干渉波との位相差を電圧値に変換する工程；
   （ｅ）前記リファレンスミラーが固定された圧電素子に前記電圧値を印加して、前記圧電素子を変位させると共に前記リファレンスミラーを移動する工程。
4. 光源からの入射波を分光器によって２分割し、一方を被対象物の表面、他方をリファレンスミラーに照射し、反射したそれぞれの反射波からの干渉波を測定する干渉計を用いた半導体装置の製造方法であって、以下の工程を含む：
   （ａ）前記干渉計を用いて、前記被対象物である半導体基板の第１表面および前記リファレンスミラーからのそれぞれの反射波によって第１干渉波を検出する工程；
   （ｂ）前記半導体基板の主面上に形成された膜の第１表面をエッチングすることによって、前記第１表面から第２表面へ変形する工程；
   （ｃ）前記干渉計を用いて、前記半導体基板の前記第２表面および前記リファレンスミラーからのそれぞれの反射波によって第２干渉波を検出する工程；
   （ｄ）前記第１干渉波と前記第２干渉波との位相差を電圧値に変換する工程；
   （ｅ）前記リファレンスミラーが固定された圧電素子に前記電圧値を印加して、前記圧電素子を変位させると共に前記リファレンスミラーを移動する工程。
5. 光源からの入射波を分光器によって２分割し、一方を被対象物の表面、他方をリファレンスミラーに照射し、反射したそれぞれの反射波からの干渉波を測定する干渉計を用いた半導体装置の製造方法であって、以下の工程を含む：
   （ａ）前記干渉計を用いて、前記被対象物である半導体基板の第１表面および前記リファレンスミラーからのそれぞれの反射波によって第１干渉波を検出する工程；
   （ｂ）前記半導体基板の第１表面上に膜を堆積することによって、前記第１表面から第２表面へ変形する工程；
   （ｃ）前記干渉計を用いて、前記半導体基板の前記第２表面および前記リファレンスミラーからのそれぞれの反射波によって第２干渉波を検出する工程；
   （ｄ）前記第１干渉波と前記第２干渉波との位相差を電圧値に変換する工程；
   （ｅ）前記リファレンスミラーが固定された圧電素子に前記電圧値を印加して、前記圧電素子を変位させると共に前記リファレンスミラーを移動する工程。

Images