JP4901076B2

JP4901076B2 - 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法

Info

Publication number: JP4901076B2
Application number: JP2004164999A
Authority: JP
Inventors: 翔▲ウク▼ 朴; 在▲ミン▼ 侑; ▲チョル▼純權; 鎭宇金; 在鉉朴; 龍希金; 燉雨李; 大根金; 周燦金; 國▲ミン▼ 金; 義烈柳
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-06-03
Filing date: 2004-06-02
Publication date: 2012-03-21
Anticipated expiration: 2024-06-02
Also published as: US7195933B2; US20050035433A1; KR20040105005A; JP2004363608A; CN1574341A; US6924505B2; DE102004028425B4; DE102004028425A1; US20050230786A1; KR100546330B1; CN100416821C

Description

本発明は測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法に係り、さらに詳細には半導体装置に対する測定ポイントになる測定用パターンを信頼性あるように形成した半導体装置及びこの測定用パターンを利用した半導体装置の測定方法に関する。

半導体集積回路の製造過程は半導体基板上に導電層及び絶縁層を設計された順序に従って多層に蒸着及びエッチングし、所望の機能を有する半導体集積回路を形成する過程である。この時、半導体集積回路の製造過程中に積層される各層の厚さをモニターリングすることは半導体素子の特性を予測したり、後続するイオン注入工程時のイオン注入エネルギーまたはエッチングターゲットなどを決定したりするにおいて非常に重要である。

特許文献１は、導電性を有する配線パターン上に形成された絶縁層の厚さを測定する方法に関して光学測定装置を利用する方法及びキャパシタンス測定装置を利用する方法について記述している。一般的に、配線パターンの密度によってその上に形成される絶縁層の厚さが変わる。また、配線パターンの幅が狭い場合には配線パターンの上部表面積が小さくなるために測定エラーが発生して正確な測定が不可能である。前記特許は配線パターンの電気的抵抗と絶縁層の厚さとの相関関係を利用して低密度配線パターンの領域でも信頼性あるように配線パターン上に形成される絶縁層の厚さを測定する技術を開示している。

しかし、半導体集積回路の製作過程では、半導体集積回路が形成されるチップ領域を覆い包むスクライブ領域内に別途の測定領域を設定し、ここで半導体集積回路の各層に対する光学的測定を代わりに行ってきた。

図１は、半導体基板内でチップ領域、スクライブ領域及び一般的な測定用パターンの位置関係を示す概略図である。図１を参照すれば、半導体集積回路が形成されるチップ領域１０が半導体ウェーハ上に、例えばマトリックス状に横及び縦方向に複数形成される。これらチップ領域１０間をスクライブ領域２０と呼び、各チップ領域１０で半導体集積回路の製作工程が完了すれば、スクライブ領域２０に沿って各チップ領域１０が切断されて単位チップに分離され、各単位チップは後続するパッケージング工程によりパッケージ化される。

参照番号「２２」はスクライブ領域２０内の測定領域に形成された第１測定用パターンを指す。前記第１測定用パターン２２はチップ領域１０に形成される半導体集積回路の特定回路パターンを形成する段階で同時に形成され、前記回路パターンが形成されるチップ領域１０の特定物質層に対して光学的測定を前記チップ領域１０の回路パターンに対して直接行わずに、前記回路パターンと同時に形成される前記第１測定用パターン２２に対して代わりに行う。

図２は従来の測定用パターンと測定用ビーム領域との位置関係を示す概略図であり、図１の第１測定用パターン２２の部分を拡大した図面である。

図２を参照すれば、第１特定用パターン２２の内部に計測設備から発生する測定用ビームが反射される領域を表示したビーム領域２４が位置する。前記計測設備は光を被測定物質層であるターゲットに投射して被測定物質層の厚さを測定できる設備であり、例えばスペクトロメータまたはエリプソメータなどであり、それら計測設備から被測定物質層に投射されるビーム領域２４のサイズは４０μｍｘ４０μｍほどとなる。一方、前記第１測定用パターン２２の大きさは８０ないし１００μｍｘ８０ないし１００μｍほどとなる。

図３は図２の従来の測定用パターンの問題点を図式的に示すために１方向に切断した断面図である。図３を参照すれば、半導体集積回路が形成されるチップ領域１０とチップ領域１０を覆い包むスクライブ領域２０との断面が隣接するように図示した。チップ領域１０及びスクライブ領域２０には単結晶シリコン基板または半導体集積回路の製造過程の特定段階で形成される絶縁物質層または導電層のうちいずれか１つより構成される第１物質層３０に対してそれぞれ集積回路パターン２６及び第１測定用パターン２２が形成されている。

チップ領域１０内に一定の間隔のトレンチ状に形成された集積回路パターン２６は半導体集積回路の集積度が高まりつつ非常に密集されている一方、スクライブ領域２０内に単一のトレンチ状に形成された第１測定用パターン２２は計測設備の誤整列による測定エラーを防止するためにビーム領域（図２の２４）のサイズよりも大きく形成されている。

次に、集積回路パターン２６及び第１測定用パターン２２が形成された第１物質層３０の全面に第２物質層３２を蒸着した後、例えば化学機械的研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）工程により第１物質層３０の表面が露出されるように第２物質層３２の一部を除去する。従って、第１物質層３０からなるトレンチ状の集積回路パターン２６及び第１測定用パターン２２の内部には第２物質層３２が残留するようになる。

しかし、半導体集積回路のための蒸着工程やエッチング工程は基板上に形成されるパターンの密度によって差が出る。特に、最近のＣＭＰ工程を使用する工程では、パターンのサイズによって除去速度が異なる。実際、チップ領域１０内の集積回路パターン２６内に形成された第２物質層３２の厚さＨ１とスクライブ領域２０内の第１測定用パターン２２内に形成される第２物質層３２の厚さＨ２との間には差が生じる。これは、パターンの密度が高いチップ領域１０内の集積回路パターン２６内に形成される第２物質層３２はほとんどディッシング現象が発生しない一方、パターンのサイズが相対的に大きい第１測定用パターン２２の第２物質層３２ではＣＭＰ工程間にディッシング現象が多発するためである。すなわち、実際のチップ領域１０での第２物質層３２の厚さが「Ｈ１」であるにもかかわらず、測定領域であるスクライブ領域２０での第２物質層３２の厚さが「Ｈ２」と測定されて測定の信頼度が非常に低下する。

従って、チップ領域１０内の集積回路パターン２６内に埋め込まれる第２物質層３２の厚さを測定するためには、前記集積回路パターン２６と同時に形成される第１測定用パターン２２内に埋め込まれた第２物質層３２の厚さを測定してきたが、前記のようなディッシング現象などにより、ＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎｉｃＭｉｃｒｏｓｃｏｐｅ）またはＶＳＥＭ（ＶｅｒｔｉｃａｌＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎｉｃＭｉｃｒｏｓｃｏｐｅ）などを使用して実際のチップ領域１０内の集積回路パターン２６に形成される第２物質層３２の厚さを確認し、第１測定用パターン２２内に形成される第２物質層３２に対する測定値に適正な補償値を適用して推定してきた。

しかし、上記の通りに、集積回路パターン２６よりも広い第１測定用パターン２２内に形成される第２物質層３２はロットにより、または同一ロットでもウェーハにより厚さが変わるので、ＴＥＭまたはＶＳＥＭなどで１、２ポイントを撮影した写真でロット全体の補償値を得ることは非常に困難である。

また、実際にチップ領域１０内に形成される被測定物質層の第２物質層３２の厚さを知るためには、ＴＥＭ及びＶＳＥＭ撮影によるウェーハの損失及び人的、物的資源の損失が大きく、ＴＥＭ撮影の結果が出るまで相当な時間がかかるので、その結果を後続工程にフィードバックするためには相当な期日が経過した後で適用せねばならないという短所がある。
米国特許第６，２１８，８４７号明細書

従って、本発明の目的は上記の問題点を解決するためのものであり、測定用パターンを改善して測定の信頼度を向上させられる測定用パターンを備える半導体装置を提供するところにある。

本発明の他の目的は、測定の信頼度を向上させられるように前記本発明の測定用パターンを利用した半導体装置の測定方法を提供するところにある。

前記本発明の目的を達成するための本発明の第１形態による測定用パターンを備える半導体装置は、半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれうるように一定の表面断面積を有する測定用パターンと、前記測定用パターンの内部に、前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンと、を含む。

前記測定用パターンの全体表面断面積は前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも４倍以上であることが望ましく、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部、より望ましくは前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積が５％ないし１５％範囲内とする。

一方、前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に配されているもの、島状に配されているもの、メッシュ状に配されているものなどの多様な形状で形成されうる。

一方、前記本発明の目的を達成するための本発明の第２形態による測定用パターンを備える半導体装置は、半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、前記半導体基板上に形成された第１物質層と、前記スクライブ領域内の前記第１物質層の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれうるように一定の表面断面積を有する測定用パターンと、前記測定用パターンの内部に、前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンと、を含む。

前記第１及び第２物質層は異なる光学的特性を有するもの、例えば前記第１物質層は導電物質層であり、前記第２物質層は絶縁物質層であるか、前記第１物質層及び前記第２物質層は異なる絶縁物質層でありうる。

一方、前記本発明の他の目的を達成するための本発明の第１形態による測定用パターンを備えた半導体装置の測定方法は、半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、前記半導体基板の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれうるように一定の表面断面積を有する測定用パターン及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンを形成する段階と、前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第２物質層を形成する段階と、前記第２物質層を所定の厚さほどエッチングする段階と、前記測定用パターン内に形成された前記第２物質層を測定ポイントとして前記第２物質層の特性に対する測定を行う段階と、を含む。

また、前記本発明の他の目的を達成するための本発明の第２形態による測定用パターンを備えた半導体装置の測定方法は、半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、前記半導体基板上に第１物質層を形成する段階と、前記第１物質層の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記第１物質層の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれうるように一定の表面断面積を有する測定用パターン及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンを形成する段階と、前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第２物質層を形成する段階と、前記第２物質層を所定の厚さほどエッチングする段階と、前記測定用パターン内に形成された前記第２物質層を測定ポイントとして前記第２物質層の特性に対する測定を行う段階と、を含む。

前記第１及び第２形態で、前記ダミーパターンを形成する段階で、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部、望ましくは前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積が５％ないし１５％範囲内になるようにする。

望ましくは、前記第２物質層に対する測定は前記第２物質層の厚さを測定するものであるか、前記第２物質層の面抵抗または屈折率を測定するものでありうる。

本発明によれば、デザインルールの減少に関係なく計測設備のビームサイズに対応する測定用パターンをチップ領域から離れたスクライブ領域に十分なサイズで形成させつつダミーパターンを利用して測定用パターンでのディッシング現状の発生を抑制し、測定の信頼度を向上させられる。

以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明は多くの異なる形態で具現でき、ここで説明される実施例に限定されると解釈されてはならず、このような実施例はその開示内容を完全にして発明の思想を当業者に十分に伝えるために提供されるのである。図面で、層及び領域の厚さは明瞭性のために誇張されている。同じ参照番号は全体的に同じ要素を指す。

図４は本発明の実施例による測定用パターンと測定用ビーム領域との位置関係を示す概略図であり、図５は本発明の実施例による測定用パターンを図示した断面図である。

図４及び図５を参照すれば、図１に図示した第１測定用パターン２２と同様に、スクライブ領域（２０）内の第３物質層４０内に四角形のトレンチ状よりなる第２測定用パターン４２が形成されている。図２に図示された第１測定用パターン２２と異なり、第２測定用パターン４２の内部にはストライプ状に一定間隔に配された複数個のダミーパターン４６がさらに形成されている。

前記第３物質層４０は単結晶シリコン基板自体であり、単結晶シリコンウェーハ上に半導体集積回路を製造するための特定工程段階で形成された酸化物または窒化物などの絶縁物質層、または金属やポリシリコンなどの導電層でありうる。

前記ダミーパターン４６はチップ領域内に形成される半導体集積回路を形成する段階と同段階で所定の写真エッチング工程により形成される。前記ダミーパターン４６が形成された基板の全面に前記第３物質層４０と光学的特性が異なる、例えばシリコン酸化物からなる第４物質層４４を蒸着した後、全面エッチングにより前記第３物質層４０の表面を露出させる。前記全面エッチング工程は本実施例でＣＭＰ工程により行う。図５に図示されたように本発明によれば、第２測定用パターン４２にダミーパターン４６が含まれることにより、図３でのような第２物質層３２のディッシング現象が発生しないことが分かる。

図４で見られる第２測定用パターン４２の表面断面積のサイズは、計測設備から発生するビームが反射されるビーム領域２４において計測設備の誤整列によっても測定エラーが発生しないように、十分なマージンを有するサイズで形成する。例えば、チップ領域に形成される半導体集積回路の集積度が高まってデザインルールが減少しても、前記第２測定用パターン４２の表面断面積は計測設備の測定限界の前記ビーム領域２４の表面断面積の数倍以上、例えば４倍以上にする。本実施例では、計測設備の前記ビーム領域２４の表面断面積のサイズが４０μｍｘ４０μｍほどであり、前記第２測定用パターン４２の表面断面積のサイズを８０ないし１００μｍｘ８０ないし１００μｍほどに形成した。これは面積対応で４ないし６．２５倍ほどに該当する。

一方、図４でビーム領域２４は計測設備のビームが反射される領域であり、計測設備のビーム領域２４内に被測定物質層である第４物質層４４以外にもダミーパターン４６が同時に露出されるので、実際に測定される測定値は第４物質層４４の表面からの測定値以外にも前記ビーム領域２４内に含まれるダミーパターン４６の表面からの測定値が加えられた値になる。本実施例で使用した厚さ測定設備はスペクトロメータであり、入射ビームに対する反射ビームのインテンシティ比でもって被測定物質層の厚さを測定する。ダミーパターン４６の表面から反射される比率を無視できるほどにビーム領域２４の全体表面断面積で前記ダミーパターン４６が占める表面断面積部分を一定の比率以下に保持すれば、信頼性あるデータを得られる。

ビーム領域２４内でダミーパターン４６が占める表面断面積の比率により、第４物質層４４の厚さを測定した結果を次の表１に示した。

チップ領域内で実際に測定された第４物質層の厚さは４，４００Åほどと測定され、図２に見られるように内部にダミーパターンのない（すなわち、ダミーパターンの比率が０％）従来の第１測定用パターン２２については、３，０００ないし３，５００Åほどと測定された一方、表１に見られるように、ダミーパターンの比率が６．８０％近辺及び１１．２５％近辺では４，４００Åほどと近接する測定値を示した。ダミーパターンの比率が２７．５０％近辺ではダミーパターンの表面から反射される光の影響で計測設備の測定可能な範囲を超えて測定が不可能であった。

表１で、厚さ測定値は第２測定用パターン４２内のビーム領域２４で測定された測定値であり、パターンサイズ（ＡｘＢ）はダミーパターン４６間の第４物質層４４の幅（単位：μｍ）を示す「Ａ」とダミーパターン４６の幅（単位：μｍ）を示す「Ｂ」との積で表現し、パターンサイズで横または縦は、ストライプ状のダミーパターン４６が図４でのように横方向に形成された場合には「横」と表現し、縦方向に形成された場合には「縦」と表現した。ＧＯＦ（ＧｏｏｄｎｅｓｓＯｆＦｉｔ）は測定されたデータの信頼水準を判断できるパラメータを示し、測定しようとする被測定物質層の波長に対するスペクトルを分析して０から１までの値で示し、ＧＯＦの値が１に近接するほど被測定物質層と類似してデータの信頼性が高まる。一般的に、ＧＯＦの値が０．６以下の場合には、測定値を信頼できない場合と判断する。ダミーパターン比はビーム領域２４の全体表面断面積に占めるダミーパターン４６の表面断面積の比率を示す。

図８は本発明の実施例によって測定された、ダミーパターンの比率によるＧＯＦ値及びディッシング値を示したグラフである。図８の横軸はダミーパターンの比率を示し、右側縦軸はＧＯＦ値を示し、左側縦軸はディッシング値をそれぞれ示す。ディッシング値はチップ領域内で実際に測定された厚さとビーム領域２４で測定された厚さとの差を示す。このようなディッシング値が２００Å以上である場合には、従来の測定用パターン内にダミーパターンがない場合とほとんど同じほどであり、ビーム領域２４内での厚さ測定値をチップ領域内の実際の厚さ値に替えられない。従って、図８から分かることは、ＧＯＦ値が０．６以上であると共にディッシング値が２００Å未満である場合のダミーパターンの比率は５％ないし１５％範囲内に存在するようになるということである。

図６Ａは、基準になる酸化膜の波長によるｔａｎΨスペクトルを示すグラフであり、図６Ｂは本発明の一実施例に対して適用した波長によるｔａｎΨスペクトルを示すグラフであり、図７Ａは基準酸化膜の波長によるｃｏｓ△スペクトルを示すグラフであり、図７Ｂは本発明の一実施例に対して適用した波長によるｃｏｓ△スペクトルを示すグラフである。

厚さ測定設備の一つであるＳＥ（ＳｐｅｃｔｒｏｓｃｏｐｉｃＥｌｌｉｐｓｍｅｔｒｙ）システムは、回転偏光子を介して線形に偏光された多波長の光をウェーハに斜めに入射・反射させ、反射された光は固定偏光子を通じてプリズムに入っていく。線形偏光された光がウェーハで反射される時に一般的に楕円偏光された光になる。入射する光は入射ビームと反射ビームとが作る平面に平行するように偏光されたｐビームとその平面に垂直であるｓビームとに区分できる。このような各成分は複雑で相異なるインテンシティと位相差とを有しており、ｔａｎΨは反射されたｐ成分とｓ成分とのインテンシティ比であり、△はｐ成分とｓ成分との位相差を示し、ｃｏｓ△はｅｘｐ（ｉ△）を意味し、ｔａｎΨ及びｃｏｓ△のスペクトルは膜質の特性を代弁する。

図６Ａ及び図７Ａは基準になる単一シリコン酸化膜に対して波長によるｔａｎΨとｃｏｓ△とをそれぞれ示し、図６Ａ及び図７Ｂは表１で最も信頼度の高いサンプル番号３に対し測定した波長によるｔａｎΨとｃｏｓ△とをそれぞれ示し、それぞれ非常に類似したスペクトルプロファイルを有することが分かる。従って、たとえダミーパターン４６が存在するとしても、ダミーパターンが占める面積が一定の程度以下になれば、第２測定用パターン４２に対する測定を通じてチップ領域１０内の被測定物質の厚さなどを信頼性高く知ることができる。

以上は、本発明の望ましい実施例についての具体的な説明であるが、本発明は前記実施例の形態に限定されるものではなく、本発明の技術的思想を外れない範囲内で当業者の技術水準によってさまざまに変更を加えることが可能である。例えば、本実施例ではダミーパターンをストライプ状に構成したが、島状、メッシュ状、十字状、閉曲線状等、どの多様な形態にも構成できる。また、本実施例では単結晶シリコン層内に測定用パターンが形成され、それら測定用パターン内にシリコン酸化膜が形成された場合についてシリコン酸化膜の厚さ測定に関わって記述されているが、ダミーパターンを含んだ測定用パターンの物質と計測設備により測定しようとする被測定物質層とが半導体集積回路の製造過程によって多様である場合にも適用されうることはもちろんである。また、本実施例では計測設備が被測定物質層の厚さを測定することについて記述しているが、被測定物質層の面抵抗または屈折率などの多様な測定にも適用できることはもちろんである。

本発明は計測設備のビームサイズに対応する測定用パターンをスクライブ領域内に形成し、ダミーパターンを適用することによって測定の信頼度を向上させられる半導体素子の測定工程に広く利用できる。

チップ領域と測定用パターンとの位置関係を示す概略図である。従来の測定用パターンと測定用ビーム領域との位置関係を示す概略図である。従来の測定用パターンの問題点を図式的に示した断面図である。本発明の実施例による測定用パターンと測定用ビーム領域との位置関係を示す概略図である。本発明の実施例による測定用パターンを図示した断面図である。基準酸化膜の波長によるｔａｎΨスペクトルを示すグラフである。本発明の一実施例に対して適用した波長によるｔａｎΨスペクトルを示すグラフである。基準酸化膜の波長によるｃｏｓ△スペクトルを示すグラフである。本発明の一実施例に対して適用した波長によるｃｏｓ△スペクトルを示すグラフである。本発明の実施例によってダミーパターンの比率によるディッシング値とＧＯＦの測定グラフである。

符号の説明

１０チップ領域
２０スクライブ領域
２２第１測定用パターン
２４ビーム領域
２６集積回路パターン
３０第１物質層
３２第２物質層
４０第３物質層
４２第２測定用パターン
４４第４物質層
４６ダミーパターン

Claims

半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、
前記チップ領域内の前記半導体基板の表面に空き空間の形態で形成された半導体集積回路パターンと、
前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターンと、
前記測定用パターンの内部に形成され、前記測定用パターンの空き空間の表面断面積を減少させられるダミーパターンと、
を含み、
前記測定用パターン内の空き空間には、計測設備の測定対象になる第２物質層がさらに形成されており、前記チップ領域内には、前記第２物質層の形成段階と同じ工程段階で形成された第２物質層がさらに形成されており、
前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、５％ないし１５％範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置。
前記ダミーパターンは、前記測定用パターン内で前記半導体基板の一部が除去されずに残存して突出された形態で形成されたものであることを特徴とする請求項１に記載の膜厚測定用パターンを備える半導体装置。
前記半導体基板は単結晶シリコンであり、前記第２物質層はシリコン酸化物であることを特徴とする請求項１に記載の膜厚測定用パターンを備える半導体装置。
前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも４倍以上であることを特徴とする請求項１に記載の膜厚測定用パターンを備える半導体装置。
前記測定用パターン内で前記ビーム領域が形成される位置に関係なく、前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれることを特徴とする請求項１に記載の膜厚測定用パターンを備える半導体装置。
前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に配されていることを特徴とする請求項１に記載の膜厚測定用パターンを備える半導体装置。
半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板と、
前記半導体基板上に形成された第１物質層と、
前記チップ領域内の前記第１物質層の表面に空き空間の形態で形成された半導体集積回路パターンと、
前記スクライブ領域内の前記第１物質層の表面に空き空間の形態で形成され、計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターンと、
前記測定用パターンの内部に形成され、前記測定用パターンの空き空間の表面断面積を減少させられるダミーパターンと、
を含み、
前記測定用パターン内の空き空間には、計測設備の測定対象になる第２物質層がさらに形成されており、前記チップ領域内には、前記第２物質層の形成段階と同じ工程段階で形成された第２物質層がさらに形成されており、
前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、５％ないし１５％範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置。
前記ダミーパターンは、前記測定用パターン内で前記第１物質層の一部が除去されずに残存して突出された形態で形成されたものであることを特徴とする請求項７に記載の膜厚測定用パターンを備える半導体装置。
前記第１及び第２物質層は異なる光学的特性を有することを特徴とする請求項７に記載の膜厚測定用パターンを備える半導体装置。
前記第１物質層は導電物質層であり、前記第２物質層は絶縁物質層であることを特徴とする請求項９に記載の膜厚測定用パターンを備える半導体装置。
前記第１物質層及び前記第２物質層は異なる絶縁物質層であることを特徴とする請求項９に記載の膜厚測定用パターンを備える半導体装置。
前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも４倍以上であることを特徴とする請求項７に記載の膜厚測定用パターンを備える半導体装置。
前記測定用パターン内で前記ビーム領域が形成される位置に関係なく、前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれることを特徴とする請求項７に記載の膜厚測定用パターンを備える半導体装置。
前記ダミーパターンは、前記測定用パターンの内部で一定方向にストライプ状に配されていることを特徴とする請求項７に記載の膜厚測定用パターンを備える半導体装置。
半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、
前記半導体基板の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記半導体基板の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターン、及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積を減少させられるようにダミーパターンを形成する段階と、
前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第２物質層を形成する段階と、
前記第２物質層を所定の厚さほどエッチングする段階と、
前記測定用パターン内に形成された前記第２物質層を測定ポイントとして前記第２物質層の厚さに対する測定を行う段階と、
を含み、
前記ダミーパターンを形成する段階で、前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、５％ないし１５％範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置の測定方法。
前記測定用パターンを形成する段階で、前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも４倍以上にすることを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記ダミーパターンを形成する段階で、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれるように形成することを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記ダミーパターンを形成する段階で、前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に形成することを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記半導体基板は単結晶シリコンであり、前記第２物質層はシリコン酸化物であることを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第２物質層を形成した後でエッチングする前に、前記測定用パターン上に形成された前記第２物質層を測定ポイントとして前記第２物質層の厚さに対する測定を行う段階をさらに含むことを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第２物質層をエッチングする段階は、前記ダミーパターンの表面が露出されるように前記第２物質層を全面エッチングすることを特徴とする請求項１５に記載の膜厚測定用パターンを備える半導体装置の測定方法。
半導体集積回路が形成されるチップ領域と前記チップ領域を覆い包むスクライブ領域とを含む半導体基板を準備する段階と、
前記半導体基板上に第１物質層を形成する段階と、
前記第１物質層の表面一部をエッチングして前記チップ領域に半導体集積回路パターンを形成すると同時に、前記スクライブ領域内の前記第１物質層の表面に空き空間の形態で計測設備の測定用ビームが投射されるビーム領域が含まれ、前記チップ領域内の半導体集積回路パターンの空き空間の表面断面積よりも大きな一定の表面断面積を有する膜厚測定用パターン、及び前記測定用パターンの内部に前記測定用パターンの空き空間の表面断面積が減少するようにダミーパターン、を形成する段階と、
前記半導体集積回路パターン、測定用パターン及びダミーパターンが形成された半導体基板の全面に第２物質層を形成する段階と、
前記第２物質層を所定の厚さほどエッチングする段階と、
前記測定用パターン内に形成された前記第２物質層を測定ポイントとして前記第２物質層の厚さに対する測定を行う段階と、
を含み、
前記ダミーパターンを形成する段階で、前記ビーム領域の表面断面積内で前記ダミーパターンが占める表面断面積は、５％ないし１５％範囲内であることを特徴とする膜厚測定用パターンを備える半導体装置の測定方法。
前記測定用パターンを形成する段階で、前記測定用パターンの全体表面断面積は、前記計測設備から発生する測定用ビームによるビーム領域の表面断面積の少なくとも４倍以上にすることを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記ダミーパターンを形成する段階で、前記測定用パターン内で前記ビーム領域が形成される位置に関係なく前記ビーム領域内に少なくとも前記ダミーパターンの一部が含まれるように形成することを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記ダミーパターンを形成する段階で、前記ダミーパターンは前記測定用パターンの内部で一定方向にストライプ状に形成することを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第１及び第２物質層は異なる光学的特性を有することを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第１物質層は導電物質層であり、前記第２物質層は絶縁物質層であることを特徴とする請求項２６に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第１物質層及び前記第２物質層は異なる絶縁物質層であることを特徴とする請求項２６に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第２物質層を形成した後でエッチングする前に、前記測定用パターン上に形成された前記第２物質層を測定ポイントとして前記第２物質層の厚さに対する測定を行う段階をさらに含むことを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。
前記第２物質層をエッチングする段階は、前記ダミーパターンの表面が露出されるように前記第２物質層を全面エッチングすることを特徴とする請求項２２に記載の膜厚測定用パターンを備える半導体装置の測定方法。