JPH10144635A - 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 - Google Patents
平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法Info
- Publication number
- JPH10144635A JPH10144635A JP29829196A JP29829196A JPH10144635A JP H10144635 A JPH10144635 A JP H10144635A JP 29829196 A JP29829196 A JP 29829196A JP 29829196 A JP29829196 A JP 29829196A JP H10144635 A JPH10144635 A JP H10144635A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- density
- polishing
- step density
- predicted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 平坦化研磨において研磨後の段差予想および
ダミーパターンの配置を効率良く行うこと。 【解決手段】 本発明は、予め、基板上に形成した所定
段差から成るテストパターンを用いてこのテストパター
ンの段差密度と所定条件での研磨後の絶対段差１ｌ〜１
ｎとの関係を求めておき、予測対象となるパターンの段
差密度を計算して、この段差密度の計算結果に対応する
テストパターンの段差密度と所定条件での研磨後の絶対
段差１ｌ〜１ｎとの関係に基づき測対象となるパターン
の研磨後の段差さを求める方法であり、段差密度の計算
結果と所定のしきい値との比較に基づき予測対象となる
パターンの周辺にダミーパターンを配置するか否かを決
定する方法である。
ダミーパターンの配置を効率良く行うこと。 【解決手段】 本発明は、予め、基板上に形成した所定
段差から成るテストパターンを用いてこのテストパター
ンの段差密度と所定条件での研磨後の絶対段差１ｌ〜１
ｎとの関係を求めておき、予測対象となるパターンの段
差密度を計算して、この段差密度の計算結果に対応する
テストパターンの段差密度と所定条件での研磨後の絶対
段差１ｌ〜１ｎとの関係に基づき測対象となるパターン
の研磨後の段差さを求める方法であり、段差密度の計算
結果と所定のしきい値との比較に基づき予測対象となる
パターンの周辺にダミーパターンを配置するか否かを決
定する方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
における平坦化研磨においてパターン上の皮膜を研磨す
る際の研磨後の段差予測方法およびダミーパターン配置
方法に関する。
における平坦化研磨においてパターン上の皮膜を研磨す
る際の研磨後の段差予測方法およびダミーパターン配置
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴って、
内部の配線の微細化、多層化が進んでいるが、この配線
の微細化および多層化は、層間絶縁膜の段差を大きくか
つ急峻として配線の加工精度や信頼性の低下にもつなが
る。
内部の配線の微細化、多層化が進んでいるが、この配線
の微細化および多層化は、層間絶縁膜の段差を大きくか
つ急峻として配線の加工精度や信頼性の低下にもつなが
る。
【０００３】特に、アルミニウム配線の多層化では、ウ
エハ表面から層間膜表面までの距離（絶対段差）の差が
増加し、リソグラフィーに用いられる露光用の光の微細
化に伴う短波長化とあいまって、焦点深度の不足をもた
らし、配線加工精度および信頼性を低下させる。
エハ表面から層間膜表面までの距離（絶対段差）の差が
増加し、リソグラフィーに用いられる露光用の光の微細
化に伴う短波長化とあいまって、焦点深度の不足をもた
らし、配線加工精度および信頼性を低下させる。
【０００４】従来、段差を少なくするため、絶縁膜の形
成技術および平坦化技術が考えられており、例えばＳｐ
ｉｎ ｏｎ Ｇｌａｓｓ（ＳＯＧ）等の技術が開発され
ているが、多層化した配線の層間絶縁膜にこれらの技術
を適用しても配線間隔が大きい場合の絶対段差の差（グ
ローバル段差）を十分低減させることはできない。
成技術および平坦化技術が考えられており、例えばＳｐ
ｉｎ ｏｎ Ｇｌａｓｓ（ＳＯＧ）等の技術が開発され
ているが、多層化した配線の層間絶縁膜にこれらの技術
を適用しても配線間隔が大きい場合の絶対段差の差（グ
ローバル段差）を十分低減させることはできない。
【０００５】そこで、シリコンウエハ等の基板を鏡面研
磨する技術である化学的機械研磨（以下、単にＣＭＰと
言う。）法を応用して配線の層間絶縁膜を研磨し、絶対
段差の差を低減することが考えられている。
磨する技術である化学的機械研磨（以下、単にＣＭＰと
言う。）法を応用して配線の層間絶縁膜を研磨し、絶対
段差の差を低減することが考えられている。
【０００６】図１０は一般的なＣＭＰによる平坦化を説
明する模式断面図である。図１０（ａ）に示すように、
基板上の層間絶縁膜１０ａの上に段差となるアルミニウ
ム等の配線１０ｂが形成されており、この上を覆う状態
で図１０（ｂ）に示すような被研磨膜１０ｃが形成され
ている。
明する模式断面図である。図１０（ａ）に示すように、
基板上の層間絶縁膜１０ａの上に段差となるアルミニウ
ム等の配線１０ｂが形成されており、この上を覆う状態
で図１０（ｂ）に示すような被研磨膜１０ｃが形成され
ている。
【０００７】アルミニウム等の配線１０ｂから成る段差
はデザインルールの範囲で自由に配置でき、密集する箇
所と孤立する箇所とが存在する。また、被研磨膜１０ｃ
は平行平板プラズマＣＶＤにより形成される。
はデザインルールの範囲で自由に配置でき、密集する箇
所と孤立する箇所とが存在する。また、被研磨膜１０ｃ
は平行平板プラズマＣＶＤにより形成される。
【０００８】この被研磨膜１０ｃに対して、例えば、研
磨プレート回転数：２０ｒｐｍ、ウエハ保持試料台回転
数２０ｒｐｍ、研磨圧力５００ｇｆ／ｃｍ2 、研磨液：
シリカ粒子（１４ｗｔ％）＋ＫＯＨ水溶液、から成る研
磨条件でＣＭＰを行うと、図１０（ｃ）に示すような形
状となる。
磨プレート回転数：２０ｒｐｍ、ウエハ保持試料台回転
数２０ｒｐｍ、研磨圧力５００ｇｆ／ｃｍ2 、研磨液：
シリカ粒子（１４ｗｔ％）＋ＫＯＨ水溶液、から成る研
磨条件でＣＭＰを行うと、図１０（ｃ）に示すような形
状となる。
【０００９】
【発明が解決しようとする課題】しかしながら、アルミ
ニウム配線は自動配線技術によってランダムに配置さ
れ、しかも近年のチップの大型化に伴い、図１０（ｂ）
に示すような配線１０ｂ間の粗となる部分が大きくなっ
て、ＣＭＰを行った後も図１０（ｃ）に示すような絶対
段差の差（グローバル段差）ｈg が残ってしまう。
ニウム配線は自動配線技術によってランダムに配置さ
れ、しかも近年のチップの大型化に伴い、図１０（ｂ）
に示すような配線１０ｂ間の粗となる部分が大きくなっ
て、ＣＭＰを行った後も図１０（ｃ）に示すような絶対
段差の差（グローバル段差）ｈg が残ってしまう。
【００１０】例えば、図１１に示すように、４ｍｍ角の
範囲で１０００ｎｍ厚のアルミニウム配線の回りが粗と
なっている場合の被研磨膜のＣＭＰでは、グローバル段
差がほとんで低減されていないことが分かる。
範囲で１０００ｎｍ厚のアルミニウム配線の回りが粗と
なっている場合の被研磨膜のＣＭＰでは、グローバル段
差がほとんで低減されていないことが分かる。
【００１１】また、ＣＭＰの条件を変更することで平坦
性を確保しようとする技術もあるが、定性的にウエハの
そりの影響を受けて研磨速度のウエハ内均一性の悪化
等、別の悪影響を発生させてしまい困難である。
性を確保しようとする技術もあるが、定性的にウエハの
そりの影響を受けて研磨速度のウエハ内均一性の悪化
等、別の悪影響を発生させてしまい困難である。
【００１２】そこで、アルミニウム等の配線の粗となる
部分にダミーパターンを配置しておき、被研磨膜をＣＭ
Ｐで研磨することが考えられている。しかし、ダミーパ
ターンを配置することは配線間容量の増加を招き、動作
速度の高速化の点から不要に配置することができない。
このダミーパターンの配置は設計者等の経験によって適
当な位置に配置されており、実際にＣＭＰを行い段差を
確認する必要があるなど、時間的および作業的に非効率
的である。
部分にダミーパターンを配置しておき、被研磨膜をＣＭ
Ｐで研磨することが考えられている。しかし、ダミーパ
ターンを配置することは配線間容量の増加を招き、動作
速度の高速化の点から不要に配置することができない。
このダミーパターンの配置は設計者等の経験によって適
当な位置に配置されており、実際にＣＭＰを行い段差を
確認する必要があるなど、時間的および作業的に非効率
的である。
【００１３】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された平坦化研磨における研磨後の
段差予測方法およびダミーパターン配置方法である。す
なわち、本発明の平坦化研磨における研磨後の段差予測
方法は、予め、基板上に形成した所定段差から成るテス
トパターンを用いてこのテストパターンの段差密度と所
定条件での研磨後の段差との関係を求めておき、予測対
象となるパターンの段差密度を計算して、この段差密度
の計算結果に対応するテストパターンの段差密度と所定
条件での研磨後の段差との関係に基づき測対象となるパ
ターンの研磨後の段差さを求める方法である。
を解決するために成された平坦化研磨における研磨後の
段差予測方法およびダミーパターン配置方法である。す
なわち、本発明の平坦化研磨における研磨後の段差予測
方法は、予め、基板上に形成した所定段差から成るテス
トパターンを用いてこのテストパターンの段差密度と所
定条件での研磨後の段差との関係を求めておき、予測対
象となるパターンの段差密度を計算して、この段差密度
の計算結果に対応するテストパターンの段差密度と所定
条件での研磨後の段差との関係に基づき測対象となるパ
ターンの研磨後の段差さを求める方法である。
【００１４】また、本発明の平坦化研磨におけるダミー
パターン配置方法は、予め、基板上に形成した所定段差
から成るテストパターンを用いてこのテストパターンの
段差密度と所定条件での研磨後の段差との関係を求めて
おき、予測対象となるパターンの段差密度を計算して、
この段差密度の計算結果と所定のしきい値との比較に基
づき予測対象となるパターンの周辺にダミーパターンを
配置するか否かを決定する方法である。
パターン配置方法は、予め、基板上に形成した所定段差
から成るテストパターンを用いてこのテストパターンの
段差密度と所定条件での研磨後の段差との関係を求めて
おき、予測対象となるパターンの段差密度を計算して、
この段差密度の計算結果と所定のしきい値との比較に基
づき予測対象となるパターンの周辺にダミーパターンを
配置するか否かを決定する方法である。
【００１５】本発明の段差予測方法では、予め求めたテ
ストパターンの段差密度と所定条件での研磨後の段差と
の関係が、予測対象となるパターンの段差密度と研磨後
の段差との関係とほぼ等しいということを利用し、予測
対象となるパターンの段差密度を計算することで、この
計算結果に対応するテストパターンの段差密度から研磨
後の段差を求めることができる。
ストパターンの段差密度と所定条件での研磨後の段差と
の関係が、予測対象となるパターンの段差密度と研磨後
の段差との関係とほぼ等しいということを利用し、予測
対象となるパターンの段差密度を計算することで、この
計算結果に対応するテストパターンの段差密度から研磨
後の段差を求めることができる。
【００１６】また、本発明のダミーパターン配置方法で
は、上記の段差予測方法と同様に、予め求めたテストパ
ターンの段差密度と所定条件での研磨後の段差との関係
が、予測対象となるパターンの段差密度と研磨後の段差
との関係とほぼ等しいということを利用し、テストパタ
ーンの段差密度から研磨後の段差を求めることができる
ということから、段差の許容値と対応する段差密度をし
きい値として、このしきい値と、計算した予測対象とな
るパターンの段差密度との比較に基づき、定量的にダミ
ーパターンを配置する場所を判断できるようになる。
は、上記の段差予測方法と同様に、予め求めたテストパ
ターンの段差密度と所定条件での研磨後の段差との関係
が、予測対象となるパターンの段差密度と研磨後の段差
との関係とほぼ等しいということを利用し、テストパタ
ーンの段差密度から研磨後の段差を求めることができる
ということから、段差の許容値と対応する段差密度をし
きい値として、このしきい値と、計算した予測対象とな
るパターンの段差密度との比較に基づき、定量的にダミ
ーパターンを配置する場所を判断できるようになる。
【００１７】
【発明の実施の形態】以下に、本発明の平坦化研磨にお
ける研磨後の段差予測方法およびダミーパターン配置方
法における実施の形態を図に基づいて説明する。図１は
本実施形態を説明する模式図であり、（ａ）は種々の段
差密度を持つテストパターンの模式平面図、（ｂ）は模
式断面図、（ｃ）はＣＭＰ後の模式断面図である。
ける研磨後の段差予測方法およびダミーパターン配置方
法における実施の形態を図に基づいて説明する。図１は
本実施形態を説明する模式図であり、（ａ）は種々の段
差密度を持つテストパターンの模式平面図、（ｂ）は模
式断面図、（ｃ）はＣＭＰ後の模式断面図である。
【００１８】本実施形態における研磨後の段差予測方法
およびダミーパターン配置方法では、予めテストパター
ンの段差密度と所定条件での研磨後の段差との関係を求
めておき、この関係を用いて予測対象となるパターンの
研磨後の段差を予測している。したがって、先ず、図１
に示すような種々の段差密度を持つテストパターンを用
いてこの関係を求める。
およびダミーパターン配置方法では、予めテストパター
ンの段差密度と所定条件での研磨後の段差との関係を求
めておき、この関係を用いて予測対象となるパターンの
研磨後の段差を予測している。したがって、先ず、図１
に示すような種々の段差密度を持つテストパターンを用
いてこの関係を求める。
【００１９】図１（ａ）に示すように、テストパターン
には、そのパターン領域１ａに段差密度＜１＞のパター
ンが形成され、パターン領域１ｂに段差密度＜２＞のパ
ターンが形成され、パターン領域１ｃに段差密度＜３＞
のパターンが形成されている。図１（ａ）に示す例で
は、段差密度＜１＞から段差密度＜３＞にかけて順に密
度が低くなるようなパターンとなっている。ここで、段
差密度とは、所定領域に形成されているパターンの凸と
なっている部分の平面視面積の割合のことである。
には、そのパターン領域１ａに段差密度＜１＞のパター
ンが形成され、パターン領域１ｂに段差密度＜２＞のパ
ターンが形成され、パターン領域１ｃに段差密度＜３＞
のパターンが形成されている。図１（ａ）に示す例で
は、段差密度＜１＞から段差密度＜３＞にかけて順に密
度が低くなるようなパターンとなっている。ここで、段
差密度とは、所定領域に形成されているパターンの凸と
なっている部分の平面視面積の割合のことである。
【００２０】段差密度を計算するには、各々のパターン
領域１ａ〜１ｃの中の各測定ポイント１ｄ〜１ｆを中心
として段差密度計算範囲Ｘを可変させて算出する。ま
た、段差密度の計算が容易となるよう、段差密度計算範
囲Ｘの方向と垂直な方向に沿って同じ段差密度のパター
ン領域が長くなるようにテストパターンを設定してお
く。
領域１ａ〜１ｃの中の各測定ポイント１ｄ〜１ｆを中心
として段差密度計算範囲Ｘを可変させて算出する。ま
た、段差密度の計算が容易となるよう、段差密度計算範
囲Ｘの方向と垂直な方向に沿って同じ段差密度のパター
ン領域が長くなるようにテストパターンを設定してお
く。
【００２１】所定の段差密度計算範囲Ｘでテストパター
ンの段差密度を計算した後は、図１（ｂ）に示すよう
に、パターン１ｉ上に形成された膜１ｊを所定の条件で
ＣＭＰし、図１（ｃ）に示すような各測定ポイントでの
基板表面から膜１ｊの表面１ｋまでの段差（絶対段差１
ｌ〜１ｎ）を測定する。なお、本実施形態では、パター
ン１ｉとしてアルミニウム配線、膜１ｊとしてＢＰＳＧ
が適用されている。
ンの段差密度を計算した後は、図１（ｂ）に示すよう
に、パターン１ｉ上に形成された膜１ｊを所定の条件で
ＣＭＰし、図１（ｃ）に示すような各測定ポイントでの
基板表面から膜１ｊの表面１ｋまでの段差（絶対段差１
ｌ〜１ｎ）を測定する。なお、本実施形態では、パター
ン１ｉとしてアルミニウム配線、膜１ｊとしてＢＰＳＧ
が適用されている。
【００２２】図１（ｃ）に示すように、ＣＭＰを行った
後は下地の段差密度の違いにより絶対段差１ｌ〜１ｎに
差が生じている。つまり、パターンの段差密度が高いほ
ど研磨後の膜１ｊの残りが多く、段差密度が低いほど研
磨後の膜１ｊの残りが少なくなっている。例えば、最も
高い絶対段差１ｌと最も低い絶対段差１ｎの間には絶対
段差の差ｈが存在する。
後は下地の段差密度の違いにより絶対段差１ｌ〜１ｎに
差が生じている。つまり、パターンの段差密度が高いほ
ど研磨後の膜１ｊの残りが多く、段差密度が低いほど研
磨後の膜１ｊの残りが少なくなっている。例えば、最も
高い絶対段差１ｌと最も低い絶対段差１ｎの間には絶対
段差の差ｈが存在する。
【００２３】実際の計算結果を図２〜図４に示す。図２
〜図４は、計算結果を段差密度と全体段差との関係とし
て示したものであり、図２（ａ）は段差密度計算範囲Ｘ
（図１（ａ）参照）が１ｍｍ、図２（ｂ）は段差密度計
算範囲Ｘが２ｍｍ、図３（ａ）は段差密度計算範囲Ｘが
３ｍｍ、図３（ｂ）は段差密度計算範囲Ｘが４ｍｍ、図
４（ａ）は段差密度計算範囲Ｘが５ｍｍ、図４（ｂ）は
膜によるパターン幅の増加を考慮しないで段差密度計算
範囲Ｘを４ｍｍとした場合である。
〜図４は、計算結果を段差密度と全体段差との関係とし
て示したものであり、図２（ａ）は段差密度計算範囲Ｘ
（図１（ａ）参照）が１ｍｍ、図２（ｂ）は段差密度計
算範囲Ｘが２ｍｍ、図３（ａ）は段差密度計算範囲Ｘが
３ｍｍ、図３（ｂ）は段差密度計算範囲Ｘが４ｍｍ、図
４（ａ）は段差密度計算範囲Ｘが５ｍｍ、図４（ｂ）は
膜によるパターン幅の増加を考慮しないで段差密度計算
範囲Ｘを４ｍｍとした場合である。
【００２４】これらの関係から、段差密度計算範囲Ｘが
４ｍｍの場合、すなわち図３（ｂ）に示す関係が最も直
線近似できる範囲となっている。このように、特定範囲
で段差密度を平均化することで、段差密度とＣＭＰを行
った後に残る絶対段差の差との関係を定量化することが
可能となる。なお、この図３（ｂ）に示す関係は、パタ
ーン上に形成された膜によるパターン幅の増加を考慮し
たものであり、同じ段差密度計算範囲Ｘが４ｍｍであっ
ても、このパターン幅の増加を考慮しないで計算を行っ
た図４（ｂ）に示す関係では直線近似となっていない。
４ｍｍの場合、すなわち図３（ｂ）に示す関係が最も直
線近似できる範囲となっている。このように、特定範囲
で段差密度を平均化することで、段差密度とＣＭＰを行
った後に残る絶対段差の差との関係を定量化することが
可能となる。なお、この図３（ｂ）に示す関係は、パタ
ーン上に形成された膜によるパターン幅の増加を考慮し
たものであり、同じ段差密度計算範囲Ｘが４ｍｍであっ
ても、このパターン幅の増加を考慮しないで計算を行っ
た図４（ｂ）に示す関係では直線近似となっていない。
【００２５】したがって、パターン上に形成された膜に
よるパターン幅の増加を考慮する必要がある。図５はパ
ターン幅の増加を考慮するための検討に用いた段差パタ
ーンの模式平面図である。この段差パターン５ａは、一
辺５ｂの平面視正方形であり、単位セルの大きさが一辺
５ｃとなっている。
よるパターン幅の増加を考慮する必要がある。図５はパ
ターン幅の増加を考慮するための検討に用いた段差パタ
ーンの模式平面図である。この段差パターン５ａは、一
辺５ｂの平面視正方形であり、単位セルの大きさが一辺
５ｃとなっている。
【００２６】単位セルの大きさを段差サイズの大きさの
倍とすると、アルミニウムの段差サイズおよびアルミニ
ウムの段差太りに対し段差の占める割合は図６に示すよ
うになる。ここで段差太りとは、図７（ａ）に示すよう
に、パターン７ａ上の膜７ｂでパターン幅が増加する量
を、段差の角の丸まり等、形状的な要素を含めて図７
（ｂ）に示すように矩形近似した場合のパターン７ａの
幅と膜７ｂの幅との差７ｃのことである。このように、
段差サイズを変えることにより、段差密度は任意に設定
することができる。
倍とすると、アルミニウムの段差サイズおよびアルミニ
ウムの段差太りに対し段差の占める割合は図６に示すよ
うになる。ここで段差太りとは、図７（ａ）に示すよう
に、パターン７ａ上の膜７ｂでパターン幅が増加する量
を、段差の角の丸まり等、形状的な要素を含めて図７
（ｂ）に示すように矩形近似した場合のパターン７ａの
幅と膜７ｂの幅との差７ｃのことである。このように、
段差サイズを変えることにより、段差密度は任意に設定
することができる。
【００２７】このような単位セルを４ｍｍ四方以上に繰
り返して並べ、実際にＣＭＰを行った後に絶対段差を測
定する。測定された絶対段差と段差密度とのリニアリテ
ィーから段差の太りを近似することができる。なお、本
実施形態では正方形のパターンを用いたが、棒状のパタ
ーンなど、他の形状でも可能である。本実施形態の条件
では、アルミニウム配線の段差が膜によって０．５μｍ
太っているとして計算した場合にリニアリティーがとれ
た。
り返して並べ、実際にＣＭＰを行った後に絶対段差を測
定する。測定された絶対段差と段差密度とのリニアリテ
ィーから段差の太りを近似することができる。なお、本
実施形態では正方形のパターンを用いたが、棒状のパタ
ーンなど、他の形状でも可能である。本実施形態の条件
では、アルミニウム配線の段差が膜によって０．５μｍ
太っているとして計算した場合にリニアリティーがとれ
た。
【００２８】また、図３（ｂ）に示す関係を実際のデバ
イスに適用するとして、実際のデバイスでは段差密度が
１００％となる部分が存在するとした場合、例えばパタ
ーンの最小密度を４７％以上とすることで絶対段差の差
を約３００ｎｍに抑えることができるという予想が可能
となる。
イスに適用するとして、実際のデバイスでは段差密度が
１００％となる部分が存在するとした場合、例えばパタ
ーンの最小密度を４７％以上とすることで絶対段差の差
を約３００ｎｍに抑えることができるという予想が可能
となる。
【００２９】次に、実際のデバイスに対する段差密度の
計算を行う。この計算では、先に説明した関係（図３
（ｂ）参照）を適用するため、これと同じ段差密度計算
範囲４ｍｍとした計算を行う。
計算を行う。この計算では、先に説明した関係（図３
（ｂ）参照）を適用するため、これと同じ段差密度計算
範囲４ｍｍとした計算を行う。
【００３０】図８は実際のデバイスのマスクパターンに
対して段差密度を計算した場合の結果を示す図で、
（ａ）は段差密度のヒストグラム、（ｂ）は段差密度の
分布を示している。なお、段差密度は、４ｍｍ角内の段
差密度を計算し、その結果を中心２００μｍに当てはめ
ている。また、その結果を２００μｍずつシフトさせな
がらマスク全体の段差密度を計算している。
対して段差密度を計算した場合の結果を示す図で、
（ａ）は段差密度のヒストグラム、（ｂ）は段差密度の
分布を示している。なお、段差密度は、４ｍｍ角内の段
差密度を計算し、その結果を中心２００μｍに当てはめ
ている。また、その結果を２００μｍずつシフトさせな
がらマスク全体の段差密度を計算している。
【００３１】このように実際のデバイスのマスクパター
ンに対して段差密度を計算し、各段差密度に対して図３
（ｂ）に示す段差密度と絶対段差との関係を適用するこ
とで、実際のデバイスにおける絶対段差を予測すること
が可能となる。つまり、図２〜図４に示す関係から、段
差密度と絶対段差との関係が直線近似できる段差密度計
算範囲Ｘ（図１（ａ）参照）が導かれ、実際のデバイス
のマスクパターンに対してこの段差密度計算範囲Ｘによ
る段差密度を計算する。これにより、テストパターンで
得た段差密度と絶対段差との関係を適用し、実際のデバ
イスのマスクパターンから研磨後の段差を予測できるこ
とになる。
ンに対して段差密度を計算し、各段差密度に対して図３
（ｂ）に示す段差密度と絶対段差との関係を適用するこ
とで、実際のデバイスにおける絶対段差を予測すること
が可能となる。つまり、図２〜図４に示す関係から、段
差密度と絶対段差との関係が直線近似できる段差密度計
算範囲Ｘ（図１（ａ）参照）が導かれ、実際のデバイス
のマスクパターンに対してこの段差密度計算範囲Ｘによ
る段差密度を計算する。これにより、テストパターンで
得た段差密度と絶対段差との関係を適用し、実際のデバ
イスのマスクパターンから研磨後の段差を予測できるこ
とになる。
【００３２】例えば、実際のデバイスのマスクパターン
から計算した段差密度が５０％であった場合、図３
（ｂ）の段差密度５０％に対応する絶対段差を参照し
て、この絶対段差１６００ｎｍを研磨後の段差として予
測することができる。
から計算した段差密度が５０％であった場合、図３
（ｂ）の段差密度５０％に対応する絶対段差を参照し
て、この絶対段差１６００ｎｍを研磨後の段差として予
測することができる。
【００３３】また、実際のデバイスのマスクパターンの
絶対段差の差を例えば３００ｎｍ以内にしようとした場
合、図３（ｂ）に示す関係より、段差密度を４７％以上
とすればよいため、図８に示す段差密度が４７％未満の
領域の所定のダミーパターンを配置する。
絶対段差の差を例えば３００ｎｍ以内にしようとした場
合、図３（ｂ）に示す関係より、段差密度を４７％以上
とすればよいため、図８に示す段差密度が４７％未満の
領域の所定のダミーパターンを配置する。
【００３４】例えば、図８（ｂ）に示す例では、基板の
周辺部分等に段差密度４７％未満となる領域が多く存在
しており、このデバイスのマスクパターンにおいて、段
差密度４７％未満の部分に所定形状のダミーパターンを
配置し、段差密度を高める補正を加える。
周辺部分等に段差密度４７％未満となる領域が多く存在
しており、このデバイスのマスクパターンにおいて、段
差密度４７％未満の部分に所定形状のダミーパターンを
配置し、段差密度を高める補正を加える。
【００３５】図９はダミーパターンを配置した後の段差
密度の計算結果を示す図で、（ａ）はヒストグラム、
（ｂ）は段差密度の分布を示すものである。このよう
に、基板の周辺部分等に存在した段差密度４７％未満の
領域へダミーパターンを配置することで段差密度が高ま
り、段差密度４７％以上にすることができている。
密度の計算結果を示す図で、（ａ）はヒストグラム、
（ｂ）は段差密度の分布を示すものである。このよう
に、基板の周辺部分等に存在した段差密度４７％未満の
領域へダミーパターンを配置することで段差密度が高ま
り、段差密度４７％以上にすることができている。
【００３６】これによって、図３（ｂ）に示す関係よ
り、段差密度１００％の領域が存在する実際のデバイス
のマスクパターンであっても絶対段差の差を３００ｎｍ
に収めることができるようになる。
り、段差密度１００％の領域が存在する実際のデバイス
のマスクパターンであっても絶対段差の差を３００ｎｍ
に収めることができるようになる。
【００３７】なお、本実施形態ではデバイスのマスクパ
ターンから段差密度を計算する例を説明したが、計算す
る場合にはマスクパターンの設計データを利用して設計
段階で段差密度を求め、絶対段差の差を所定の値内に収
めるようダミーパターンを配置するようにすればよい。
ターンから段差密度を計算する例を説明したが、計算す
る場合にはマスクパターンの設計データを利用して設計
段階で段差密度を求め、絶対段差の差を所定の値内に収
めるようダミーパターンを配置するようにすればよい。
【００３８】
【発明の効果】以上説明したように、本発明の平坦化研
磨における研磨後の段差予測方法およびダミーパターン
配置方法によれば次のような効果がある。すなわち、本
発明ではデバイスのマスクパターンから研磨後の段差を
予測し、その予測した段差に基づきダミーパターンを定
量的に配置することができるため、平坦化研磨における
段差予測およびダミーパターンの配置を時間的および作
業的に効率良く行うことが可能となる。
磨における研磨後の段差予測方法およびダミーパターン
配置方法によれば次のような効果がある。すなわち、本
発明ではデバイスのマスクパターンから研磨後の段差を
予測し、その予測した段差に基づきダミーパターンを定
量的に配置することができるため、平坦化研磨における
段差予測およびダミーパターンの配置を時間的および作
業的に効率良く行うことが可能となる。
【図１】本実施形態を説明する模式図である。
【図２】段差密度と絶対段差との関係を示す図（その
１）である。
１）である。
【図３】段差密度と絶対段差との関係を示す図（その
２）である。
２）である。
【図４】段差密度と絶対段差との関係を示す図（その
３）である。
３）である。
【図５】段差パターンの模式平面図である。
【図６】段差サイズ・段差太りに対する段差の占める割
合を示す図である。
合を示す図である。
【図７】段差の太りを説明する模式断面図である。
【図８】段差密度の具体例を説明する図（その１）であ
る。
る。
【図９】段差密度の具体例を説明する図（その２）であ
る。
る。
【図１０】ＣＭＰによる平坦化を説明する模式断面図で
ある。
ある。
【図１１】ＣＭＰによる平坦性を説明する図である。
Claims (6)
- 【請求項１】 予め、基板上に形成した所定段差から成
るテストパターンを用いて該テストパターンの段差密度
と所定条件での研磨後の段差との関係を求めておき、 予測対象となるパターンの段差密度を計算して、該段差
密度の計算結果に対応する前記テストパターンの段差密
度と所定条件での研磨後の段差との関係に基づき該予測
対象となるパターンの研磨後の段差を求めることを特徴
とする平坦化研磨における研磨後の段差予測方法。 - 【請求項２】 前記予測対象となるパターンの段差密度
を該パターンのマスクデータに基づき計算することを特
徴とする請求項１記載の平坦化研磨における研磨後の段
差予測方法。 - 【請求項３】 前記予測対象となるパターンの段差密度
を計算するにあたり、該パターン上に成膜を施した後の
パターン幅での段差密度を計算することを特徴とする請
求項１記載の平坦化研磨における研磨後の段差予測方
法。 - 【請求項４】 予め、基板上に形成した所定段差から成
るテストパターンを用いて該テストパターンの段差密度
と所定条件での研磨後の段差との関係を求めておき、 予測対象となるパターンの段差密度を計算して、該段差
密度の計算結果と所定のしきい値との比較に基づき該予
測対象となるパターンの周辺にダミーパターンを配置す
るか否かを決定することを特徴とする平坦化研磨におけ
るダミーパターン配置方法。 - 【請求項５】 前記予測対象となるパターンの段差密度
を該パターンのマスクデータに基づき計算することを特
徴とする請求項４記載の平坦化研磨におけるダミーパタ
ーン配置方法。 - 【請求項６】 前記予測対象となるパターンの段差密度
を計算するにあたり、該パターン上に成膜を施した後の
パターン幅での段差密度を計算することを特徴とする請
求項４記載の平坦化研磨におけるダミーパターン配置方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29829196A JPH10144635A (ja) | 1996-11-11 | 1996-11-11 | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29829196A JPH10144635A (ja) | 1996-11-11 | 1996-11-11 | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144635A true JPH10144635A (ja) | 1998-05-29 |
Family
ID=17857746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29829196A Pending JPH10144635A (ja) | 1996-11-11 | 1996-11-11 | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144635A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001469A2 (en) * | 1999-06-29 | 2001-01-04 | Motorola Inc. | Process for designing a mask |
| US6611045B2 (en) | 2001-06-04 | 2003-08-26 | Motorola, Inc. | Method of forming an integrated circuit device using dummy features and structure thereof |
| US6924505B2 (en) | 2003-06-03 | 2005-08-02 | Samsung Electronics Co., Ltd. | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern |
| JP2011165849A (ja) * | 2010-02-09 | 2011-08-25 | Fujitsu Ltd | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
| US8490031B2 (en) | 2009-05-20 | 2013-07-16 | Sony Corporation | Method, apparatus and program for adjusting feature dimensions to compensate for planarizing effects in the generation of mask data and manufacturing semiconductor device |
| JP2016054276A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社東芝 | 半導体装置の製造方法 |
-
1996
- 1996-11-11 JP JP29829196A patent/JPH10144635A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001469A2 (en) * | 1999-06-29 | 2001-01-04 | Motorola Inc. | Process for designing a mask |
| WO2001001469A3 (en) * | 1999-06-29 | 2001-12-27 | Motorola Inc | Process for designing a mask |
| US6396158B1 (en) | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| US6593226B2 (en) | 1999-06-29 | 2003-07-15 | Motorola, Inc. | Method for adding features to a design layout and process for designing a mask |
| US6611045B2 (en) | 2001-06-04 | 2003-08-26 | Motorola, Inc. | Method of forming an integrated circuit device using dummy features and structure thereof |
| US6924505B2 (en) | 2003-06-03 | 2005-08-02 | Samsung Electronics Co., Ltd. | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern |
| US7195933B2 (en) | 2003-06-03 | 2007-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern |
| US8490031B2 (en) | 2009-05-20 | 2013-07-16 | Sony Corporation | Method, apparatus and program for adjusting feature dimensions to compensate for planarizing effects in the generation of mask data and manufacturing semiconductor device |
| JP2011165849A (ja) * | 2010-02-09 | 2011-08-25 | Fujitsu Ltd | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
| JP2016054276A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社東芝 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100750409B1 (ko) | 게이트 층을 더미 충진 패턴으로 충진하는 방법 및 게이트 층 내의 더미 충진 위치를 식별하는 자동화된 방법 | |
| US6486066B2 (en) | Method of generating integrated circuit feature layout for improved chemical mechanical polishing | |
| Stine et al. | Rapid characterization and modeling of pattern-dependent variation in chemical-mechanical polishing | |
| US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
| US7642101B2 (en) | Semiconductor device having in-chip critical dimension and focus patterns | |
| JP2001257160A (ja) | 位置合わせマークを形成するための方法 | |
| EP0911878A2 (en) | Metalization system | |
| US6253362B1 (en) | Method of designing dummy wiring | |
| KR20090009355A (ko) | 반도체 소자의 제조 방법 | |
| US5834375A (en) | Chemical-mechanical polishing planarization monitor | |
| JPH10144635A (ja) | 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法 | |
| US6613688B1 (en) | Semiconductor device and process for generating an etch pattern | |
| US20040075179A1 (en) | Structural design of alignment mark | |
| JPH09321043A (ja) | 半導体装置の製造方法 | |
| US6204073B1 (en) | Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements | |
| US6723646B2 (en) | Method for controlling and monitoring a chemical mechanical polishing process | |
| JP4630778B2 (ja) | アライメントマークの形成方法 | |
| JP3405006B2 (ja) | 絶縁膜の平坦化方法 | |
| US6743075B2 (en) | Method for determining chemical mechanical polishing time | |
| US20080176045A1 (en) | Method of Mapping Lithography Focus Errors | |
| US6274396B1 (en) | Method of manufacturing calibration wafers for determining in-line defect scan tool sensitivity | |
| JP2002083792A (ja) | 半導体装置の製造方法及び半導体装置 | |
| Camilletti | Implementation of CMP-based design rules and patterning practices | |
| US6710888B1 (en) | Method of measuring dishing | |
| US7208331B2 (en) | Methods and structures for critical dimension and profile measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |