KR20090009355A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090009355A
KR20090009355A KR1020070072548A KR20070072548A KR20090009355A KR 20090009355 A KR20090009355 A KR 20090009355A KR 1020070072548 A KR1020070072548 A KR 1020070072548A KR 20070072548 A KR20070072548 A KR 20070072548A KR 20090009355 A KR20090009355 A KR 20090009355A
Authority
KR
South Korea
Prior art keywords
dishing
mask
group
pattern
degree
Prior art date
Application number
KR1020070072548A
Other languages
English (en)
Other versions
KR100902711B1 (ko
Inventor
김영미
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070072548A priority Critical patent/KR100902711B1/ko
Priority to US12/169,577 priority patent/US20090024978A1/en
Publication of KR20090009355A publication Critical patent/KR20090009355A/ko
Application granted granted Critical
Publication of KR100902711B1 publication Critical patent/KR100902711B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/703—Non-planar pattern areas or non-planar masks, e.g. curved masks or substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

실시예에서는 반도체 소자용 마스크, 그의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관해 개시된다. 실시예에 따른 반도체 소자용 마스크 형성 방법은, 반도체 기판을 복수의 로컬 영역들로 구분하는 단계, 상기 로컬 영역들의 패턴의 밀도를 파악하는 단계, 상기 로컬 영역들의 디싱 정도를 파악하는 단계, 상기 반도체 기판의 디싱 정도에 따라 상기 로컬영역들을 제 1 및 제 2 그룹들로 분류하는 단계, 상기 디싱 정도가 오차 범위 이내인 상기 제 1 그룹은 기본 데이터베이스 사이즈로 MDP를 수행하고, 상기 디싱 정도가 오차 범위를 초과한 상기 제 2 그룹은 상기 MDP와 다른 MDP 사이징 룰을 적용하는 단계 및, 상기 제 1 및 제 2 그룹들에 대한 데이터베이스를 이용하여 OPC를 수행하는 단계를 포함한다.
OPC

Description

반도체 소자용 마스크, 그의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{MASK AND FABRICATING METHOD THEREOF, AND FABRICATING METHOD FOR SEMICONDUCTOR DEVICE USING THE SAME}
실시예에서는 반도체 소자용 마스크, 그의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관해 개시된다.
최근에는 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력과 정보 처리 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 급발전되고 있다.
이와 같이, 고집적화된 반도체 소자의 제조기술에 따라 반도체 소자의 미세화가 진행되고 있으며, 소자를 집적화하기 위하여 금속 배선(선폭)의 축소 기술이 중요한 항목 중의 하나로 대두되었다.
실시예는 하부 막의 평탄화 정도를 고려하여 OPC를 수행하는 반도체 소자용 마스크 및 마스크 패턴 형성 방법을 제공한다.
실시예는 하부 막에 디싱(dishing) 효과가 발생한 부분의 타겟 CD(target critical dimension)를 조절하여 제작한 마스크를 이용한 반도체 소자의 제조 방법을 제공한다.
실시예에 따른 반도체 소자용 마스크 형성 방법은, 반도체 기판을 복수의 로컬 영역들로 구분하는 단계, 상기 로컬 영역들의 패턴의 밀도를 파악하는 단계, 상기 로컬 영역들의 디싱 정도를 파악하는 단계, 상기 로컬 영역들의 디싱 정도가 오차범위 이내인 경우는 제 1 그룹으로, 상기 디싱 정도가 오차범위를 초과한 경우는 제 2 그룹으로 분류하는 단계, 상기 제 1 그룹은 기본 데이터베이스 사이즈로 MDP를 수행하고, 상기 제 2 그룹은 상기 MDP와 다른 MDP 사이징 룰을 적용하는 단계 및, 상기 제 1 및 제 2 그룹들에 대한 데이터베이스를 이용하여 OPC를 수행하는 단계를 포함한다.
실시예에 따른 반도체 소자용 마스크는 상기 반도체 소자용 마스크 형성 방법에 따라 제조된다.
실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상에 평탄 영역과 디싱 영역을 포함하는 포토 레지스트층을 형성하는 단계, 상기 포토레지스트층 상에 마스크를 배치하는 단계, 상기 마스크에 의하여 상기 평탄 영역에 상부 CD 폭과 하부 CD 폭이 일치하는 제 1 노광 영역을 형성하고, 상기 디싱 영역에 상부 CD 폭보다 하부 CD 폭이 좁은 제 2 노광 영역을 형성하는 단계 및 상기 포토레지스트층을 현상하여 상기 제 1 및 제 2 노광 영역의 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.
실시예는 하부 막의 평탄화 정도를 고려하여 OPC 공정을 처리함으로써 포토 공정 마진을 향상시킬 수 있는 효과가 있다.
실시예는 반도체 소자면에 발생되는 단차적 요인을 고려한 OPC 공정을 통하여 포토 공정에 미치는 영향을 사진에 파악하여 제거할 수 있으며 불량률을 감소시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 마스크에 대해 상세히 설명하도록 한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 구성요소의 추가, 부가, 삭제, 변경등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위에 속한다고 할 것이다.
첨부한 도면을 참조로 하여 실시예들에 따른 반도체 패키지 및 그 제조 방법을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1은 반도체 소자의 금속 배선 위에 층간 절연막이 형성된 형태를 도시한 단면도이다.
도 1에 의하면, 기판(10) 위에, 트랜치가 형성된 제 1 층간 절연막(13)이 형성되고, 상기 트랜치에는 금속 물질이 채워져 금속배선(11, 12)형성된다. 상기 금속배선(11, 12)이 형성된 층위로는 제 2 층간 절연막(15)이 형성되며, 금속배선(11, 12)과 층간 절연막(13, 15)의 접합면에는 확산 방지막(14)이 형성된다. 여기서, 상기 기판(10)은 반도체 기판, 절연막, 배선 등의 하부 구조를 포함할 수 있다.
상기 제 2 층간 절연막(15)이 형성된 후 CMP(Chemical Mechanical Polishing) 공정을 통하여 표면을 평탄화하고, 포토 레지스트를 도포한 후 노광 및 현상 공정을 통하여 포토 레지스트(17)를 선택적으로 패터닝한다.
이후, 식각 공정을 통하여 제 2 층간절연막(15)에 트랜치를 형성함으로써 상기 제 1 층간 절연막(13) 위로의 금속배선 공정을 더 진행할 수 있다.
그러나, CMP 공정을 수행하는 경우 하부 구조에 금속 패턴이 넓게 존재하는 영역은 많은 양이 연마(dishing)가 되고, 금속 패턴의 주변 영역은 연마속도가 느리게 진행되어 원하는 소자면의 평탄화를 이루기 어렵다. 이는 CMP 공정이, 기판을 이루고 있는 물질과 단차에 대한 의존성이 강하여 공정변수를 조절하기 힘들며 연마비의 변화 차이가 크기 때문이다.
도 1에 의하면, 넓게 형성된 금속배선(12) 위로는 연마양이 많게 되며, 제2층간절연막(15) 역시 이의 영향을 받아 표면에 디싱 효과(dishing effect)가 발생한 것을 알 수 있다.
한편, 상기 포토 레지스트(17)를 패터닝하기 위하여 마스크 패턴이 사용되 며, 상기 마스크 패턴("레티클(reticle)"이라고도 지칭됨)은 OPC(Optical Proximity Correction; 근접효과보정) 과정을 거쳐 설계된다.
광의 회절을 이용하여 노광공정을 하는 경우 기판에 투영되는 회로패턴인 레이아웃 패턴의 이미지는 실제 마스크 패턴의 모양과 다르며, 특히 마스크 패턴 상에서 인접한 패턴의 간격이 가까울수록 서로에게 영향을 주어 설계 수치와 많은 차이가 발생한다. 이러한 현상을 광근접효과(Optical Proximity Effect, OPE)라고 하며, 이러한 광근접효과를 보정하기 위해서 설계용 CAD 데이터에 추가적인 시뮬레이션을 통하여 패턴의 크기 혹은 마스크 패턴의 모서리 주변을 강화함으로써 마스크 패턴의 데이터에 근접하도록 하도록 OPC 과정을 수행한다.
도 2는 OPC 과정으로 설계된 마스크 패턴(20)을 통하여 반도체 소자의 노광공정을 처리하는 형태를 모식화한 도면이다.
미세한 금속 배선을 형성하기 위하여 리소그래피(Lithography) 장비에는 점차 짧은 파장의 광원이 사용되고 있으며, 이와 같이 금속 배선을 선명하게 노광하기 위하여 마스크 패턴(20)의 해상 능력이 높아질수록 초점 심도(DOF; Depth of Focus)는 역으로 감소한다.
도 2를 참조하면, 마스크 패턴(20)을 통과한 빛(L1, L2)은 "D1", "D2" 지점에서 초점이 맺혀지는데, 초점 심도에 따라 포토 레지스트(17) 상의 "B"구간 내에서 초점이 맺혀져야 정확한 노광 및 현상 공정이 처리될 수 있다.
도 2에서 마스크 패턴(20)의 개방 영역 크기가 동일한 것으로 가정하였을 때, 초점의 최적 위치는 "C" 지점이다.
그러나, 층간 절연막(15) 상의 포토 레지스트(17) 표면에 단차(A)가 존재하는 경우, 빛 "L2"의 초점은 포토 레지스트(17) 표면 밖에 위치되며 따라서 정확한 노광이 이루어질 수 없다.
따라서, 실시예는 상기와 같이 디싱 효과가 발생하여 포토 레지스트 표면에 단차가 발생하는 영역을 파악한다. 이 영역에 해당하는 마스크 패턴을 형성할 때 디포커싱(defocusing)을 고려하여 OPC 설계를 함으로써 포토 공정 마진을 확보할 수 있으며 평탄하지 않은 하부 막 상에서도 원하는 CD를 갖는 패턴을 형성할 수 있다.
도 3은 실시예에 따른 반도체 소자용 마스크를 제조하는 공정을 보여주는 순서도이고, 도 4는 실시예에 따른 반도체 소자용 마스크 패턴 모델이 다수의 로컬 영역으로 분할된 형태를 예시한 도면이다.
실시예는 반도체 소자의 막이 평탄하지 않을 경우 양호한 패턴 CD를 가질 수 있도록 한다.
예를 들어, 반도체 소자는 반도체 기판 상에 금속 배선층이 형성되고, 그 위로 층간 절연막(100)이 형성되며, 상기 층간 절연막(100)을 선택적으로 패터닝하기 위하여 상기 층간 절연막 상에 포토 레지스트층이 형성된 상태이다. 상기 포토 레지스트층이 패터닝되면 식각 공정을 처리하여 층간절연막(100)에 금속 배선을 매립하기 위한 트랜치를 형성하게 되는데, 이때 사용되는 마스크 패턴의 설계 방법일 수 있다.
광의 회절을 이용하여 노광공정을 처리하는 경우에 기판(웨이퍼)에 투영되는 회로패턴인 레이아웃 패턴의 이미지는 실제 마스크 패턴과 다르게 된다.
이렇게 레이아웃 패턴의 이미지와 실제 마스크 패턴 사이에 차이가 생기는 것은, 전술한 대로 광근접현상에 의한 영향 뿐만 아니라 하부 구조의 단차에 의한 포토 레지스트의 평탄도가 영역별로 상이한 점에 의해서도 영향을 받기 때문이다.
이하, 도 3 및 도 4를 참고로 반도체 소자용 마스크를 제조하는 공정을 설명한다.
우선, 반도체 소자의 레이아웃 영역(마스크 패턴의 적용 영역)(E)을 일정한 크기를 가지는 다수의 로컬(Local) 영역(F)으로 구획한다(S100).
이후, 상기 구획된 로컬 영역(F) 별로 하부 구조를 이루는 금속 배선 패턴의 밀도, 크기 등의 요소를 측정하는데, 이때 메인 패턴 영역과 비패턴 영역 사이에 위치되는 더미 패턴을 고려하여 상기 금속 배선 패턴의 밀도, 크기 등을 측정해야 정확한 수치를 얻을 수 있다(S110).
반도체 소자의 하부 구조를 이루는 금속 배선층을 CMP(Chemical Mechanical Polishing)처리하는 경우 금속 배선이 넓게 형성되거나 작은 금속 배선이 높은 밀도로 위치되는 영역은 주변 영역과의 연마비 차이로 인하여 단차가 발생되며 평탄도에 영향을 받게 된다.
따라서, 그 위로 층간절연막, 포토 레지스트 등이 형성되는 경우 하부 구조의 영향으로 인하여 역시 단차가 발생된다.
반도체 소자가 CMP 처리되는 경우 연마면의 평탄화 정도를 파악하고, 단차가 발생된 로컬 영역은 별도의 OPC를 수행하여야 하므로, 상기 연마면의 평탄화 정도 를 파악하기 위하여 상기 금속 배선 패턴의 밀도, 크기 등의 요소를 측정하는 것이다.
다음으로, CMP 시뮬레이션 프로그램을 실행하여 연마면의 평탄화 정도를 예측하는데, 프로그램 상에서 더미 패턴 영역을 고려하여 상기 측정된 금속 배선 패턴의 밀도, 크기 등의 요소가 프로그램 설정 항목에 입력됨으로써 상기 로컬 영역의 평탄화 정도가 예측될 수 있다(S120).
이와 같이 하여, 로컬 영역들의 평탄화 정도가 예측되면, 평탄화 정도를 기준 수치와 비교하여 단차가 발생된 로컬 영역들(이하, "제1 그룹 영역"이라 함)(F1)과 그렇지 않은 로컬 영역들(이하, "제2 그룹 영역"이라 함)(F2)을 구분하여 분류한다(S130).
상기 단차가 발생된 정도에 따라 상기 로컬 영역들을 제 3 그룹 영역, 제 4 그룹 영역 또는 그 이상의 그룹들로 세분화하여 구분할 수도 있다.
상기 기준 수치는 리소그래피용 빛의 초점 심도에 영향을 줄 수 있을 정도의 단차 수치로서 사전에 설정된 수치이다.
상기 제 1 그룹 영역(F1) 및 상기 제 2 그룹 영역(F2)으로 분류된 영역들에 대하여 MDP(mask data preparation)를 수행한다(S140).
상기 MDP 사이징 룰(sizing rule)은 패턴 밀도에 따라 각각 다르게 적용하며, 디포커싱을 고려하여 패턴의 무너짐(collapse)이 일어나지 않도록 충분한 마진을 갖도록 사이징하는 룰을 사용할 수 있다.
상기 분류된 그룹 영역들 중에서 패턴 밀도가 평균 오차 범위 내인 영역에 대해서는 기존의 데이터베이스 사이즈를 유지하여 OPC를 수행할 수도 있다.
상기 분류된 제 1 그룹 영역(F1) 및 제 2 그룹 영역(F2)은 각각 다른 OPC 규칙(프로그램)을 적용받는다.
상기와 같이 디싱이 발생한 영역들을 고려하여 MDP를 각각 수행하여 데이터베이스를 수립한다.
상기 제1 그룹 영역(F1)과 제2 그룹 영역(F2)이 각각 MDP 처리되면 각각의 로컬 영역들은 원래의 구획 위치로 맞추어져 (레이 아웃 패턴(E)에 대응되는)전체 마스크 패턴 모델이 완성된다.
이후, 상기 완성된 마스크 패턴 모델을 기초로 하여 OPC를 수행하여 실시예에 의한 반도체 소자에 최적화된 마스크 패턴이 제작될 수 있다(S150, S160).
실시예에 사용되는 OPC는, 패턴 크기별 규칙을 제시하는 룰 베이스 OPC(Rule based OPC)와 시뮬레이션 모델을 중심으로 하는 모델 베이스 OPC(Model based OPC) 모두 사용가능하다. 가령, 룰 베이스 OPC의 경우에는 데이터 처리가 용이한 장점이 있으므로 회로패턴이 단순하고 반복적인 메모리 소자에 적합하고, 모델 베이스 OPC의 경우에는 패턴의 정확도가 높은 장점이 있으므로 회로패턴이 다양하게 존재하는 로직 소자에 적합하다.
실시예는 파악된 디싱 영역의 초점심도를 이동시키기 위한 것이 아니라, 실시예는 파악된 디싱 영역을 고려하여 디포커싱된 초점심도에 의해 형성되는 포토 레지스트 패턴을 이용하여 원하는 CD의 패턴을 형성하고자 하는 것이다.
즉, 상기 포토 레지스트의 노광 영역은 초점심도 마진 내에 포커싱이 되면 상부 CD 폭과 하부 CD 폭이 거의 일치하는 형상을 가지며, 디포커싱이 되면 상부 CD 폭과 하부 CD 폭이 일치하지 않는 형상을 가지게 된다.
실시예는 디싱이 발생하는 영역에는 하부 CD 폭이 상부 CD 폭보다 큰 개구부를 갖는 포토레지스트 패턴이 형성되도록 한다. 따라서, 상기 포토레지스트 패턴의 개구부의 하부 CD가 원하는 패턴의 CD와 일치할 수 있도록 하여 상기 포토레지스트 패턴을 마스크로 식각시에 상기 개구부의 하부 CD폭과 동일한 사이즈의 콘택홀이 층간절연막에 형성될 수 있다.
도 5는 실시예에 따른 반도체 소자용 마스크 패턴을 이용하여 형성한 포토 레지스트 패턴을 예시한 실시예이다.
디싱이 발생한 제 1 그룹 영역(F1)과 디싱이 발생하지 않은 제 2 그룹 영역(F2)에 동일한 사이즈의 패턴을 기판(100) 상에 형성하고자 한다.
상기 제 2 그룹 영역(F2)은 기존대로 MDP를 수행하고, 제 1 그룹 영역(F1)은 상기 디싱 효과를 고려하여 레이아웃을 보정한다.
이때, 상기 제 1 그룹 영역(F1)은 디포커싱을 고려하여 패턴 무너짐이 발생하지 않도록 충분한 마진을 가지도록 사이징하는 룰을 사용한다.
상기와 같이 제작된 마스크를 이용하여 기판(100) 상에 형성된 포토 레지스트층(110)을 노광하면 상기 제 1 그룹 영역(F1)의 제 1 노광 영역(110b)은 하부 CD 폭(k)이 상부 CD 폭(k')보다 작다.
상기 제 2 그룹 영역(F2)의 제 2 노광 영역(110a)은 초점 심도 내에 포커싱되어 상부 CD 폭(k)과 하부 CD 폭(k)이 거의 일치한다.
상기 포토레지스트층(110)은 파지티브(positive) 포토레지스트를 사용하여 노광 영역의 포토레지스트가 제거된다.
따라서, 상기 포토레지스트 패턴을 마스크로 상기 기판 예를 들어, 층간 절연막을 식각할 경우 상기 포토레지스트층(110)의 제 1 및 제 2 노광 영역들(110b, 110a)의 하부 CD가 일치하여 원하는 동일한 패턴을 형성할 수 있게 된다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 반도체 소자의 금속 배선 위에 층간 절연막이 형성된 형태를 도시한 단면도.
도 2는 OPC 과정으로 설계된 마스크 패턴(20)을 통하여 반도체 소자의 노광공정을 처리하는 형태를 모식화한 도면.
도 3은 실시예에 따른 반도체 소자용 마스크를 제조하는 공정을 보여주는 순서도.
도 4는 실시예에 따른 반도체 소자용 마스크 패턴 모델이 다수의 로컬 영역으로 분할된 형태를 예시한 도면.
도 5는 실시예에 따른 반도체 소자용 마스크 패턴을 이용하여 형성한 포토 레지스트 패턴을 예시한 실시예.

Claims (10)

  1. 반도체 기판을 복수의 로컬 영역들로 구분하는 단계:
    상기 로컬 영역들의 패턴의 밀도를 파악하는 단계;
    상기 로컬 영역들의 디싱 정도를 파악하는 단계;
    상기 로컬 영역들의 디싱 정도가 오차범위 이내인 경우는 제 1 그룹으로, 상기 디싱 정도가 오차범위를 초과한 경우는 제 2 그룹으로 분류하는 단계;
    상기 제 1 그룹은 기본 데이터베이스 사이즈로 MDP를 수행하고, 상기 제 2 그룹은 상기 MDP와 다른 MDP 사이징 룰을 적용하는 단계; 및
    상기 제 1 및 제 2 그룹들에 대한 데이터베이스를 이용하여 OPC를 수행하는 단계를 포함하는 반도체 소자용 마스크 형성 방법.
  2. 제 1항에 있어서,
    상기 로컬 영역들의 패턴의 밀도를 파악하는 단계에 있어서,
    상기 반도체 기판 상의 더미 패턴들을 포함하여 패턴의 밀도를 파악하는 것을 특징으로 하는 반도체 소자용 마스크 형성 방법.
  3. 제 1항에 있어서,
    상기 제 1 그룹은 초점 심도 마진 내에 초점이 배치되도록 설계되고 상기 제 2 그룹은 초점 심도 마진 밖에 초점이 배치되도록 설계되는 것을 특징으로 하는 반 도체 소자용 마스크 형성 방법.
  4. 제 1항에 있어서,
    상기 로컬 영역들의 디싱 정도를 파악하는 단계에 있어서, 화학적기계적연마 시뮬레이션 툴을 이용하는 것을 특징으로 하는 반도체 소자용 마스크 형성 방법.
  5. 제1항 내지 제4항 중 어느 하나의 마스크 패턴 형성 방법에 의하여 제조되는 반도체 소자용 마스크.
  6. 반도체 기판 상에 평탄 영역과 디싱 영역을 포함하는 포토 레지스트층을 형성하는 단계;
    상기 포토레지스트층 상에 마스크를 배치하는 단계:
    상기 마스크에 의하여 상기 평탄 영역에 상부 CD 폭과 하부 CD 폭이 일치하는 제 1 노광 영역을 형성하고, 상기 디싱 영역에 상부 CD 폭보다 하부 CD 폭이 좁은 제 2 노광 영역을 형성하는 단계; 및
    상기 포토레지스트층을 현상하여 상기 제 1 및 제 2 노광 영역의 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 마스크를 이용한 반도체 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 제 1 노광 영역은 초점이 초점 심도 마진 내에 위치하고, 상기 제 2 노광 영역은 초점이 초점 심도 마진 밖에 위치하는 것을 특징으로 하는 마스크를 이용한 반도체 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 제 1 노광 영역의 하부 CD 폭과 상기 제 2 노광 영역의 하부 CD 폭은 일치하는 것을 특징으로 하는 마스크를 이용한 반도체 소자의 제조 방법.
  9. 제 6항에 있어서,
    상기 마스크를 제조하는 방법은,
    상기 반도체 기판을 복수의 로컬 영역들로 구분하는 단계:
    상기 로컬 영역들의 패턴의 밀도를 파악하는 단계;
    상기 로컬 영역들의 디싱 정도를 파악하는 단계;
    상기 로컬 영역들을 디싱 정도가 오차범위 이내인 경우는 제 1 그룹으로, 상기 디싱 정도가 오차범위를 초과한 경우는 제 2 그룹으로 분류하는 단계;
    상기 제 1 그룹은 기본 데이터베이스 사이즈로 MDP를 수행하고, 상기 제 2 그룹은 상기 MDP와 다른 MDP 사이징 룰을 적용하는 단계; 및
    상기 제 1 및 제 2 그룹들에 대한 데이터베이스를 이용하여 OPC를 수행하는 단계를 포함하는 것을 특징으로 하는 마스크를 이용한 반도체 소자의 제조 방법.
  10. 제 6항에 있어서,
    상기 포토레지스트층은 파지티브 포토레지스트로 이루어지는 것을 특징으로 하는 마스크를 이용한 반도체 소자의 제조 방법.
KR1020070072548A 2007-07-20 2007-07-20 반도체 소자의 제조 방법 KR100902711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070072548A KR100902711B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법
US12/169,577 US20090024978A1 (en) 2007-07-20 2008-07-08 Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070072548A KR100902711B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090009355A true KR20090009355A (ko) 2009-01-23
KR100902711B1 KR100902711B1 (ko) 2009-06-15

Family

ID=40265895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072548A KR100902711B1 (ko) 2007-07-20 2007-07-20 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20090024978A1 (ko)
KR (1) KR100902711B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849436B2 (en) * 2006-08-11 2010-12-07 Dongbu Hitek Co., Ltd. Method of forming dummy pattern
NL2005523A (en) 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
CN103472672B (zh) * 2012-06-06 2016-01-06 中芯国际集成电路制造(上海)有限公司 校正光学邻近校正模型的方法
US8978003B1 (en) * 2013-09-27 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making semiconductor device and a control system for performing the same
CN103699713A (zh) * 2013-11-29 2014-04-02 中国航空无线电电子研究所 一种编队飞机冲突检测方法及其应用
KR102238742B1 (ko) * 2014-09-11 2021-04-12 삼성전자주식회사 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
US10725372B2 (en) 2015-02-12 2020-07-28 Asml Netherlands B.V. Method and apparatus for reticle optimization
US20160365253A1 (en) * 2015-06-09 2016-12-15 Macronix International Co., Ltd. System and method for chemical mechanical planarization process prediction and optimization
US10754414B2 (en) * 2017-09-12 2020-08-25 Ambiq Micro, Inc. Very low power microcontroller system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893800B2 (en) * 2002-09-24 2005-05-17 Agere Systems, Inc. Substrate topography compensation at mask design: 3D OPC topography anchored

Also Published As

Publication number Publication date
KR100902711B1 (ko) 2009-06-15
US20090024978A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
KR100902711B1 (ko) 반도체 소자의 제조 방법
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US7539970B2 (en) Method of manufacturing mask
US7659040B2 (en) Exposure mask and method of manufacturing the same, and semiconductor device manufacturing method
US20100009139A1 (en) Advanced oriented assist features for integrated circuit hole patterns
KR101618405B1 (ko) 마스크 패턴 생성 방법
US9064085B2 (en) Method for adjusting target layout based on intensity of background light in etch mask layer
US9607852B2 (en) Methods of dividing layouts and methods of manufacturing semiconductor devices using the same
EP1752825A2 (en) Lithography Masks and Methods
US8875067B2 (en) Reusable cut mask for multiple layers
CN104157565A (zh) 通过电子束光刻利用单次曝光限定多层图案的方法
US8236697B2 (en) Method for manufacturing semiconductor device
KR100854926B1 (ko) 반도체 소자용 마스크
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
JP2006184702A (ja) パターンデータ補正方法及び半導体装置の製造方法
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
KR100879446B1 (ko) 반도체 소자용 마스크 패턴 및 마스크 패턴 형성 방법
JP2008058961A (ja) リソグラフィプロセスにおけるレジストの限界寸法の変動の修正
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same
TWI789254B (zh) 選擇光刻製程的方法及半導體處理系統
KR100959457B1 (ko) 반도체 소자용 마스크 패턴 및 금속배선 형성 방법
US20210151321A1 (en) Forming contact holes using litho-etch-litho-etch approach
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
JP2007088145A (ja) 半導体装置の製造方法、パターン補正方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee