KR950012688A - 반도체장치의 다층배선 형성방법 - Google Patents

반도체장치의 다층배선 형성방법 Download PDF

Info

Publication number
KR950012688A
KR950012688A KR1019930020618A KR930020618A KR950012688A KR 950012688 A KR950012688 A KR 950012688A KR 1019930020618 A KR1019930020618 A KR 1019930020618A KR 930020618 A KR930020618 A KR 930020618A KR 950012688 A KR950012688 A KR 950012688A
Authority
KR
South Korea
Prior art keywords
layer
wiring
forming
conductive material
layer wiring
Prior art date
Application number
KR1019930020618A
Other languages
English (en)
Other versions
KR960012644B1 (en
Inventor
곽병호
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR93020618A priority Critical patent/KR960012644B1/ko
Publication of KR950012688A publication Critical patent/KR950012688A/ko
Application granted granted Critical
Publication of KR960012644B1 publication Critical patent/KR960012644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다층배선 형성방법에 관한 것으로. 배선층간의 단선 등이 일어나지 않는 신뢰성 우수한 반도체장치를 제조하기 위한 다층배선 형성방법으로서, 반도체기판(10)상에 도전성물질을 증착하고 그 위에 캡층(12)을 형성하는 공정과, 상기 캡층(12) 및 도전성물질층을 소정패턴으로 패터닝하여 제1층배 선(11)을 형성하는 공정, 상기 상기 캡층(12)을 선택적으로 식각하여 상기 제1층배선(11)의 소정부분을 노출시키는 공정, 열처리를 행하여 상기 캡층(12)의 식각된 부분에 상기 제1층배선(11)을 이루는 도전성물질 이 수직성장되도록 하는 공정, 결과물 전면에 층간절연층(16)을 형성하여 평탄화시키는 공정, 상기 층간절 연층(16)을 에치백하여 상기 제1층배선(11)을 노출시키는 공정, 및 상기 결과물상에 제2층배선(17)을 형성하여 상기 제1층배선(11)과 접속시키는 공정으로 이루어진 반도체 장치의 다층배선 형성방법을 제공한다.

Description

반도체장치의 다층배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체장치의 다층배선 형성방법을 도시간 공정순서도.

Claims (6)

  1. 반도체기판(10)상에 도전성물질을 증착하고 그 위에 캡층(12)을 형성하는 공정과, 상기 캡층(12) 및 도전성물질층을 소정패턴으로 패터닝하여 제1층배선(11)을 형성하는 공정, 상기 상기 캡층(12)을 선택적으로 식각하여 상기 제1층배선(11)의 소정부분을 노출시키는 공정, 열처리를 행하여 상기 캡층(12)의 식각된 부분에 상기 제1층배선(11)을 이루는 도전성물질이 수직성장되도록 하는 공정, 결과물 전면에 층간절연층(16)을 형성하여 평탄화시키는 공정. 상기 층간절연층(16)을 에치백하여 상기 제1층배선(11)을 노출시키는 공정, 및 상기 결과물상에 제2층배선(17)을 형성하여 상기 제1층배선(11)과 접속시키는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  2. 제1항에 있어서, 상기 도전성물질층은 알루미늄 또는 알루미늄합금으로 형성하는 것을 특징으로 하는 반도체 장치의 다층배선 형성방법.
  3. 제1항에 있어서, 상기 열처리공정에 의해 상기 캡층(12)의 식각된 부분에서 수직성장되는 도전성물질은 알루미늄힐록(11')임을 특징으로 하는 반도체장치의 다층배선 형성방법.
  4. 제1항에 있어서, 상기 캡층(12)은 제1층배선을 이루는 도전성물질보다 기계적강도가 큰 물질로 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  5. 제4항에 있어서, 상기 캡층은 WSi2, MoSi2등의 실리사이드(silicide) 또는늘 Ti나 Ti를 제이스로 하는 금속인 TiW,TiN를 이용하여 형성하는 것을 특징으로 하는 반도체장치의 다층배선 형성방법.
  6. 제1항에 있어서, 상기 층간절연층(16)은 플라즈마-TEOS(13), SOG(Spin On GIsbaa) (14), 플라즈마-TEOS(15)를 차례로 증착하여 형성함을 특징으로 하는 반도체장치의 다층배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93020618A 1993-10-06 1993-10-06 Method for forming the multilayer wiring of a semiconductor device KR960012644B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93020618A KR960012644B1 (en) 1993-10-06 1993-10-06 Method for forming the multilayer wiring of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93020618A KR960012644B1 (en) 1993-10-06 1993-10-06 Method for forming the multilayer wiring of a semiconductor device

Publications (2)

Publication Number Publication Date
KR950012688A true KR950012688A (ko) 1995-05-16
KR960012644B1 KR960012644B1 (en) 1996-09-23

Family

ID=19365314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93020618A KR960012644B1 (en) 1993-10-06 1993-10-06 Method for forming the multilayer wiring of a semiconductor device

Country Status (1)

Country Link
KR (1) KR960012644B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386420B1 (ko) * 2000-12-20 2003-06-02 주식회사 엘지생활건강 섬유유연제 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386420B1 (ko) * 2000-12-20 2003-06-02 주식회사 엘지생활건강 섬유유연제 조성물

Also Published As

Publication number Publication date
KR960012644B1 (en) 1996-09-23

Similar Documents

Publication Publication Date Title
KR950012688A (ko) 반도체장치의 다층배선 형성방법
KR970053522A (ko) 반도체 장치의 다층배선 형성방법
JPH05251566A (ja) 多層配線構造
KR960039148A (ko) 반도체 장치의 층간접속방법
JP2827063B2 (ja) 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置
KR950021104A (ko) 반도체 장치의 금속 배선층 형성방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
KR970008488A (ko) 반도체소자 배선형성방법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
KR960039282A (ko) 반도체 소자의 배선 제조방법
KR960005847A (ko) 금속배선간 절연막 형성방법
KR970063490A (ko) 반도체 장치의 금속배선 형성방법
KR940010179A (ko) 반도체장치의 층간절연막 평탄화방법
KR970018413A (ko) 반도체장치의 다층배선 형성방법
KR970013216A (ko) 반도체소자의 금속배선 형성방법
KR950009965A (ko) 반도체 소자의 층간 절연막 형성방법
KR960002636A (ko) 금속 층간 절연막 형성 방법
KR970052939A (ko) 반도체 소자의 금속배선 형성방법
KR940016618A (ko) 반도체장치의 제조방법
KR970052941A (ko) 반도체 소자의 금속배선방법
KR970013212A (ko) 반도체 소자의 배선구조 및 그 제조방법
KR960005957A (ko) 다층배선 형성방법
KR960019511A (ko) 반도체장치의 제조방법
KR950034605A (ko) 반도체 소자의 배선층 상호 연결방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee