JP2827063B2 - 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 - Google Patents
半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置Info
- Publication number
- JP2827063B2 JP2827063B2 JP3349083A JP34908391A JP2827063B2 JP 2827063 B2 JP2827063 B2 JP 2827063B2 JP 3349083 A JP3349083 A JP 3349083A JP 34908391 A JP34908391 A JP 34908391A JP 2827063 B2 JP2827063 B2 JP 2827063B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- contact plug
- tin
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多層配線技術が用いら
れたバイポーラＬＳＩ、ＭＯＳＬＳＩ等の多層構造を有
する半導体装置のコンタクトプラグ形成方法、半導体装
置の多層配線の形成方法及び半導体装置に関する。
れたバイポーラＬＳＩ、ＭＯＳＬＳＩ等の多層構造を有
する半導体装置のコンタクトプラグ形成方法、半導体装
置の多層配線の形成方法及び半導体装置に関する。
【０００２】
【従来の技術】多層配線技術を用いる利点は言うまでも
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とＳｉ基板との間のコンタクト特性が良好でし
ることが必要である。
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とＳｉ基板との間のコンタクト特性が良好でし
ることが必要である。
【０００３】従来、コンタクトプラグの材質としてＷ、
ｐｏｌｉ−Ｓｉ、Ａｌ−Ｓｉ等が、下層配線の材質とし
てＷ、Ａｌ−Ｓｉ等が用いられていた。
ｐｏｌｉ−Ｓｉ、Ａｌ−Ｓｉ等が、下層配線の材質とし
てＷ、Ａｌ−Ｓｉ等が用いられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、デバイ
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Ｓｉ界面に生
成される自然酸化膜に対して非常にデリケートで、Ｗの
コンタクトプラグについては、下地のＳｉを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Ｓｉ界面に生
成される自然酸化膜に対して非常にデリケートで、Ｗの
コンタクトプラグについては、下地のＳｉを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
【０００５】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ形成方法、
半導体装置の多層配線の形成方法及び半導体装置を提供
することにある。
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ形成方法、
半導体装置の多層配線の形成方法及び半導体装置を提供
することにある。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置のコンタクトプラグ形成方法は、Ｓｉ基体の
表面に形成された層間絶縁膜にコンタクトホールを形成
する工程と、前記コンタクトホールをＴｉで埋めてコン
タクトプラグを形成する工程と、前記コンタクトプラグ
に熱処理を施して同時にチッ化及びシリサイド化を行う
ことにより、上から下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳ
ｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構
造を有するコンタクトプラグとする工程とを有してい
る。
半導体装置のコンタクトプラグ形成方法は、Ｓｉ基体の
表面に形成された層間絶縁膜にコンタクトホールを形成
する工程と、前記コンタクトホールをＴｉで埋めてコン
タクトプラグを形成する工程と、前記コンタクトプラグ
に熱処理を施して同時にチッ化及びシリサイド化を行う
ことにより、上から下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳ
ｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構
造を有するコンタクトプラグとする工程とを有してい
る。
【０００７】本発明の請求項２に係る半導体装置の多層
配線の形成方法は、Ｓｉ基体の表面に形成された層間絶
縁膜にコンタクトホールを形成する工程と、前記コンタ
クトホールをＴｉで埋めてコンタクトプラグを形成する
工程と、前記コンタクトプラグに熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔｉ
Ｓｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグとする工程と、前記層間絶縁膜の表面にＴｉＮ膜及
び導電膜を形成する工程と、前記ＴｉＮ膜及び導電膜に
ホトリソグラフィエッチングにて導電膜からなる多層配
線を形成する工程と、前記導電膜が露出している郁分に
ＴｉＮ膜を形成する工程とを有している。
配線の形成方法は、Ｓｉ基体の表面に形成された層間絶
縁膜にコンタクトホールを形成する工程と、前記コンタ
クトホールをＴｉで埋めてコンタクトプラグを形成する
工程と、前記コンタクトプラグに熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔｉ
Ｓｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグとする工程と、前記層間絶縁膜の表面にＴｉＮ膜及
び導電膜を形成する工程と、前記ＴｉＮ膜及び導電膜に
ホトリソグラフィエッチングにて導電膜からなる多層配
線を形成する工程と、前記導電膜が露出している郁分に
ＴｉＮ膜を形成する工程とを有している。
【０００８】本発明の請求項３に係る半導体装置は、Ｓ
ｉ基体の表面の層間絶縁膜に形成されたコンタクトホー
ルと、このコンタクトホールに形成されたＴｉのコンタ
クトプラグと、このコンタクトプラグに接続されて、前
記層間絶縁膜の表面に形成された多層配線と、この多層
配線を被覆するＴｉＮ膜とを備えており、前記コンタク
トプラグは、熱処理を施して同時にチッ化及びシリサイ
ド化を行うことにより、上から下にかけてＴｉＮ ｘ ／Ｔ
ｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実
数）の層構造を有しており、前記多層配線とコンタクト
プラグとの間にもＴｉＮ膜が形成されている。
ｉ基体の表面の層間絶縁膜に形成されたコンタクトホー
ルと、このコンタクトホールに形成されたＴｉのコンタ
クトプラグと、このコンタクトプラグに接続されて、前
記層間絶縁膜の表面に形成された多層配線と、この多層
配線を被覆するＴｉＮ膜とを備えており、前記コンタク
トプラグは、熱処理を施して同時にチッ化及びシリサイ
ド化を行うことにより、上から下にかけてＴｉＮ ｘ ／Ｔ
ｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実
数）の層構造を有しており、前記多層配線とコンタクト
プラグとの間にもＴｉＮ膜が形成されている。
【０００９】本発明の請求項４に係る半導体装置の多層
配線は、Ｃｕ膜からなる。
配線は、Ｃｕ膜からなる。
【００１０】
【実施例】
以下、本発明の実施例を図面を参照しつつ説
明する。図１は本発明の第１の実施例に係る半導体装置
のコンタクトプラグ形成方法によって形成されるコンタ
クトプラグの断面図、図２は本発明の第１の実施例に係
る半導体装置のコンタクトプラグ形成方法の説明図であ
る。
明する。図１は本発明の第１の実施例に係る半導体装置
のコンタクトプラグ形成方法によって形成されるコンタ
クトプラグの断面図、図２は本発明の第１の実施例に係
る半導体装置のコンタクトプラグ形成方法の説明図であ
る。
【００１１】本発明の第１の実施例に係る半導体装置の
コンタクトプラグ形成方法は、Ｓｉ基体１０の表面に形
成されたＳｉＯ ２ からなる層間絶縁膜２０にコンタクト
ホール３０を形成する工程と、前記コンタクトホール３
０をＴｉで埋めてコンタクトプラグ４０を形成する工程
と、前記コンタクトプラグ４０′に熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔ
ｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクト
プラグ４０′とする工程とを有している。
コンタクトプラグ形成方法は、Ｓｉ基体１０の表面に形
成されたＳｉＯ ２ からなる層間絶縁膜２０にコンタクト
ホール３０を形成する工程と、前記コンタクトホール３
０をＴｉで埋めてコンタクトプラグ４０を形成する工程
と、前記コンタクトプラグ４０′に熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔ
ｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクト
プラグ４０′とする工程とを有している。
【００１２】まず、Ｓｉ基体１０を高温の酸素雰囲気中
にさらして、Ｓｉ基体１０の表面に均一なＳｉＯ ２ の層
間絶縁膜２０を形成する。そして、層間絶縁膜２０に対
し、ホトリソグラフィエッチングを施してコンタクトホ
ール３０を形成する（図２（ａ）参照）。
にさらして、Ｓｉ基体１０の表面に均一なＳｉＯ ２ の層
間絶縁膜２０を形成する。そして、層間絶縁膜２０に対
し、ホトリソグラフィエッチングを施してコンタクトホ
ール３０を形成する（図２（ａ）参照）。
【００１３】次に、コンタクトホール３０の界面に形成
された自然酸化膜を除去して前処理を行い、層間絶縁膜
２０に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積さ
せる。これにより、コンタクトホール３０がＴｉで埋ま
る。そして、層間絶縁膜２０の表面に形成されたＴｉの
膜を除去することでＴｉのコンタクトプラグ４０が形成
される（図２（ｂ）参照）。なお、このコンタクトプラ
グ４０の形成にあたっては、コンタクトホール３０が微
細であることを考慮して、ＰＶＤ法よりＣＶＤ法を用い
ることが望ましい。
された自然酸化膜を除去して前処理を行い、層間絶縁膜
２０に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積さ
せる。これにより、コンタクトホール３０がＴｉで埋ま
る。そして、層間絶縁膜２０の表面に形成されたＴｉの
膜を除去することでＴｉのコンタクトプラグ４０が形成
される（図２（ｂ）参照）。なお、このコンタクトプラ
グ４０の形成にあたっては、コンタクトホール３０が微
細であることを考慮して、ＰＶＤ法よりＣＶＤ法を用い
ることが望ましい。
【００１４】さらに、Ｔｉのコンタクトプラグ４０を形
成した後に、ランプアニール等の熱処理を行い、チッ化
とシリサイド化とを同時に行う。このチッ化とシリサイ
ド化を行うことにより、図１に示すように、上から下に
かけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔｉ
Ｓｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグ４０′が形成される。なお、図面では、ＴｉＮ／Ｔ
ｉ／ＴｉＳｉ ２ の層構造を有しているコンタクトプラグ
４０′を示している。
成した後に、ランプアニール等の熱処理を行い、チッ化
とシリサイド化とを同時に行う。このチッ化とシリサイ
ド化を行うことにより、図１に示すように、上から下に
かけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔｉ
Ｓｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグ４０′が形成される。なお、図面では、ＴｉＮ／Ｔ
ｉ／ＴｉＳｉ ２ の層構造を有しているコンタクトプラグ
４０′を示している。
【００１５】この方法では、コンタクトプラグ４０′の
上層に化学的に安定したＴｉＮ ｘ （図１ではＴｉＮ）が
形成されているので、コンタクトプラグ４０′を形成し
た後に、コンタクトプラグ４０′と後述する多層配線５
０との間に絶縁物が生成されることはない。
上層に化学的に安定したＴｉＮ ｘ （図１ではＴｉＮ）が
形成されているので、コンタクトプラグ４０′を形成し
た後に、コンタクトプラグ４０′と後述する多層配線５
０との間に絶縁物が生成されることはない。
【００１６】また、この方法では、コンタクトプラグ４
０′の下層のＴｉ／Ｓｉ界面に生じたＴｉＯ ２ やＴｉ ３
Ｓｉ ５ 等を化学的に安定である上に低抵抗であるという
性質を有するＴｉＳｉ ｙ （図１ではＴｉＳｉ ２ ）に変化
させる。即ち、比較的低いエネルギーで形成されるＴｉ
３ Ｓｉ ５ やＴｉＳｉ等を抵抗の少ないＴｉＳｉ ｙ に変化
させることで、安定かつ低抵抗なコンタクト面が形成さ
れ、その結果、良好なコンタクト特性が得られるのであ
る。
０′の下層のＴｉ／Ｓｉ界面に生じたＴｉＯ ２ やＴｉ ３
Ｓｉ ５ 等を化学的に安定である上に低抵抗であるという
性質を有するＴｉＳｉ ｙ （図１ではＴｉＳｉ ２ ）に変化
させる。即ち、比較的低いエネルギーで形成されるＴｉ
３ Ｓｉ ５ やＴｉＳｉ等を抵抗の少ないＴｉＳｉ ｙ に変化
させることで、安定かつ低抵抗なコンタクト面が形成さ
れ、その結果、良好なコンタクト特性が得られるのであ
る。
【００１７】なお、このように形成されたコンタクトプ
ラグ４０′及び層間絶縁膜２０の表面にＣＶＤ法又はＰ
ＶＤ法によりＣｕ又はＡｌの導電膜を形成し（図２
（ｃ）参照）、この導電膜にホトリソグラフィエッチン
グを施すことにより、コンタクトプラグ４０′の上にＣ
ｕからなる多層配線５０を形成する（図１参照）。
ラグ４０′及び層間絶縁膜２０の表面にＣＶＤ法又はＰ
ＶＤ法によりＣｕ又はＡｌの導電膜を形成し（図２
（ｃ）参照）、この導電膜にホトリソグラフィエッチン
グを施すことにより、コンタクトプラグ４０′の上にＣ
ｕからなる多層配線５０を形成する（図１参照）。
【００１８】次に、本発明の第２の実施例に係る半導体
装置の多層配線の形成方法について説明する。図３は本
発明の第２の実施例に係る半導体装置の多層配線を形成
する方法を説明するための図面である。
装置の多層配線の形成方法について説明する。図３は本
発明の第２の実施例に係る半導体装置の多層配線を形成
する方法を説明するための図面である。
【００１９】本発明の第２の実施例に係る半導体装置の
多層配線の形成方法は、Ｓｉ基体１０の表面に形成され
た層間絶縁膜２０にコンタクトホール３０を形成する工
程と、前記コンタクトホール３０をＴｉで埋めてコンタ
クトプラグ６０を形成する工程と、前記コンタクトプラ
グ６０に熱処理を施して同時にチッ化及びシリサイド化
を行うことにより、上から下にかけてＴｉＮ ｘ ／Ｔｉ／
ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実数）
の層構造を有するコンタクトプラグ６０′とする工程
と、前記層間絶縁膜２０を窒素雰囲気中で熱処理してコ
ンタクトプラグ６０′の上部表面をチッ化する工程と、
前記層間絶縁膜２０の表面にＴｉＮ膜７０及び導電膜と
してのＣｕ膜８０を形成する工程と、前記ＴｉＮ膜７０
及びＣｕ膜６０にホトリソグラフィエッチングにてＣｕ
膜８０からなる多層配線５０を形成する工程と、前記Ｃ
ｕ膜８０が露出している部分にＴｉＮ膜７０を形成する
工程とを有している。
多層配線の形成方法は、Ｓｉ基体１０の表面に形成され
た層間絶縁膜２０にコンタクトホール３０を形成する工
程と、前記コンタクトホール３０をＴｉで埋めてコンタ
クトプラグ６０を形成する工程と、前記コンタクトプラ
グ６０に熱処理を施して同時にチッ化及びシリサイド化
を行うことにより、上から下にかけてＴｉＮ ｘ ／Ｔｉ／
ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙは実数）
の層構造を有するコンタクトプラグ６０′とする工程
と、前記層間絶縁膜２０を窒素雰囲気中で熱処理してコ
ンタクトプラグ６０′の上部表面をチッ化する工程と、
前記層間絶縁膜２０の表面にＴｉＮ膜７０及び導電膜と
してのＣｕ膜８０を形成する工程と、前記ＴｉＮ膜７０
及びＣｕ膜６０にホトリソグラフィエッチングにてＣｕ
膜８０からなる多層配線５０を形成する工程と、前記Ｃ
ｕ膜８０が露出している部分にＴｉＮ膜７０を形成する
工程とを有している。
【００２０】まず、Ｓｉ基体１０の表面に層間絶縁膜２
０を形成し、この層間絶縁膜２０にコンタクトホール３
０を形成する（図３（ａ）参照）。その後、前処理を行
って、層間絶縁膜２０に対してＣＶＤ法又はＰＶＤ法に
よりＴｉを堆積させることで、コンタクトホール３０を
Ｔｉで埋めてコンタクトプラグ６０を形成する（図３
（ｂ）参照）。なお、このプロセスは、上述した第１の
実施例におけるコンタクトプラグ４０を形成するプロセ
スと同一である。
０を形成し、この層間絶縁膜２０にコンタクトホール３
０を形成する（図３（ａ）参照）。その後、前処理を行
って、層間絶縁膜２０に対してＣＶＤ法又はＰＶＤ法に
よりＴｉを堆積させることで、コンタクトホール３０を
Ｔｉで埋めてコンタクトプラグ６０を形成する（図３
（ｂ）参照）。なお、このプロセスは、上述した第１の
実施例におけるコンタクトプラグ４０を形成するプロセ
スと同一である。
【００２１】その後、前記コンタクトプラグ６０を形成
した後に、ランプアニール等の熱処理を行い、チッ化と
シリサイド化とを同時に行う。このチッ化とシリサイド
化を行うことにより、図３（ｃ）に示すように、上から
下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／
ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタク
トプラグ６０′が形成される。なお、このプロセスは、
上述した第１の実施例におけるコンタクトプラグ４０′
を形成するプロセスと同一である。
した後に、ランプアニール等の熱処理を行い、チッ化と
シリサイド化とを同時に行う。このチッ化とシリサイド
化を行うことにより、図３（ｃ）に示すように、上から
下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／
ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタク
トプラグ６０′が形成される。なお、このプロセスは、
上述した第１の実施例におけるコンタクトプラグ４０′
を形成するプロセスと同一である。
【００２２】その後、層間絶縁膜２０の表面を窒素雰囲
気中にさらしてランプアニール等の熱処理を行って、コ
ンタクトプラグ６０′の表面上部をチッ化しバリア性を
持た せる（図３（ｃ）参照）。その上で、層間絶縁膜２
０の表面にＰＶＤ法によりＴｉＮ膜７０と導電膜として
のＣｕ膜８０を順次形成する（図３（ｄ）参照）。
気中にさらしてランプアニール等の熱処理を行って、コ
ンタクトプラグ６０′の表面上部をチッ化しバリア性を
持た せる（図３（ｃ）参照）。その上で、層間絶縁膜２
０の表面にＰＶＤ法によりＴｉＮ膜７０と導電膜として
のＣｕ膜８０を順次形成する（図３（ｄ）参照）。
【００２３】そして、ＴｉＮ膜７０、Ｃｕ膜８０に対し
てホトリソグラフィエッチングを施して、コンタクトプ
ラグ６０の上にＣｕ膜８０からなる多層配線５０を形成
する。このとき、コンタクトプラグ６０と多層配線５０
との間には、ＴｉＮ膜７０が介在している。その後、Ｐ
ＶＤ法によりＣｕ膜からなる多層配線５０の表面、すな
わちＣｕ膜８０が露出している部分にＴｉＮ膜５１を形
成する（図３（ｅ）参照）。
てホトリソグラフィエッチングを施して、コンタクトプ
ラグ６０の上にＣｕ膜８０からなる多層配線５０を形成
する。このとき、コンタクトプラグ６０と多層配線５０
との間には、ＴｉＮ膜７０が介在している。その後、Ｐ
ＶＤ法によりＣｕ膜からなる多層配線５０の表面、すな
わちＣｕ膜８０が露出している部分にＴｉＮ膜５１を形
成する（図３（ｅ）参照）。
【００２４】上記したように、コンタクトプラグ６０の
上部表面をチッ化し、しかも多層配線５０の表面及びコ
ンタクトプラグ６０との間にＴｉＮ膜７０を形成するこ
とにより、バリア性を持たせているため、多層配線５０
の上に形成される絶縁膜に多層配線５０を形成する原子
が拡散しないので良好なバリアとなる。それ故、デバイ
スの寸法の縮小化に伴って配線幅が縮小しても、その性
能や信頼性の点で問題が生じることはない。
上部表面をチッ化し、しかも多層配線５０の表面及びコ
ンタクトプラグ６０との間にＴｉＮ膜７０を形成するこ
とにより、バリア性を持たせているため、多層配線５０
の上に形成される絶縁膜に多層配線５０を形成する原子
が拡散しないので良好なバリアとなる。それ故、デバイ
スの寸法の縮小化に伴って配線幅が縮小しても、その性
能や信頼性の点で問題が生じることはない。
【００２５】また、コンタクトプラグ６０の材料として
化学的に安定で低抵抗のＴｉを用いる一方、多層配線５
０として信頼性が高く、低抵抗でマイグレーションの強
いＣｕを用いており、両者の優れた性質が上手に噛み合
うことにより、コンタクトプラグ６０に関しては勿論の
こと、多層配線に関しても、次世代の微細なデバイスに
対して十分対応可能となる。
化学的に安定で低抵抗のＴｉを用いる一方、多層配線５
０として信頼性が高く、低抵抗でマイグレーションの強
いＣｕを用いており、両者の優れた性質が上手に噛み合
うことにより、コンタクトプラグ６０に関しては勿論の
こと、多層配線に関しても、次世代の微細なデバイスに
対して十分対応可能となる。
【００２６】なお、上述した第２の実施例では、多層配
線５０となる導電膜としてＣｕ膜８０を選択したが、本
発明は他の導電性材料で導電膜を形成することも含まれ
るのは勿論である。ただし、多層配線５０としては、導
電性能や経済性等を考慮すると、Ｃｕ膜であることが好
ましい。
線５０となる導電膜としてＣｕ膜８０を選択したが、本
発明は他の導電性材料で導電膜を形成することも含まれ
るのは勿論である。ただし、多層配線５０としては、導
電性能や経済性等を考慮すると、Ｃｕ膜であることが好
ましい。
【００２７】
【発明の効果】
本発明の請求項１に係る半導体装置の多
層配線の形成方法は、Ｓｉ基体の表面に形成された層間
絶縁膜にコンタクトホールを形成する工程と、前記コン
タクトホールをＴｉで埋めてコンタクトプラグを形成す
る工程と、前記コンタクトプラグに熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔ
ｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクト
プラグとする工程とを有している。
層配線の形成方法は、Ｓｉ基体の表面に形成された層間
絶縁膜にコンタクトホールを形成する工程と、前記コン
タクトホールをＴｉで埋めてコンタクトプラグを形成す
る工程と、前記コンタクトプラグに熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔ
ｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタクト
プラグとする工程とを有している。
【００２８】この方法によると、コンタクトプラグの上
層に、化学的に安定したＴｉＮ ｘ が形成されるので、コ
ンタクトプラグの形成後にコンタクトプラグの上層に絶
縁物が生成されることがない。また、この方法による
と、コンタクトプラグの下層に化学的に安定であるとと
もに、低抵抗であるＴｉＳｉ ｙ が形成されるので、安定
かつ低抵抗なコンタクト面が形成され、より良好なコン
タクト特性を得ることができる。
層に、化学的に安定したＴｉＮ ｘ が形成されるので、コ
ンタクトプラグの形成後にコンタクトプラグの上層に絶
縁物が生成されることがない。また、この方法による
と、コンタクトプラグの下層に化学的に安定であるとと
もに、低抵抗であるＴｉＳｉ ｙ が形成されるので、安定
かつ低抵抗なコンタクト面が形成され、より良好なコン
タクト特性を得ることができる。
【００２９】また、本発明の請求項２に係る半導体装置
の多層配線の形成方法は、Ｓｉ基体の表面に形成された
層間絶縁膜にコンタクトホールを形成する工程と、前記
コンタクトホールをＴｉで埋めてコンタクトプラグを形
成する工程と、前記コンタクトプラグに熱処理を施して
同時にチッ化及びシリサイド化を行うことにより、上か
ら下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ
／ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタ
クトプラグとする工程と、前記層間絶縁膜の表面にＴｉ
Ｎ膜及び導電膜を形成する工程と、前記ＴｉＮ膜及び導
電膜にホトリソグラフィエッチングにて導電膜からなる
多層配線を形成する工程と、前記導電膜が露出している
部分にＴｉＮ膜を形成する工程とを有している。
の多層配線の形成方法は、Ｓｉ基体の表面に形成された
層間絶縁膜にコンタクトホールを形成する工程と、前記
コンタクトホールをＴｉで埋めてコンタクトプラグを形
成する工程と、前記コンタクトプラグに熱処理を施して
同時にチッ化及びシリサイド化を行うことにより、上か
ら下にかけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ
／ＴｉＳｉ ｙ （ｘ、ｙは実数）の層構造を有するコンタ
クトプラグとする工程と、前記層間絶縁膜の表面にＴｉ
Ｎ膜及び導電膜を形成する工程と、前記ＴｉＮ膜及び導
電膜にホトリソグラフィエッチングにて導電膜からなる
多層配線を形成する工程と、前記導電膜が露出している
部分にＴｉＮ膜を形成する工程とを有している。
【００３０】この方法によると、コンタクトプラグと多
層配線との間にバリア性に優れたＴｉＮ膜を形成すると
ともに、多層配線をすべてＴｉＮ膜で覆うので、より信
頼性が高く、より幅寸法の狭い多層配線をも形成するこ
とができ、次世代のより微細なデバイスに十分対応する
ことができるようになる。
層配線との間にバリア性に優れたＴｉＮ膜を形成すると
ともに、多層配線をすべてＴｉＮ膜で覆うので、より信
頼性が高く、より幅寸法の狭い多層配線をも形成するこ
とができ、次世代のより微細なデバイスに十分対応する
ことができるようになる。
【００３１】さらに、本発明の請求項３に係る半導体装
置は、Ｓｉ基体の表面の層間絶縁膜に形成されたコンタ
クトホールと、このコンタクトホールに形成されたＴｉ
のコンタクトプラグと、このコンタクトプラグに接続さ
れて、前記層間絶縁膜の表面に形成された多層配線と、
この多層配線を被覆するＴｉＮ膜とを備えており、前記
コンタクトプラグは、熱処理を施して同時にチッ化及び
シリサイド化を行うことにより、上から下にかけてＴｉ
Ｎ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ
ｙ （ｘ、ｙは実数）の層構造を有しており、前記多層配
線とコンタクトプラグとの間にもＴｉＮ膜が形成されて
いる。
置は、Ｓｉ基体の表面の層間絶縁膜に形成されたコンタ
クトホールと、このコンタクトホールに形成されたＴｉ
のコンタクトプラグと、このコンタクトプラグに接続さ
れて、前記層間絶縁膜の表面に形成された多層配線と、
この多層配線を被覆するＴｉＮ膜とを備えており、前記
コンタクトプラグは、熱処理を施して同時にチッ化及び
シリサイド化を行うことにより、上から下にかけてＴｉ
Ｎ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ
ｙ （ｘ、ｙは実数）の層構造を有しており、前記多層配
線とコンタクトプラグとの間にもＴｉＮ膜が形成されて
いる。
【００３２】このため、この半導体装置では、コンタク
トプラグと多層配線との間にバリア性に優れたＴｉＮ膜
を形成されているとともに、多層配線がすべてＴｉＮ膜
で覆われているので、より信頼性が高く、より幅寸法の
狭い多層配線を有する半導体装置となり、次世代のより
微細なデバイスとして好適なものとなる。
トプラグと多層配線との間にバリア性に優れたＴｉＮ膜
を形成されているとともに、多層配線がすべてＴｉＮ膜
で覆われているので、より信頼性が高く、より幅寸法の
狭い多層配線を有する半導体装置となり、次世代のより
微細なデバイスとして好適なものとなる。
【００３３】また、本発明の請求項４に係る半導体装置
における多層配線は、Ｃｕ膜からなっている。
における多層配線は、Ｃｕ膜からなっている。
【００３４】多層配線として信頼性が高く、低抵抗でマ
イグレーションの強いＣｕを用いているので、コンタク
トプラグに関しては勿論のこと、多層配線に関しても、
次世代の微細なデバイスに対して十分対応可能となる。
イグレーションの強いＣｕを用いているので、コンタク
トプラグに関しては勿論のこと、多層配線に関しても、
次世代の微細なデバイスに対して十分対応可能となる。
【図１】本発明の第１の実施例に係る半導体装置のコン
タクトプラグ形成方法によって形成されるコンタクトプ
ラグの断面図である。
タクトプラグ形成方法によって形成されるコンタクトプ
ラグの断面図である。
【図２】本発明の第１の実施例に係る半導体装置のコン
タクトプラグ形成方法の説明図である。
タクトプラグ形成方法の説明図である。
【図３】本発明の第２の実施例に係る半導体装置の多層
配線を形成する方法を説明する ための図面である。
配線を形成する方法を説明する ための図面である。
１０ Ｓｉ基体 ２０ 層間絶縁膜 ３０ コンタクトホール ４０ コンタクトプラグ４０′ コンタクトプラグ（上から下にかけてＴｉＮ ｘ
／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙ
は実数）の層構造を有する） ５０ 多層配線
／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ ｙ （ｘ、ｙ
は実数）の層構造を有する） ５０ 多層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 弘美 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 福島 信教 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭64−73743（ＪＰ，Ａ) 特開 昭60−66450（ＪＰ，Ａ) 特開 平４−370955（ＪＰ，Ａ) 特開 平４−280453（ＪＰ，Ａ) 特開 平４−279046（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 Ｓｉ基体の表面に形成された層間絶縁膜
にコンタクトホールを形成する工程と、前記コンタクト
ホールをＴｉで埋めてコンタクトプラグを形成する工程
と、前記コンタクトプラグに熱処理を施して同時にチッ
化及びシリサイド化を行うことにより、上から下にかけ
てＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ
ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプラグ
とする工程とを具備したことを特徴とする半導体装置の
コンタクトプラグ形成方法。 - 【請求項２】 Ｓｉ基体の表面に形成された層間絶縁膜
にコンタクトホールを形成する工程と、前記コンタクト
ホールをＴｉで埋めてコンタクトプラグを形成する工程
と、前記コンタクトプラグに熱処理を施して同時にチッ
化及びシリサイド化を行うことにより、上から下にかけ
てＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／ＴｉＳｉ
ｙ （ｘ、ｙは実数）の層構造を有するコンタクトプラグ
とする工程と、前記層間絶縁膜の表面にＴｉＮ膜及び導
電膜を形成する工程と、前記ＴｉＮ膜及び導電膜にホト
リソグラフィエッチングにて導電膜からなる多層配線を
形成する工程と、前記導電膜が露出している部分にＴｉ
Ｎ膜を形成する工程とを具備したことを特徴とする半導
体装置の多層配線の形成方法。 - 【請求項３】 Ｓｉ基体の表面の層間絶縁膜に形成され
たコンタクトホールと、このコンタクトホールに形成さ
れたＴｉのコンタクトプラグと、このコンタクトプラグ
に接続されて、前記層間絶縁膜の表面に形成された多層
配線と、この多層配線を被覆するＴｉＮ膜とを具備して
おり、前記コンタクトプラグは、熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮ ｘ ／Ｔｉ／ＴｉＳｉ ｙ 又はＴｉＮ ｘ ／Ｔｉ
Ｓｉ ｙ （ｘ、ｙは実数）の層構造を有しており、前記多
層配線とコンタクトプラグとの間にもＴｉＮ膜が形成さ
れていることを特徴とする半導体装置。 - 【請求項４】 前記多層配線が、Ｃｕ脱からなることを
特徴とする請求項３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
| US07/983,438 US5312774A (en) | 1991-12-05 | 1992-12-03 | Method for manufacturing a semiconductor device comprising titanium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160273A JPH05160273A (ja) | 1993-06-25 |
| JP2827063B2 true JP2827063B2 (ja) | 1998-11-18 |
Family
ID=18401378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349083A Expired - Fee Related JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827063B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066450A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 多層配線 |
| JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
| JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
| JPH04280453A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04370955A (ja) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 集積回路の配線法 |
-
1991
- 1991-12-05 JP JP3349083A patent/JP2827063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05160273A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US7186664B2 (en) | Methods and structures for metal interconnections in integrated circuits | |
| US6143655A (en) | Methods and structures for silver interconnections in integrated circuits | |
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
| JP2827063B2 (ja) | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 | |
| JPH08124926A (ja) | 配線の形成方法 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100305208B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100289653B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| KR100373364B1 (ko) | 금속배선 형성방법 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| KR0171016B1 (ko) | 반도체 소자의 금속배선방법 | |
| TW423139B (en) | Method for forming barrier layer on copper surface | |
| TW463305B (en) | Method for decreasing the RC delay time of conductor contact | |
| KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH04294531A (ja) | タングステン膜の形成方法 | |
| KR950007028A (ko) | 반도체 소자의 금속배선 적층방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |