KR970013212A - 반도체 소자의 배선구조 및 그 제조방법 - Google Patents
반도체 소자의 배선구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR970013212A KR970013212A KR1019950024918A KR19950024918A KR970013212A KR 970013212 A KR970013212 A KR 970013212A KR 1019950024918 A KR1019950024918 A KR 1019950024918A KR 19950024918 A KR19950024918 A KR 19950024918A KR 970013212 A KR970013212 A KR 970013212A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive film
- insulating film
- lower conductive
- forming
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000005498 polishing Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910008484 TiSi Inorganic materials 0.000 claims 1
- -1 TiSi 2 and WSi 2 Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 배선구조 및 그 제조방법에 관한 것으로, 접속구멍이 형성된 절연막을 포함하는 단차를 갖는 기판 상에 하부 도전성막을 형성하는 공정과; 낮은 토폴로지 영역의 기판 상에 절연막 패턴을 형성하는 공정과; 상기 하부 도전성막 및 절연막 패턴 상에 상부 도전성막을 형성하는 공정 및; 상기 하부 도전성막과 절연막 패턴 및 상부 도전성막을 식각하여 배선 패턴을 형성하는 공정을 구비하여 소자 제조를 완료하므로써, 1) 다층구조를 갖는 평탄화된 배선 패턴을 형성할 수 있게 되어 후속 공정 진행시, 단차가 개선된 평탄한 상태에서 사진식각공정을 적용할 수 있으므로 정밀하고 정확한 패턴을 형성할 수 있으며, 2) 기존의 배선형성 공정과 절연막 평탄화 공정을, 절연막이 개재된 전도성막의 적층구조로 한꺼번에 형성할 수 있게 되어 공정 단순화를 기할 수 있고, 3)절연막의 CMP법에 의한 에치-백 공정시 하부 도전성막이 식각 저지막(etch stopperlayer)으로 작용하므로 연마 종점이 용이하다는 잇점을 가지게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(가)도 내지 제1(사)도는 본 발명에 따른 반도체 소자의 배선 제조 공정을 도시한 공정수순도.
Claims (7)
- 단차를 갖는 반도체 기판 및; 상기 기판의 낮은 토폴로지 영역에서는 도전성막 내부에 절연막이 포함된 적층 구조를 가지며, 높은 토폴로지 영역에서는 단일 도전성막 구조를 갖도록 이루어진 평탄화된 다층 구조의 배선 패턴을 구비하여 이루어진 것을 특징으로 하는 반도체 소자의 배선구조.
- 접속구멍이 형성된 절연막을 포함하는 단차를 갖는 기판 상에 하부 도전성막을 형성하는 공정과; 낮은 토폴로지 영역의 하부 도전막 상에 절연막 패턴을 형성하는 공정과; 상기 하부 도전성막 및 절연막 패턴상에 상부 도전성막을 형성하는 공정 및; 상기 하부 도전성막과 절연막 패턴 및 상부 도전성막을 식각하여 배선 패턴을 형성하는 공정을 구비하여 형성되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제2항에 있어서, 상기 절연막 패턴은 토폴로지가 높은 영역의 기판상에 형성된 하부 도전성막과 동일 높이를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제2항에 있어서, 상기 절연막 패턴은 하부 도전성막 상에 기판의 단차보다 높은 두께의 절연막을 증착하는 공정 및; 상기 절연막을 화학적물리적연마법으로 에치-백하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제2항에 있어서, 상기 하부 도전성막은 화학기상증착법에 의해 등각으로 증착되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제2항에 있어서, 상기 상부 도전성막은 스퍼터링법으로 형성되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
- 제2항에 있어서, 상기 하부 도전성막은 AI, Cu, W등의 금속성 물질이나 TiSi2, WSi2 등의 금속화합물, 또는 도핑된 실리콘막 등의 반도체 물질 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024918A KR0186081B1 (ko) | 1995-08-12 | 1995-08-12 | 반도체 소자의 배선구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024918A KR0186081B1 (ko) | 1995-08-12 | 1995-08-12 | 반도체 소자의 배선구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013212A true KR970013212A (ko) | 1997-03-29 |
| KR0186081B1 KR0186081B1 (ko) | 1999-04-15 |
Family
ID=19423399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024918A KR0186081B1 (ko) | 1995-08-12 | 1995-08-12 | 반도체 소자의 배선구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186081B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100277080B1 (ko) * | 1997-12-29 | 2001-04-02 | 윤종용 | 다이나믹랜덤억세스메모리장치및그제조방법 |
-
1995
- 1995-08-12 KR KR1019950024918A patent/KR0186081B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100277080B1 (ko) * | 1997-12-29 | 2001-04-02 | 윤종용 | 다이나믹랜덤억세스메모리장치및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0186081B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399417B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| KR940010277A (ko) | 다층배선구조의 반도체장치 및 그의 제조방법 | |
| US5500080A (en) | Process of forming contact holes | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| KR970018416A (ko) | 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정 | |
| KR970013212A (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| US5184205A (en) | Semiconductor device having multi-layered wiring, and method of manufacturing the same | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR970013213A (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH05251566A (ja) | 多層配線構造 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| KR20010003522A (ko) | 전기도금을 이용한 구리배선 형성방법 | |
| KR100440475B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3328459B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20000004324A (ko) | 반도체 소자의 배선구조 및 그의 형성방법 | |
| KR19980060584A (ko) | 금속배선 형성 방법 | |
| JPS6321854A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |