KR970018416A - 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정 - Google Patents

도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정 Download PDF

Info

Publication number
KR970018416A
KR970018416A KR1019960039799A KR19960039799A KR970018416A KR 970018416 A KR970018416 A KR 970018416A KR 1019960039799 A KR1019960039799 A KR 1019960039799A KR 19960039799 A KR19960039799 A KR 19960039799A KR 970018416 A KR970018416 A KR 970018416A
Authority
KR
South Korea
Prior art keywords
conductive
layer
wiring
insulating layer
interlayer insulating
Prior art date
Application number
KR1019960039799A
Other languages
English (en)
Other versions
KR100206676B1 (ko
Inventor
가즈유끼 미즈시마
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이사 filed Critical 가네꼬 히사시
Publication of KR970018416A publication Critical patent/KR970018416A/ko
Application granted granted Critical
Publication of KR100206676B1 publication Critical patent/KR100206676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

제1 플러그(17a/17b)는 하부층 절연층(16′)상의 중간층 배선(18a)의 상부면과 동일 평면 상에 놓이도록 하부 층간 절연층(16′)으로부터 돌출하고, 관통 홀(20a/20b)은 과에칭없이 상기 중간층 배선(18a) 및 제1 플러그(17b) 상부의 상부 층간 절연층(20) 내에 형성되므로써, 관통 홀 내의 제2 플러그(22a/22b)가 상기 중간층 배선(18a) 및 제1 플러그(17b)와 직접 접촉 상태로 유지될 수 있다.

Description

도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 3a 내지 3h는 본 발명에 따른 반도체 직접 회로 장치를 제조하는 공정 순서를 나타내는 단면도.

Claims (9)

  1. 집적 회로의 일부분을 형성하는 적어도 하나의 회로 부품(13), 및 상기 직접 회로에 접속된 다중층 배선 구조를 구비하며, 하부층 도전 경로(15a/15b; 41c/41d), 상기 하부층 도전 경로를 커버링하며 상기 하부층 도전 경로(15a/15b; 41c/41d)의 상부면에 이르는 제1 관통 홀(16a/16b)을 가진 제1의 층간 절연층(16′; 43), 상기 하부층 도전 경로(15a/15b; 41c/41d)의 상기 상부면과 접촉 상태로 유지되도록 상기 제1 관통 홀(16a/16b)을 충진하는 제1 도전 플러그(17a/17b; 45a/45b), 상기 제1 도전 플러그 중 하나(17a; 45a)에 접속된 적어도 하나의 중간층 배선(18a; 46a),상기 적어도 하나의 중간층 배선(18a; 46a) 및 상기 제1 도전 플러그(17a/17b; 45a/45b)를 커버링하며 상기 제1 도전 플러그의 다른 하나(17b; 45b)의 상부면에 이르는 적어도 하나의 제2 관통 홀(20b)을 가진 제2의 층간 절연층(20; 44), 상기 적어도 하나의 제2 관통 홀을 충진하는 적어도 하나의 제2 도전 플러그(22b; 46b), 및 상기 제2의 층간 절연층(20; 44) 상에 형성되며 상기 적어도 하나의 제2 도전 플러그(22b; 46b)의 상부면과 접촉 상태로 유지된 적어도 하나의 상부 배선(23b; 47) 을 포함하고, 상기 제1 도전 플러그(17a/17b; 45a/45b)는 상기 제1 도전 플러그의 하나(17a; 45a)의 상부면이 상기 중간층 배선(18a; 46a)의 상부면과 거의 동일 평면에 있도록 특정한 간격만큼 상기 제1의 층간 절연층(16′; 43) 위로 돌출하고, 및 상기 적어도 하나의 도전 플러그(22b; 46b)는 상기 제1 도전 플러그의 다른 하나(17b; 45b)의 상기 상부면과 접촉 상태로 직접 유지되는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제1항에 있어서, 상기 하부층 도전 경로는 하부 절연층상에 형성된 하부층 배선(15a/15b)인 것을 특징으로 하는 반도체 직접 회로 장치.
  3. 제1항에 있어서, 상기 적어도 하나의 중간층 배선(18a)은 상기 제2의 층간 절연층(20)에 형성된 다른 도전 플러그(22a)를 통해 다른 상부층 배선(23a)에 접속되는 것을 특징으로 하는 반도체 직접 회로 장치.
  4. 다중층 배선 구조를 제조하는 공정에 있어서, a) 반도체 기판(11)을 준비하는 단계, b) 상기 반도체 기판에 하부층 도전 경로(15a/15b)를 형성하는 단계, c) 적어도 중간층 배선(18a)의 두께만큼 제1의 층간 절연층(16′)보다 두꺼운 초기 층간 절연층(16)으로 상기 하부층 도전 경로(15a/15b)를 커버링하는 단게, d) 상기 초기 층간 절연층(16)에 상기 하부층 도전 경로(15a/15b)의 상부면에 미치는 제1의 관통 홀(16a/16b)을 형성하는 단계, e) 상기 하부층 도전 경로(15a/15b)의 상부면 각각과 접촉 상태로 유지된 제1의 도전 플러그(17a/17b)로 상기 제1의 관통 홀(16a/16b)을 충진하는 단계, f) 상기 제1의 도전 플러그(17a/17b)의 상부 부분을 상기 제1의 층간 절연층(16′)의 상부면 위로 돌출시키기 위해 적어도 상기 중간층 배선(18a)의 두께만큼 상기 초기 층간 절연층(16)을 균일하게 에칭하는 단계, g) 상기 제1 도전 플러그의 하나(17a)의 상부면과 거의 동일 평면에 놓이는 상부면을 형성하는 방식으로 상기 제1 도전 플러그의 하나(17a)에 접속되게 상기 제1의 층간 절연층(16′) 상에 상기 중간층 배선(18a)을 형성하는 단계, h) 상기 중간층 배선(18a) 및 상기 제1 도전 플러그(17a/17b)를 제2의 층간 절연층(20)으로 커버링하는 단계, I) 상기 중간층 배선(18a)의 상부면 및 상기 제1 도전 플러그의 다른 하나(17b)의 상부면 각각에 미치는 제2 관통 홀(20a/20b)을 형성하는 단계, j) 상기 중간층 배선(18)의 상부면과 상기 제1 도전 플러그의 다른 하나(17b)의 상부면 각각과 접촉 상태로 유지된 제2 도전 플러그(22a/22b)로 상기 제2 관통 홀(20a/20b)을 충진하는 단계, 및 k) 상기 제2 도전 플러그(22a/22b)의 상부면 각각과 접촉 상태로 유지되도록 상기 제2의 층간 절연층(20) 상에 상부층 배선(23a/23b)을 형성하는 단계를 포함하는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
  5. 제4항에 있어서, 상기 단계 g)는, g-1) 상기 제1 도전 플러그(17a/17b)의 상기 상부면과 거의 동일 평면에 놓이는 도전층(18)의 상부면을 형성하기 위해 고온 스퍼터링을 사용하여 상기 제1 층간 절연층(16′)의 전면 위에 도전성 물질을 피착하는 단계, g-2) 상기 도전층(18)의 상부면 위의 상기 중간층 배선(18a)을 한정하는 포토레지스트 에칭 마스크(19)를 형성하는 단계, 및 g-3) 상기 제1의 층간 절연층(16′) 상에 상기 중간층 배선 (18a)을 형성하기 위해 상기 포토레지스트 에칭 마스크(19)로 커버되지 않은 상기 도전층(18)의 일부분을 에칭하는 단계를 포함하는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
  6. 제5항에 있어서, 상기 도전 물질은 알루미늄 및 알루미늄 합금 중 하나이며, 상기 고온 스퍼터링은 450℃에서 행해지는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
  7. 제5항에 있어서, 상기 제1 도전 플러그(17a/17b)의 상부 부분의 높이는 상기 고온 스퍼터링에 의해 상기 도전층(18)의 상기 상부면 상기 제 도전 플러그(17a/17b)의 상기 상부면과 거의 동일 평면에 놓이도록 상기 도전층(18)의 두께로 조정되는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
  8. 제4항에 있어서, 상기 단계 g)는, g-1) 상기 제1의 층간 절연층(16′)의 상부면 및 상기 제1 도전 플러그(17a/17b)의 상기 상부 부분 위로 형태 구조적으로 연장하는 도전층(31)을 형성하기 위해 상기 제1의 층간 절연층(16′)위에 도전 물질을 피착하는 단계, g-2) 상기 제1의 도전 플러그(17a/17b)의 상부면과 거의 동일 평면에 놓이는 상기 도전층의 상부면을 생성하기 위해 상기 도전층(31)을 연마하는 단계, g-3) 상기 도전층의 상부층 상의 상기 중간층 배선을 한정하는 포토레지스트 에칭 마스크를 형성하는 단계, 및 g-4) 상기 제1 층간 절연층 상에 상기 중간층 배선을 형성하기 위해 상기 포토레지스트 에칭 마스크로 커버되지 않은 상기 도전층의 일부분을 에칭하는 단계를 포함하는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
  9. 제7항에 있어서, 상기 도전 물질은 스퍼터링 및 증착 중 하나의 사용에 의해 피착되는 것을 특징으로 하는 다중층 배선 구조 제조 공정.
KR1019960039799A 1995-09-14 1996-09-13 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적 회로 장치 및 그 제조 공정 KR100206676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-262454 1995-09-14
JP7262454A JP2785768B2 (ja) 1995-09-14 1995-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970018416A true KR970018416A (ko) 1997-04-30
KR100206676B1 KR100206676B1 (ko) 1999-07-01

Family

ID=17376018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039799A KR100206676B1 (ko) 1995-09-14 1996-09-13 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적 회로 장치 및 그 제조 공정

Country Status (3)

Country Link
US (1) US5710462A (ko)
JP (1) JP2785768B2 (ko)
KR (1) KR100206676B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519214B2 (ja) * 1996-06-20 2004-04-12 株式会社半導体エネルギー研究所 集積回路およびその作製方法
JPH10163315A (ja) * 1996-11-28 1998-06-19 Nec Ic Microcomput Syst Ltd 半導体回路装置
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US5908813A (en) * 1997-02-14 1999-06-01 Micron Technology, Inc. Method making integrated circuit metallization with superconductor BEOL wiring
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
DE19802161A1 (de) * 1998-01-21 1999-07-22 Siemens Ag Verfahren zur Herstellung von Stacked Vias
US6727170B2 (en) * 1998-02-16 2004-04-27 Renesas Technology Corp. Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
KR100267108B1 (ko) * 1998-09-16 2000-10-02 윤종용 다층배선을구비한반도체소자및그제조방법
KR100295054B1 (ko) * 1998-09-16 2001-08-07 윤종용 다층금속배선을갖는반도체소자및그제조방법
DE69828968D1 (de) * 1998-09-25 2005-03-17 St Microelectronics Srl Verbindungsstruktur in mehreren Ebenen
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
JP3913927B2 (ja) * 1999-04-19 2007-05-09 富士通株式会社 半導体集積回路装置
US6307268B1 (en) * 1999-12-30 2001-10-23 Winbond Electronics Corp Suppression of interconnect stress migration by refractory metal plug
JP2007123303A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 半導体装置
JP2011187771A (ja) * 2010-03-10 2011-09-22 Omron Corp 電極部の構造
JP6356536B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS62130542A (ja) * 1985-12-03 1987-06-12 Oki Electric Ind Co Ltd 多層配線の形成方法
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH03274764A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
JPH04355951A (ja) * 1991-02-06 1992-12-09 Hitachi Vlsi Eng Corp 半導体装置及びその製造方法
JP3068378B2 (ja) * 1993-08-03 2000-07-24 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
JP2591446B2 (ja) * 1993-10-18 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
US5525827A (en) * 1993-11-05 1996-06-11 Norman; Kevin A. Unerasable electronic programmable read only memory (UPROM™)
JPH07235537A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 表面が平坦化された半導体装置およびその製造方法
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5471093A (en) * 1994-10-28 1995-11-28 Advanced Micro Devices, Inc. Pseudo-low dielectric constant technology

Also Published As

Publication number Publication date
JPH0982804A (ja) 1997-03-28
KR100206676B1 (ko) 1999-07-01
US5710462A (en) 1998-01-20
JP2785768B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
KR970018416A (ko) 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정
US6051882A (en) Subtractive dual damascene semiconductor device
US5055426A (en) Method for forming a multilevel interconnect structure on a semiconductor wafer
KR100526445B1 (ko) 웨이퍼 패시베이션 구조
DE3485039D1 (de) Planare verkettete schaltung fuer integrierte schaltkreise.
JPH04174541A (ja) 半導体集積回路及びその製造方法
KR930703699A (ko) 패턴된 평면화 표면을 갖는 멀티칩 모듈 및 집적회로기판
US5462893A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
KR880011892A (ko) 반도체 집적회로 및 제조법
US3825453A (en) Method of preventing a chemical reaction between aluminum and silicon dioxide in a semiconductor device
KR970018396A (ko) 다층배선의 형성 방법
KR100199367B1 (ko) 반도체 소자의 비아 콘택홀 형성방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR930011537B1 (ko) 반도체 장치 제조방법
KR100369483B1 (ko) 반도체소자의금속배선형성방법
KR100228278B1 (ko) 반도체 장치의 제조 방법
KR19990055175A (ko) 반도체 소자의 금속 배선 형성 방법
JPS58110055A (ja) 半導体装置
JPH0685093A (ja) 半導体集積回路の製造方法
KR950034605A (ko) 반도체 소자의 배선층 상호 연결방법
KR970013212A (ko) 반도체 소자의 배선구조 및 그 제조방법
KR960002680A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee