JPS6321854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6321854A JPS6321854A JP16712286A JP16712286A JPS6321854A JP S6321854 A JPS6321854 A JP S6321854A JP 16712286 A JP16712286 A JP 16712286A JP 16712286 A JP16712286 A JP 16712286A JP S6321854 A JPS6321854 A JP S6321854A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- etching
- interlayer film
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 23
- 239000010410 layer Substances 0.000 abstract description 13
- 238000001312 dry etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100129232 Danio rerio mafaa gene Proteins 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に、ｖｉ細
パターンを有する集積回路において、層間膜を２回ｆｔ
！１ｌｌｆｉね、２度エツチングを行なうことにより、
コンタク１〜ホール上にスルーホールを形成するような
半導体装置の製造方法に関づる。
パターンを有する集積回路において、層間膜を２回ｆｔ
！１ｌｌｆｉね、２度エツチングを行なうことにより、
コンタク１〜ホール上にスルーホールを形成するような
半導体装置の製造方法に関づる。
［従来の技術］
第２八図ないし第２Ｄ図は従来の半導体装置の製造方法
を示す図である。
を示す図である。
まず、第２図を参照して、従来の半導体装置において、
スルーホールを形成する方法について説明する。シリコ
ン基板１上には、化学反応によって膜を成長させるＣＶ
Ｄ ＜Ｃｈｅｍ：ｃａｌ Ｖａｖｏｒ Ｄｅｐｏｓ
ｉ℃ｔｏｎ ）法等によってリン入りの酸化ｒＡ２を堆
積する。リン入り酸化ｍ２を形成した後、写真製版を施
して、ウェットエツチングまたはドライエツチングを行
なってコンタクトホール９を形成する。その後、スパッ
タ法またはＣＶＤ法を用いてコンタクトホール９にアル
ミまたはアルミ合金を堆積させ、写真製版を施して、Ｃ
ウェットエツチングまたはドライエツチングにより第１
のアルミ配線３を形成する。
スルーホールを形成する方法について説明する。シリコ
ン基板１上には、化学反応によって膜を成長させるＣＶ
Ｄ ＜Ｃｈｅｍ：ｃａｌ Ｖａｖｏｒ Ｄｅｐｏｓ
ｉ℃ｔｏｎ ）法等によってリン入りの酸化ｒＡ２を堆
積する。リン入り酸化ｍ２を形成した後、写真製版を施
して、ウェットエツチングまたはドライエツチングを行
なってコンタクトホール９を形成する。その後、スパッ
タ法またはＣＶＤ法を用いてコンタクトホール９にアル
ミまたはアルミ合金を堆積させ、写真製版を施して、Ｃ
ウェットエツチングまたはドライエツチングにより第１
のアルミ配線３を形成する。
次に、１層目のアルミ配線と２層目のアルミ配線８と絶
縁するために、ＣＶＤ法などにより、層間膜４を形成す
う。この層間８１４を形成した後、写真製版を施し、ウ
ェットエツチングまたはドライエツチングによってスル
ーホール５を形成し、その後スルーホール５を覆うよう
にして、アルミまたはアルミ台金をスパッタ方またはＣ
ＶＤ法によって堆積さ１ま、写真製版を斉して、ウェッ
トまたはドライエツチングによって第２のアルミ配線８
を形成する。
縁するために、ＣＶＤ法などにより、層間膜４を形成す
う。この層間８１４を形成した後、写真製版を施し、ウ
ェットエツチングまたはドライエツチングによってスル
ーホール５を形成し、その後スルーホール５を覆うよう
にして、アルミまたはアルミ台金をスパッタ方またはＣ
ＶＤ法によって堆積さ１ま、写真製版を斉して、ウェッ
トまたはドライエツチングによって第２のアルミ配線８
を形成する。
［発明が解決しようとする問題点］
上述のごとく、従来の半導体装置において、コンタクト
ホール９上にスルーホール５を形成する場合、スルーホ
ール５の直径と深さの比〈アスペクト比〉が大きくなっ
てしまい、２層目のアルミ配線８のカバレッジ性が悪く
なって、コンタクト不良になるおそれがあるという問題
点があった。
ホール９上にスルーホール５を形成する場合、スルーホ
ール５の直径と深さの比〈アスペクト比〉が大きくなっ
てしまい、２層目のアルミ配線８のカバレッジ性が悪く
なって、コンタクト不良になるおそれがあるという問題
点があった。
それゆえに、この発明の主たる目的は、容易な方法によ
り、確実に１層目のアルミ配線と２層目のアルミ配線の
コンタクトを確実にとることのできるような半導体装置
を提供づることである。
り、確実に１層目のアルミ配線と２層目のアルミ配線の
コンタクトを確実にとることのできるような半導体装置
を提供づることである。
［問題点を解決づるための手段］
この発明は微細パターンを有する半導体装置の製造方法
であって、第１のステップにおいて、コンタクトホール
が形成された半導体基板の絶縁膜上に第１の層間膜を形
成した後、マスクを用いてエツチングによりコンタクト
ホール上に第］のスルーホールを形成し、第２のステッ
プにおいて、第１のスルーホールを覆うようにして第１
の層間膜上に第２の層間膜を形成し、第３のステップに
おいて、マスクをずらして第１のスルーホールに片側だ
けに段差が生じるようにエツチングを行なって第２のス
ルーホールを形成するようにしたものである。
であって、第１のステップにおいて、コンタクトホール
が形成された半導体基板の絶縁膜上に第１の層間膜を形
成した後、マスクを用いてエツチングによりコンタクト
ホール上に第］のスルーホールを形成し、第２のステッ
プにおいて、第１のスルーホールを覆うようにして第１
の層間膜上に第２の層間膜を形成し、第３のステップに
おいて、マスクをずらして第１のスルーホールに片側だ
けに段差が生じるようにエツチングを行なって第２のス
ルーホールを形成するようにしたものである。
［作用〕
この発明における半導体装置の製造方法では、コンタク
トホール上にスルーホールを形成する場合に、スルーホ
ールの片側だ【プに段差を生じさせるようにしたので、
アルミ配線のカバレッジ性を向上させることができ、１
層目と２層目のアルミ配檀のコンタクトを確実にとるこ
とができる。
トホール上にスルーホールを形成する場合に、スルーホ
ールの片側だ【プに段差を生じさせるようにしたので、
アルミ配線のカバレッジ性を向上させることができ、１
層目と２層目のアルミ配檀のコンタクトを確実にとるこ
とができる。
［発明の実施例コ
第１八図ないし第１Ｆ図はこの発明による半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
まｆｌ！ＩＡ図に示すように、従来例と同様にして、シ
リコン基板１上にＣＶＤ法などを用いて、その厚みが数
１０００人堆積させたリン入り酸化膜２を形成し、写真
製版を施して、ウェットエツチングまたはドライエツチ
ングを行なって、コンタクトホール９を形成する。次に
、このコンタクトホール９を覆うように、アルミまたは
アルミ合金をスパッタ法またはＣＶＤ法により、その厚
みが５０００〜１００００人となるように堆積させ、写
真製版を施してウェットエツチングまたはドライエツチ
ングによりアルミ配線３を形成する。
リコン基板１上にＣＶＤ法などを用いて、その厚みが数
１０００人堆積させたリン入り酸化膜２を形成し、写真
製版を施して、ウェットエツチングまたはドライエツチ
ングを行なって、コンタクトホール９を形成する。次に
、このコンタクトホール９を覆うように、アルミまたは
アルミ合金をスパッタ法またはＣＶＤ法により、その厚
みが５０００〜１００００人となるように堆積させ、写
真製版を施してウェットエツチングまたはドライエツチ
ングによりアルミ配線３を形成する。
次に、第１Ｂ図に示すように、窒化膜などの第１の層間
膜４をＣＶＤ法などを用いて、その厚みが３０００〜５
０００人となるように堆積させる。
膜４をＣＶＤ法などを用いて、その厚みが３０００〜５
０００人となるように堆積させる。
その優、第１Ｃ図に示すように、写真製版を施して、ド
ライエツチングなどにより異方性でスルーホール５を形
成する。そして、第１Ｄ図に示すように、第１層目の１
１ ｉ！ｌ Ｍｌ ４よりエツチングレイトの大きい酸
化膜などの第２の層間ｌ１ＩＩ６をＣＶＤ法などにより
、その厚みが３０００〜５０００Ａとなるように堆積さ
せ、写真製版を施す。このとき、マスクを１度目のスル
ーホール５よりも片側にわずかにずらしておく。そして
、ドライエツチングなどで異方性エツチングを行ない、
第１Ｅ図に示すように、片側だけ段差が付いたスルーホ
ール７を形成する。
ライエツチングなどにより異方性でスルーホール５を形
成する。そして、第１Ｄ図に示すように、第１層目の１
１ ｉ！ｌ Ｍｌ ４よりエツチングレイトの大きい酸
化膜などの第２の層間ｌ１ＩＩ６をＣＶＤ法などにより
、その厚みが３０００〜５０００Ａとなるように堆積さ
せ、写真製版を施す。このとき、マスクを１度目のスル
ーホール５よりも片側にわずかにずらしておく。そして
、ドライエツチングなどで異方性エツチングを行ない、
第１Ｅ図に示すように、片側だけ段差が付いたスルーホ
ール７を形成する。
さらに、スルーホール７を覆うようにして、アルミまた
はアルミ合金をスパッタ法またはＣＶＤ法を用いて堆積
させる。その後、第１Ｆ図に示すように、写真製版を施
して、ウェットエツチングまたはドライエツチングによ
りアルミ配線８を形成する。
はアルミ合金をスパッタ法またはＣＶＤ法を用いて堆積
させる。その後、第１Ｆ図に示すように、写真製版を施
して、ウェットエツチングまたはドライエツチングによ
りアルミ配線８を形成する。
［発明の効果］
以上のように、この発明によれば、半導体基板上に層間
膜を２度積重ねてそれぞれにエツチングを行ない、２回
目のエツチングにおいてマスクをずらしてスルーホール
に段差を形成するようにしたので、簡単な方法で１＠目
と２層目の各アルミ配線のコンタクトを確実に得ること
ができる。
膜を２度積重ねてそれぞれにエツチングを行ない、２回
目のエツチングにおいてマスクをずらしてスルーホール
に段差を形成するようにしたので、簡単な方法で１＠目
と２層目の各アルミ配線のコンタクトを確実に得ること
ができる。
第１八図ないし第１Ｆ図はこの発明によって製造される
半導体装置をステップ順に示した断面側面図である。第
２八図ないし第２Ｄ図は従来の製造方法により製造され
る米導体装置を工程順に示した断面側面図である。 図に６いて、１はシリコン基板、２はリン入り酸化膜、
３は第１のアルミ配線、４は第１の層間膜、５は第１の
スルーホール、６は第２の層間膜、７はスルーホール、
８は第２のアルミ配線、９はコンタクトホールを示す。
半導体装置をステップ順に示した断面側面図である。第
２八図ないし第２Ｄ図は従来の製造方法により製造され
る米導体装置を工程順に示した断面側面図である。 図に６いて、１はシリコン基板、２はリン入り酸化膜、
３は第１のアルミ配線、４は第１の層間膜、５は第１の
スルーホール、６は第２の層間膜、７はスルーホール、
８は第２のアルミ配線、９はコンタクトホールを示す。
Claims (1)
- 【特許請求の範囲】 微細パターンを有する半導体装置の製造方法であって、 コンタクトホールが形成された半導体基板上の絶縁膜に
第１の層間膜を形成した後、マスクを用いてエッチング
により前記コンタクトホールに第１のスルーホールを形
成する第１のステップ、前記第１のスルーホールを覆う
ようにして、前記第１の層間膜上に第２の層間膜を形成
する第２のステップ、および 前記マスクをずらして、前記第１のスルーホールに、片
側だけに段差が生じるようにエッチングを行なつて、第
２のスルーホールを形成する第３のステップを含む、半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16712286A JPS6321854A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16712286A JPS6321854A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6321854A true JPS6321854A (ja) | 1988-01-29 |
Family
ID=15843845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16712286A Pending JPS6321854A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6321854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418437U (ja) * | 1990-06-01 | 1992-02-17 |
-
1986
- 1986-07-15 JP JP16712286A patent/JPS6321854A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418437U (ja) * | 1990-06-01 | 1992-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPH0418701B2 (ja) | ||
| JPS6321854A (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR960004082B1 (ko) | 반도체 장치의 배선형성방법 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPH06177259A (ja) | 半導体装置 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| JPH04352455A (ja) | 半導体素子の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPS6321856A (ja) | 半導体装置 | |
| JPH0645278A (ja) | 半導体装置の製造方法 | |
| JPS63253630A (ja) | 半導体装置の製造方法 |