KR970008488A - 반도체소자 배선형성방법 - Google Patents
반도체소자 배선형성방법 Download PDFInfo
- Publication number
- KR970008488A KR970008488A KR1019950020643A KR19950020643A KR970008488A KR 970008488 A KR970008488 A KR 970008488A KR 1019950020643 A KR1019950020643 A KR 1019950020643A KR 19950020643 A KR19950020643 A KR 19950020643A KR 970008488 A KR970008488 A KR 970008488A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wiring
- insulating layer
- semiconductor device
- titanium
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
반도체소자의 배선형성방법이 개시되어 있다. 반도체기판 상에 절연층과 캡핑층을 형성하는 단계, 상기 캡핑층 및 상기 절연층을 식각하여 금속배선이 형성될 부분의 상기 절연막을 패터닝하는 단계, 상기 기판 전면에 매몰층 및 배선층을 적층하는 단계, 상기 배선층상에 키홀(key hole)이 없는 양호한 배선을 형성하기 위해 보호층을 적층시키는 단계, 및 상기보호층, 배선층, 매몰층, 하부캐핑층을 상기 절연층이 노출될 때까지 화학-기계적 폴리싱(CMP) 하는 단계를 구비하는 것을 특징으로 하는 반도체소자 배선 형성방법을 제공한다. 본 발명에 의하면, 배선층 형성후 SOG를 피복시킴으로서, 후속 CMP 공정시에 발생되는 배선층의 키홀(key hole) 발생현상등을 방지하여 신뢰성 있는 금속배선을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제6도는 본 발명에 의한 배선형성 방법을 도시한 공정순서도.
Claims (5)
- 반도체기판 상에 절연층을 형성하는 단계; 상기 절연층을 식각하여 금속배선이 형성될 부분의 상기 절연막을 패터닝하는 단계; 상기 기판 전면에 매몰층 및 배선층을 적층하는 단계; 상기 배선층상에 보호층을 적층시키는 단계;및 상기 보호층, 배선층 및 매몰층을 상기 절연층이 노출될 때까지 화학-기계적 폴리싱(CMP) 하는 단계를 구비하는 것을특징으로 하는 반도체소자 배선 형성방법.
- 제1항에 있어서, 상기 절연층 형성 단계에는 절연층위에 캡핑층을 동시에 형성하고, 상기 패터닝 단계에는 상기 절연층과 동시에 캡핑층을 식각하고, 상기 폴리싱단계에는 캡핑층도 동시에 폴리싱하는 것을 특징으로 하는 반도체소자 배선 방법.
- 제1항에 있어서, 상기 배선층은 텅스텝(W), 몰리브데늄(Mo), 티타늄질화물(TiN), 알루미늄(Al), 구리(Cu)의 군에서 선택된 어느 하나인 것을 특징으로 하는 반도체소자 배선 형성방법.
- 제1항에 있어서, 상기 매몰층은 티타늄(Ti), 티타늄질화물(TiN), 티타늄텅스텐(TiW), 몰리브데늄(Mo), 크롬(Cr) 및 상기 물질이 적층된 결합물질중 어느 하나인 것을 특징으로 하는 반도체 소자 배선 형성방법.
- 제1항에 있어서, 상기 보호층은 SOG, 산화물, 포토레지스트(P.R.), 질화물(SiN), 티타늄질화물(TiN) 및 티타늄(Ti) 중 어느 하나인 것을 특징으로 하는 반도체 소자 배선 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950020643A KR0155847B1 (ko) | 1995-07-13 | 1995-07-13 | 반도체소자 배선형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950020643A KR0155847B1 (ko) | 1995-07-13 | 1995-07-13 | 반도체소자 배선형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970008488A true KR970008488A (ko) | 1997-02-24 |
KR0155847B1 KR0155847B1 (ko) | 1998-12-01 |
Family
ID=19420556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950020643A KR0155847B1 (ko) | 1995-07-13 | 1995-07-13 | 반도체소자 배선형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0155847B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100430579B1 (ko) * | 2001-06-27 | 2004-05-10 | 동부전자 주식회사 | 반도체 소자용 금속 배선의 후처리 방법 |
KR100494121B1 (ko) * | 1997-07-08 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398033B1 (ko) * | 1996-12-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 키-홀 제거 방법 |
-
1995
- 1995-07-13 KR KR1019950020643A patent/KR0155847B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100494121B1 (ko) * | 1997-07-08 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
KR100430579B1 (ko) * | 2001-06-27 | 2004-05-10 | 동부전자 주식회사 | 반도체 소자용 금속 배선의 후처리 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0155847B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960019590A (ko) | 반도체소자 배선형성방법 | |
TW423140B (en) | High-performance dual-damascene interconnect structures | |
KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR970008488A (ko) | 반도체소자 배선형성방법 | |
US20020164544A1 (en) | Dual damascene using removable via studs | |
KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
US6218263B1 (en) | Method of forming an alignment key on a semiconductor wafer | |
US5861341A (en) | Plated nickel-gold/dielectric interface for passivated MMICs | |
KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
KR100312031B1 (ko) | 반도체소자제조방법 | |
KR950021285A (ko) | 금속배선층 형성방법 | |
JP2809193B2 (ja) | 半導体装置 | |
KR100524907B1 (ko) | 반도체장치의 금속배선 형성방법 | |
KR940005625B1 (ko) | 텅스텐의 미세가공방법 | |
KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR100364808B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
KR980005570A (ko) | 반도체 소자의 플러그(Plug) 형성 방법 | |
KR960039148A (ko) | 반도체 장치의 층간접속방법 | |
KR950012688A (ko) | 반도체장치의 다층배선 형성방법 | |
KR970052537A (ko) | 반도체장치의 제조방법 | |
KR960002644A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
KR960026235A (ko) | 반도체 소자의 금속층 형성방법 | |
KR930009021A (ko) | 평탄화된 알루미늄 합금배선 마스킹방법 | |
KR960035827A (ko) | 반도체 장치용 금속 배선 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |