KR970052943A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR970052943A
KR970052943A KR1019950054625A KR19950054625A KR970052943A KR 970052943 A KR970052943 A KR 970052943A KR 1019950054625 A KR1019950054625 A KR 1019950054625A KR 19950054625 A KR19950054625 A KR 19950054625A KR 970052943 A KR970052943 A KR 970052943A
Authority
KR
South Korea
Prior art keywords
film
forming
etching
insulating
metal wiring
Prior art date
Application number
KR1019950054625A
Other languages
English (en)
Other versions
KR0179560B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950054625A priority Critical patent/KR0179560B1/ko
Publication of KR970052943A publication Critical patent/KR970052943A/ko
Application granted granted Critical
Publication of KR0179560B1 publication Critical patent/KR0179560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 다층 금속 배선시 노광 한계보다 적은 미세한 직경을 갖는 콘택홀 구비하여 고집적화를 달성할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것으로, 본 발명에 따르면, 별도의 추가 장비없이 기존의 사진 식각 공정에 의하여 미세한 직경을 갖는 콘택홀을 형성하여 금속 배선을 형성하므로써, 고집적 소자에 대응할 수 있는 금속 배선을 형성할 수 있다.

Description

반도체 소자의 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a) 내지 (f)는 본 발명의 (실시예1)에 따른 반도체 소자의 금속배선형성방법을 설명하기 위한 단면도.

Claims (15)

  1. 반도체 기본 전극 및 제1절연막을 포함한 반도체 기판상에 제1금속 배선을 형성하는 단계, 상기 결과물 상부에 제2절연막과 SOG막 및 질화막을 순차적으로 형성하는 단계, 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계, 상기 제3절연막 상부에 제1마스크 패턴을 형성하고, 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는 단계, 상기 제1마스크 패턴을 제거하는 단계; 상기 제1콘택홀 하단의 일부분이 노출되도록 제2마스트 패턴을 형성하는 단계; 상기 제2마스크 패턴의 형태로 하부의 제3절연막을 식각하여 질화막을 노출시키는 단계; 상기 제2마스크 패턴을 제거하는 단계: 상기 노출된 질화막 및 그 하부의 제2절연막을 식각하여 제1금속 배선을 노출시키는 단계; 상기 결과물 상부에 장벽 금속막을 형성하는 단계, 상기 장벽 금속막상부에 결과물이 매립되도록 텅스텐막을 형성하는 단계; 상기 텅스텐막 상부에 제2금속 배선용 박막을 형성하는 단계, 및 상기 제2금속 배선박막, 텅스텐막. 장벽 금속막을 석각하여 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 TEOS막, BPSG막, TEOS막의 3중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 제1절연막은 플라즈마 보조 TEOS막, SOG막, 플라즈마 보조 TEOS막으로 구성된 3중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2절연막은 저온의 TEOS막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제4항에 있어서, 상기 제2절연막은 1000 내지 3000Å정도 하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제1항에 있어서. 상기 SOG막의 두께는 4000 내지 6000Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제1항 또는 제6항에 있어서, 상기 SOG막의 형성방법은 제2절연막상에 도포한후, N2분위기 하에서 300 내지 500℃의 온도로 30 내지 60분간 경화 공정을 실시하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제1항에 있어서, 상기 질화막의 두께는 300 내지 700Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  9. 제1항에 있어서, 제3절연막은 오존 TEOS막이고, 5000 내지 10000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  10. 제1항에 있어서, 상기 제1마스크 패턴의 형태로 하부의 제3절연막을 식각하여 제1콘택홀을 형성하는 단계에서, 상기 제3절연막의 식각 깊이는 제3절연막의 증착 두께의 40 내지 60% 정도 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  11. 제1항에 있어서, 상기 노출된 질화막 및 그 하부의 제 2 절연막을 식각하는 단계에서, 식각 방법은 노출된 부분을 블랭킷 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  12. 제1항에 있어서, 상기 장벽 금속막의 두께는 300 내지 900Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  13. 제2항에 있어서, 상기 장벽 금속막은 티타늄 금속막과 티타늄 질화막의 이중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  14. 제1항에 있어서, 상기 제2금속 배선 박막, 텅스텐막, 장벽 금속막을 식각하는 단계에서, 상기 제2금속 배선용 박막은 Cl2, BCl3가스로 식각하고, 상기 텅스텐막은 SF6가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  15. 반도체 기본 전극 및 제1절연막을 포함한 반도체 기관상에 제1금속 배선을 형성하는 단계; 상기 결과물 상부에 제2절연막과 SOG막 및 질화막을 순차적으로 형성하는 단계; 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계; 상기 제3절연막 상부에 제1마스크 패턴을 형성하고. 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는단계; 상기 제1마스크 패턴을 제거하는 단계; 상기 제1콘택홀을 하단의 일부분이 노출되도록 제2마스크 패턴을 형성하는 단계; 상기 제2마스크 패턴의 형태로 하부의 제3절연막을 식각하여 질화막을 노출시키는 단계; 상기 제2마스크 패턴을 제거하는 단계; 상기 노출된 질화막 및 그 하부의 제2절연막을 식각하여 제1금속 배선을 노출시키는 단계; 상기 결과물 상부에 장벽 금속막을 형성하는 단계; 상기 장벽 금속막 상부에 결과물이 매립되도록 텅스텐막을 형성하는 단계; 상기 텅스텐막을 하부의 장벽 금속막이 노출될 때까지 화학적 기계적 연마 공정을 진행하는 단계; 및 상기 결과물 상부에 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054625A 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법 KR0179560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052943A true KR970052943A (ko) 1997-07-29
KR0179560B1 KR0179560B1 (ko) 1999-04-15

Family

ID=19443198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0179560B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법
KR102043209B1 (ko) 2018-04-05 2019-11-11 두산중공업 주식회사 미활용 전력을 저장할 수 있는 에너지 시스템 및 그 운영방법

Also Published As

Publication number Publication date
KR0179560B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100295043B1 (ko) 저유전상수절연막을층간절연막으로사용하는반도체장치의금속막형성방법
US5413962A (en) Multi-level conductor process in VLSI fabrication utilizing an air bridge
KR20010082057A (ko) 반도체장치 및 그 제조방법
KR970052943A (ko) 반도체 소자의 금속 배선 형성방법
KR100299521B1 (ko) 반도체 소자의 배선 형성방법
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100248621B1 (ko) 반도체소자의 제조방법
KR970053532A (ko) 반도체 소자의 금속 배선 형성방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR0126102B1 (ko) 반도체 소자의 금속막간 절연 방법
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR970052944A (ko) 반도체 소자의 금속 배선 형성방법
KR100450240B1 (ko) 콘택홀 형성 방법 및 이 콘택홀을 갖는 반도체 소자
KR970052334A (ko) 반도체 소자의 금속 배선 형성방법
KR19990053737A (ko) 반도체소자의 금속배선 형성방법
KR970053522A (ko) 반도체 장치의 다층배선 형성방법
KR970052295A (ko) 반도체소자의 금속배선 형성방법
KR970018415A (ko) 반도체소자의 금속배선 형성방법
KR950009965A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee