KR19980080955A - 반도체 장치와 그의 제조방법 - Google Patents

반도체 장치와 그의 제조방법 Download PDF

Info

Publication number
KR19980080955A
KR19980080955A KR1019980011285A KR19980011285A KR19980080955A KR 19980080955 A KR19980080955 A KR 19980080955A KR 1019980011285 A KR1019980011285 A KR 1019980011285A KR 19980011285 A KR19980011285 A KR 19980011285A KR 19980080955 A KR19980080955 A KR 19980080955A
Authority
KR
South Korea
Prior art keywords
layer
wiring
insulating layer
semiconductor device
forming
Prior art date
Application number
KR1019980011285A
Other languages
English (en)
Other versions
KR100265256B1 (ko
Inventor
요꼬야마다까시
야마다요시아끼
기시모또고오지
Original Assignee
가네꼬히사시
닛뽕덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛뽕덴끼가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980080955A publication Critical patent/KR19980080955A/ko
Application granted granted Critical
Publication of KR100265256B1 publication Critical patent/KR100265256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체 장치는 배선상의 플라즈마 SiOF 산화물층의 만족스런 밀착성 및 배선 스페이스부를 매립하는 만족스런 매립성을 갖는다. 이 반도체 장치는, 반도체 기판상의 배선의 기초인 금속층을 형성하고, 금속층상에 고융점 금속 또는 그것의 화합물의 반사방지층을 형성하고, 반사방지층상에 절연층을 형성함으로서 피착된다. 그 이후, 절연층을 패터닝하고, 배선상의 반사방지층 및 절연층을 남긴 채로 패터닝된 절연층을 마스크로서 사용하여 반사방지층 및 배선의 기초인 금속층을 에칭함으로서 배선을 패터닝한다. 이어서, 패터닝된 배선을, 반사방지층 및 상표면상의 절연층과 함께, Si 산화물 함유 플루오르인 SiOF 층으로 매립한다.

Description

반도체 장치와 그의 제조방법
본 발명은 메모리 기능, 논리 기능 및 반도체 재료에 특유한 다양한 기능을 구비하는 반도체 장치 및 그의 제조방법에 관한 것이다. 보다 구체적으로, 본 발명은 그러한 반도체 장치의 다층 상호접속 구조 및 그의 제조방법에 관한 것이다.
최근에 반도체 집적회로의 미세화 및 패키지 밀도의 증가와 관련하여, 배선의 미세화 및 다층 구조의 사용이 현저하게 진행되고 있다. 논리형 반도체 장치에서는, 신호의 전달지연의 단축이 필수적이기 때문에, 층간 절연층의 저유전율화가 요구되고 있다. 그러므로, 고밀도 플라즈마 CVD (화학기상증착) 장치(HDP-CVD) 를 사용하여 플루오르 함유 기체를 도입하여, 저유전율층인 SiOF (ε≒ 3.3) 를 증착하는 것이 검토되고 있다.
저유전율층인 SiOF 를 사용하는 경우, 통상적으로 널리 사용되는 TEOS (tetraethoxy silane) 등을 원료 기체로서 사용하여 평행 플레이트 플라즈마 CVD 법에 의해 형성되는 Si 산화물층의 경우에는 매립할 수 없는 0.25 ㎛ 이하의 배선간의 간격에서도 양호하게 매립할 수 있다.
한편, HDP-CVD 법에 부가적으로, 상술된 평행 플레이트 플라즈마 CVD 법 (PE-CVD 법) 에 의해 Si 산화물층을 형성할 때 플루오르를 함유하는 에칭형 기체를 첨가하여 SiOF 층을 형성하는 방법도 있다 (예를 들어, 특개평 6-302593 호 참조). 이러한 방법에서도, 층을 피착하는 것과 동시에 에칭을 진행하기 때문에, 우수한 매립성을 얻을 수 있어서 Si 산화물층에 비해 보다 작은 배선 간격에서도 SiOF 층을 매립할 수 있다.
우수한 매립성 때문에, 배선 피치가 엄격한 DRAM (dynamic random access memory) 과 같은 메모리형 디바이스에의 적용도 검토되고 있다.
반도체 장치의 배선으로서, Al 합금이 널리 사용된다. 그러나, Al 배선을 형성할 때 리소그래피 동안 표면 반사를 방지하는 반사방지층으로서 TiN 층을 종종 형성한다. TiN 으로 덮힌 상표면을 갖는 배선상에 SiOF 층을 직접 피착하는 구조가 저유전율화의 견지에서 바람직하다. 그러나, TiN 층과 SiOF 층 간의 밀착성이 낮기 때문에, 층들 간의 계면에서 벗겨짐이 쉽게 발생하는 문제점이 있다. SiOF 층내의 플루오르 농도가 높을수록 매립성도 높아지지만, SiOF 층내의 플루오르 농도가 높을수록 벗겨짐의 문제점이 보다 현저하게 된다.
상술된 문제점과는 별도로, 높은 플루오르 농도를 갖는 SiOF 층에서는, 플루오르가 열처리 등의 공정 동안 확산되어 Al계 배선과 반응하여 부식을 일으킬 수도 있다. 이러한 문제점을 해결하기 위하여, SiOF 층의 성장 전에 Si 산화물층을 성장시키는 방법이 제안되었다 (예를 들어, 특개평 7-74245 호 참조). 이러한 방법을 사용하는 종래 기술의 단면도가 도 6 에 도시되어 있다. Si 반도체 기판의 BPSG 층 (602) 상에, Al 배선상에 TEOS 및 O2를 사용하여, 플루오르가 첨가되지 않은 Si 산화물층 (604) 을 100 nm 의 두께로 PE-CVD 법에 의해 형성한다. TEOS, O2및 NF3를 사용하여 Si 산화물층 (604) 상에 SiOF 층 (605) 을 500 nm 의 두께로 형성함으로서, Al 배선간의 간격을 매립한다. 이 방법에서는, SiOF 층내의 플루오르의 확산을 Si 산화물층에 의해 방지하고 반사방지층 TiN 층 및 SiOF 층의 밀착성을 향상시킬 수 있다.
그러나, Si 산화물층의 성장에 의해, 도 6 에 도시된 바와 같이 배선간에 오버행 형상 (overhang shape) (606) 이 형성되어 미세한 배선 (607) 내에 SiOF 층을 매립하기 어렵게 된다. 특히, 0.25 ㎛ 이하의 좁은 스페이스부에서는 커버리지가 낮아서 배선간에 보이드 (608) 등을 생성하여 배선의 신뢰성을 저하시킨다. 또한, 높은 상대적인 유전율 (relative dielectric constant) 을 갖는 Si 산화물층 및 SiOF 층의 이중 구조 때문에, 단일 SiOF 층과 비교하여 유전율이 높은 문제점이 있다.
종래 기술의 제 1 문제점은, 반사방지층인 TiN 을 갖는 제 1 배선상에 SiOF 층을 직접 성장시키는 경우, TiN 과의 계면에서 벗겨짐이 발생하고 플루오르 확산에 의한 Al계 배선의 부식 가능성 때문에 배선의 신뢰도가 낮다는 것이다.
그 이유는 Ti 의 플루오르 화합물이 SiOF 층내에 또는 SiOF 층내의 플루오르에 의해 TiN 의 표면상에 형성되기 때문이다. 플루오르 화합물과 SiOF 층간의 밀착성이 낮고, 또한 Al계 배선과 플라즈마 SiOF 산화물층이 직접 접촉하고 있기 때문에, 플루오르는 열처리 등에 의해 확산되어 Al계 물질과 반응할 수 있다.
제 2 문제점은, SiOF 층 아래에 Si 산화물층을 형성하는 경우, SiOF 층을 절연막으로서 사용하고 있음에도 불구하고, 배선 스페이스부에 대한 매립성이 높지 않다는 것이다. 또한, 절연층 전체로서 만족스런 저유전율화를 달성할 수도 없다.
그 이유는 SiOF 층의 피착 바로 전에 Si 산화물층을 피착하기 때문이다. Si 산화물층의 커버리지는 그다지 좋지 않고 오버행 형상을 형성하므로, 배선 스페이스부내에 그 후에 형성되는 SiOF 층의 매립성이 낮아지고, 높은 상대적인 유전율을 갖는 Si 산화물층으로 적층함으로서, 전체 층간 절연층의 유전율을 만족스럽게 낮출 수 없기 때문이다.
본 발명은 금속 배선과의 밀착성을 향상하고, 배선의 부식을 방지하고, 미세한 배선간의 매립성을 향상시키고, 전체 층간 절연층의 저유전율화를 달성하고 또한 배선간의 용량 (capacity) 을 작게 하여 디바이스의 고속화를 달성할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 일 양태에 따른, 반도체 장치는,
에칭에 의해 반도체 기판상에 형성되는 배선;
배선의 형성시 에칭용 마스크로서 사용되며, 반사방지층을 통하여 배선 위쪽의 표면상에만 형성되는 절연층; 및
플루오르를 함유하며 그 내부에 반사방지층 및 절연층을 매립하는 Si 산화물층을 구비한다.
배선상의 절연층은 Si 산화물층 또는 Si 질화물층일 수도 있다.
배선상의 반사방지층은 Ti, W, TiN 및 TiW 중의 어느 하나 또는 그것의 적층 (laminated) 구조와 같은 고융점 금속 또는 그것의 화합물로 형성될 수 있다.
배선의 주요 성분은 Al 또는 Cu 이다.
본 발명의 다른 양태에 따른, 반도체 장치의 제조방법은,
반도체 기판상의 배선의 기초가 되도록 금속층을 형성하는 금속층 형성단계;
금속층상에 고융점 금속 또는 그것의 화합물의 반사방지층을 형성하는 반사방지층 형성단계;
반사방지층상에 절연층을 형성하는 절연층 형성단계;
절연층을 패터닝하는 절연층 패터닝 단계;
배선상의 반사방지층 및 절연층을 남긴 채로 패터닝된 절연층을 마스크로서 사용하여 반사방지층 및 금속층을 배선의 기초가 되도록 에칭함으로서 배선의 패터닝을 수행하는 배선 패터닝 단계; 및
상부표면상의 반사방지층 및 절연층과 함께, 플루오르를 함유하는 Si 산화물층으로서 SiOF 층으로 패터닝된 배선을 매립하는 SiOF 층 매립 단계를 구비한다.
절연층 패터닝 단계는, 포토레지스트를 마스크로서 사용하여 절연층의 패터닝을 수행하는 단계 및 포토레지스트를 제거하는 단계를 구비한다. 절연층과 동시에 반사방지층을 패터닝할 수 있다.
절연층 형성 단계는 스퍼터링 또는 CVD 법에 의해 Si 산화물층 또는 Si 질화물층을 형성할 수도 있다.
반사방지층 형성 단계는 스퍼터링에 의해 Ti, W, TiN 및 TiW 중 하나 또는 스퍼터링에 의해 Ti, W, TiN 및 TiW 에서 선택된 복수의 성분을 피착할 수도 있다.
금속층 형성 단계는 주요 성분으로서 Al 함유 금속을 피착할 수도 있고, 배선 패터닝 단계는, 에칭에 의해 배선 금속의 측벽에 보호층을 형성한 채로 테이퍼진 측벽을 형성하는 조건하에서 기체로 건식 에칭함으로서 수행된다.
SiOF 매립 단계는 플라즈마 CVD 법 또는 고밀도 플라즈마 CVD 법에 의해 수행된다. 이 때, 실레인계 기체 혹은 TEOS (tetraethyl orthosilicate ), 플루오르계 기체 혹은 TEFS (triethoxy fluorosilane) 및 산소가 원(source) 기체로서 사용된다.
SiOF 층내의 플루오르 농도는 5 at% 이상인 것이 바람직하다.
본 발명에서는, 트랜지스터 등이 형성되어 있는 반도체 기판상에, 금속, 예를 들어 Al 합금을 제 1 배선층이 되도록 스퍼터링한다. 제 1 배선층상에 리소그래피시 반사방지층으로 기능하는 TiN 층을 피착한다. 또한 반사방지층상에도, 스퍼터링법 또는 플라즈마 CVD 법에 의해 Si 산화물층을 증착한다. 배선의 목표 형상을 형성하기 위하여, 포토레지스트를 도포하고 주지의 리소그래피 공정에 의해 포토레지스트를 패터닝한다. 이러한 포토레지스트를 마스크로서 사용하여, Si 산화물층을 에칭한다. 이 때, TiN 층도 또한 이어서 에칭될 수 있다. 에칭 기체로서, CHF3, CF4, Ar 등의 기체계를 사용할 수도 있다. 이러한 기체계를 사용하면, 통상적으로는 Si 산화물층 및 그 아래의 하지층(base layer)을 에칭한다. 하지만, Al계 금속은 에칭되지 않으므로 Al계 금속의 표면상에서 에칭이 종료된다. 기체계 또는 혼합비율을 다소 변형함으로서, TiN의 표면에서 에칭을 종료할 수도 있다.
다음으로, 패터닝된 Si 산화물층을 마스크로서 사용하여, Al계 금속배선을 에칭한다. BCl3, Cl2, N2계 기체를 에칭 기체로서 도입하고 ICP 등의 고밀도 플라즈마 원을 사용하여, 에칭을 수행한다. 이 단계에서, Si 산화물층의 표면이 Al계 금속의 에칭과 동시에 다소 에칭된다. Al, Si, O 및 N 으로 이루어진 측벽 보호층을 배선의 측벽상에 형성한다. 이러한 기체계를 사용하는 경우, 배선의 측벽 보호층의 피착량은 N2량에 좌우되어 가변한다. 피착량을 변화시켜, 배선의 측벽의 테이퍼 각도를 변화시킬 수 있다. 배선의 테이퍼 각도에 의해, SiOF 층의 매립성이 상당히 영향을 받는다. N2량으로 테이퍼 각도를 조정함으로서, SiOF 층의 매립성을 향상시켜 배선간의 미세한 간격을 매립할 수 있어서 보이드를 형성하지 않는다.
게다가, 측벽 보호층은 또한 SiOF 층내의 플루오르의 확산을 방지하는 배리어로서 기능한다. 이러한 효과에 의해 SiOF 층의 피착 바로 전에, Si 산화물층을 피착하는 것이 불필요하게 된다. 그러므로, 높은 매립성과 낮은 유전율을 갖는 SiOF 층을 확실히 형성할 수 있다.
본 발명에 따르면, Si 산화물층을 TiN 배선상에 형성하기 때문에, TiN 층과 플라즈마 SiOF 층은 직접 접촉하지 않는다. 이것에 의해, 배선상의 플라즈마 SiOF 산화물층의 양호한 밀착성을 확보할 수 있다.
도 1a 내지 도 1e 는 순차적인 공정 단계의 제조방법을 도시하는 본 발명의 제 1 실시예의 단면도;
도 2 는 배선의 테이퍼 각도를 도시하는 단면도;
도 3 은 질소 유량비와 배선의 테이퍼 각도 간의 관계를 도시하는 특성도;
도 4 는 배선의 테이퍼 각도와 층내의 플루오르 농도 간의 관계를 도시하는 특성도;
도 5a 내지 도 5c 는 순차적인 공정 단계의 제조방법을 도시하는 본 발명의 제 2 실시예의 단면도; 및
도 6 은 종래 기술을 도시하는 단면도.
*도면의 주요부분에 대한 부호의 설명*
101 : 반도체 기판 102 : Si 산화물층
103 : Al 계 배선 104 : 접합 배리어 금속층
105 : 반사방지층 106 : Si 산화물층
107 : 포토레지스트 패턴 109 : 측벽 보호층
110 : SiOF 층 113 : 스로우 홀
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 통해 본 발명을 상세하게 설명한다. 다음의 설명에서는, 본 발명의 완전한 이해를 제공하기 위하여 다수의 특정한 상술 (specific details) 이 설명되어 있다. 그러나, 당분야의 당업자에게 이러한 특정한 상술없이도 본 발명을 실시할 수 있음은 자명하다. 한편으로, 본 발명의 불필요한 불명료를 피하기 위하여 주지의 구조물은 상세하게 도시되지 않는다.
제 1 실시예
도 1a 내지 도 1e 는 제조 단계의 순차적인 순서로 제조방법을 도시하는 본 발명의 제 1 실시예의 단면도들이다.
도 1a 에 도시된 바와 같이, 트랜지스터 등이 형성되어 있는 Si 기판 (101) 상의 Si 산화물층 (102) 상에, 배선용 Al 계 금속 (103) 을 400 내지 500 nm 의 두께로 스퍼터링에 의해 형성한다. 이 배선 (103) 아래에는, 접합 배리어 금속층 (104) 으로서 Ti, TiN, TiN/Ti 등을 100 내지 200 nm 의 두께로 피착한다. Al 계 금속배선층 (103) 상에는, 리소그래피시의 반사방지층 (105) 인 TiN, TiN/Ti 등을 형성한다. TiN 의 층 두께는 25 내지 100 nm 의 범위이다. 이어서, 스퍼터링 또는 CVD 법에 의해 Si 산화물층 (106) 을 150 내지 300 nm 의 두께로 형성한다. 배선 패턴을 형성하기 위하여, Si 산화물층 (106) 상에 포토레지스트를 약 1 ㎛ 의 두께로 도포한다. 그 다음에, 주지의 리소그래피 공정에 의해, 포토레지스트를 패터닝 (107) 한다.
다음으로, 도 1b 에 도시된 바와 같이, 포토레지스트 패턴을 마스크로서 사용하여, Si 산화물층 (106) 및 반사방지층 (105) 을 에칭한다. Si 산화물층 (106) 을 에칭하기 위하여, 10 내지 20 SCCM 의 CHF3, 10 내지 20 SCCM 의 CF4및 150 내지 250 SCCM 의 Ar 인 기체계를 도입하여, 700 내지 900 W 의 RF (고주파수) 하에서 에칭을 수행한다. 이러한 기체계로는 Al계 금속을 에칭하지 않기 때문에, Al계 금속의 표면에서 에칭이 종료된다. CHF3의 유량을 증가시킴에 따라, TiN 층의 에칭 속력이 저하된다. 그러므로, 이러한 조건하에서, Si 산화물층을 에칭하고 TiN 중에서 에칭을 중지시키는 것이 바람직하다.
이어서, 도 1c 에 도시된 바와 같이, 레지스트 패턴 (107) 을 제거하고, 패터닝된 Si 산화물층 (106) 을 사용하여, Al계 금속을 에칭한다. 10 내지 30 SCCM 의 BCl3, 40 내지 70 SCCM 의 Cl2및 10 내지 30 SCCM 의 N2인 기체계를 도입한다. 이 때, 도 1c 에 도시된 바와 같이, Si 산화물층 (106) 을 또한 다소 에칭하여 Al 계 배선의 측벽 (108) 에 Al, Si, O 및 N 으로 이루어지는 약 5 내지 20 nm 의 측벽 보호층을 형성한다. 배선의 단면 형상은 상승하는 테이퍼 형상(ascending taper shaped configuration)이다. 도 2 는 배선의 테이퍼진 단면을 도시하고 있다.
이어서, 도 1d 에 도시된 바와 같이, 600 nm 내지 2000 nm 의 SiOF 층 (110) 을 피착한다. SiOF 층 (110) 은, 통상의 평행 플레이트형 플라즈마 CVD (PE-CVD) 장치 내부에 TEOS 또는 SiH4계의 기체와 플루오르계 기체 (C2F6, TEFS 등), 산소, 헬륨을 도입하여 성장된다. TEOS 및 C2F6를 사용하는 경우 SiOF 층내의 플루오르 농도는 피착 전력(power), 온도, 원료기체 유량비 등에 의해 5 내지 10 atom % 로 조정된다. 구체적으로는, TEOS 원료기체는 50 내지 200 SCCM 으로 조정되고, C2F6는 300 내지 600 SCCM 으로 조정되고, 산소는 500 내지 2000 SCCM 으로 조정되고, RF 전력은 800 내지 1000 W 로 조정되고, 기판온도는 300 내지 400 ℃ 로 조정된다. 배선의 단면이 상승하는 테이퍼 형상이기 때문에, 0.25 ㎛ 이하의 배선간격에서도, 어떤 갭도 형성하지 않고 SiOF 층 (110) 을 매립할 수 있다. 다음으로, 배선상의 단차를 CMP (화학적 기계적 폴리싱) 공정 또는 SOG 층, 포토레지스트층 등의 평탄화층을 도포한 후의 에칭 백 공정으로 평탄화한다. 게다가, 전체 표면에 걸쳐, 내흡습성 캡 층 (anti-hygroscopic cap layer) 으로서 Si 산화물층 (111) 을 약 50 내지 100 nm 의 두께로 피착한다.
다음으로, 도 1e 에 도시된 바와 같이, 주지의 리소그래피 및 에칭 공정을 통해 배선상에 스로우 홀 (113) 을 형성한다. 다음으로, 접합 배리어 금속층 (114) 으로서 TiN, TiN/Ti 등을 스퍼터링법 또는 CVD 법으로 형성한다. 그 이후, CVD 법과 에칭 백 방법으로, W 등의 금속 플러그를 형성한다. 전체 표면에 걸쳐, 제 2 의 Al 배선 (116) 을 형성한다. 더욱 다층화하는 경우에는, 상술된 바와 같은 유사한 공정을 반복한다.
다음으로, 배선의 에칭 조건하에서 에칭 형상 및 SiOF 층내의 플루오르 농도에 대해 상세하게 설명한다. ICP, 헬리콘 파(helicon wave) 등의 고밀도 플라즈마원을 사용하는 경우, BCl2/Cl2/N2계 기체를 도입함으로서 Si 산화물층을 마스크로서 사용하여 Al계 금속을 에칭할 수 있다. 이러한 기체를 사용하는 경우, 질소의 유량비를 증가시키면, 측벽부분에 피착하는 측벽 보호층 (109) 을 증가시켜서 배선의 테이퍼 각도 (201) 를 크게 만든다(도 2 참조). 질소 유량비와 배선의 테이퍼 각도 간의 관계는 도 3 에 도시되어 있다.
질소의 유량비를 5 내지 35 SCCM 의 범위내에서 가변시킴으로서, 스페이스부의 배선의 테이퍼 각도 (201) 는 90 °내지 95 °의 정도에서 가변하게 된다. 테이퍼 각도가 90 °인 경우, 0.25 ㎛ 이하의 스페이스부에 SiOF 층을 완전히 매립하기 위해서는, 최저층내에서 약 5 % 의 플루오르 농도가 최소값이다. 테이퍼 각도가 약 95 °인 경우에서는, 완전히 매립하는데 약 2 % 의 플루오르 농도가 요구된다. 상술된 바와 같이, Al계 금속의 에칭용으로 Si 산화물층을 마스크로서 사용함으로서, 배선의 테이퍼 각도 (209) 를 가변할 수 있다. 게다가, 측벽보호층 (109) 은 또한 SiOF 층내의 플루오르가 Al계 배선으로 확산하는 것을 방지하는 배리어로서 역할을 할 수 있다. 따라서, Si 산화물층을 피착하지 않고, SiOF 층을 직접 피착할 수 있다. 그러므로, SiOF 층으로서 우수한 매설성 및 저유전율성을 유지할 수 있다. 상술된 기체계가 사용되지만, 사용하는 기체는 도시된 실시예만으로 한정되지 않는다.
본 발명의 제 1 실시예의 작동을 설명한다. 제조공정의 제 1 실시예를 통해 얻어지는 반도체 장치의 다층 배선 구조에서는, Si 산화물층 (106) 이 SiOF 층 (110) 과 반사방지층 (105) 사이에 있기 때문에, SiOF 층 (110) 과 반사방지층 (105) 은 직접 접촉하지 않는다. 이로서, Ti 의 플루오르 화합물이 반사방지층 (105) 인 TiN 의 표면상에 형성되지 않기 때문에, TiN 층의 표면에서 벗겨짐이 일어나지 않는다.
이것에 대조적으로, SiOF 층이 반사방지층 (105) 인 TiN 상에 직접 형성되는 종래 기술의 경우, 층내의 플루오르 농도가 5 at% 를 초과하여 10 at% 에 가깝게 되면 SiOF 층은 TiN 으로부터 쉽게 벗겨진다. 특히, 넓은 배선 패턴에 있어서는, SiOF 층이 TiN 층으로부터 벗겨져서 렌즈상으로 부상(浮上)된다.
따라서, SiOF 층 (110) 과 반사방지층 (105) 사이에 Si 산화물층 (106) 을 설치함으로서, TiN 의 밀착성 불량의 가능성을 염려할 필요가 없다.
게다가, 높은 플루오르 농도의 SiOF 층에서는, 열처리 등의 공정시 플루오르가 확산되어 Al계 배선과의 반응에 의해 부식을 일으킬 수도 있다. 본 발명의 제 1 실시예에서는, Si 산화물층 (106) 과 측벽보호층 (109) 이 배선의 표면을 덮고 있기 때문에, 이들 층은 플루오르의 배리어층으로서 작용한다. 배선의 형성 후 SiOF 층의 피착 전에, 플루오르의 배리어로서 Si 산화물층 등을 형성할 필요가 없다. 따라서, 사전에 플루오르에 대한 배리어층으로서 Si 산화물층을 형성함으로서, SiOF 층의 피착전에 배선간의 형상이 역 테이퍼 형상으로 되어, SiOF 층의 매립을 방해하는 것을 방지할 수 있다. 예를 들어, 배선층 두께의 전체 층 두께가 0.5 ㎛ 이고 단면의 테이퍼 각도 (201) 가 92 °인 경우, 또한 PE-CVD 법에 의해 100 nm 의 두께로 Si 산화물층을 형성한 후 TEOS, C2F6기체로 PE-CVD 에 의해 증착된 플루오르 6 at% 의 SiOF 층에 의해 Si 산화물층을 매립하면, 0.5 ㎛ 의 배선 간격에서도 배선간에 갭이 형성될 수 있다. 이와는 대조적으로, Si 산화물층없이 SiOF 층을 직접 형성하면, 배선간격이 0.25 ㎛ 이하에서도 스페이스를 매립할 수 있다. 100 nm 의 Si 산화물층을 피착한 후 SiOF 층으로 0.25 ㎛ 의 스페이스를 매립하기 위하여, 플루오르 농도를 10 at% 이상으로 설정할 필요가 있다.
높은 플루오르 농도의 SiOF 층은 높은 흡습성을 갖기 때문에, 다음 공정에서 문제가 발생하기 쉽다. 유전율을 상당히 낮출 필요가 없는 장치에서는, 플루오르를 과도하게 첨가하지 않는 것이 바람직하다. 본 발명의 바람직한 공정을 이용함으로서, 낮은 플루오르 농도를 갖는 SiOF 층으로도 미세한 배선간격을 매립할 수 있게 되어 SiOF 층내의 수분 또는 플루오르의 악영향을 최소화할 수 있다. 또한, 본 발명에서는, 배선간의 모든 간격을 Si 산화물층의 유전율보다 낮은 유전율을 갖는 SiOF 층으로 매립하기 때문에, 배선간의 기생용량을 Si 산화물층으로 적층할 때 생기는 기생용량보다도 작게 만들 수 있다. 역으로, Si 산화물층 및 적층구조의 기생용량과 동등한 기생용량을 갖는 것을 허용할 수 있으면, 신뢰성이 우수한 낮은 플루오르 농도의 SiOF 층을 사용할 수 있다.
제 2 실시예
다음으로, 도면을 참조하여 본 발명의 제 2 실시예를 설명한다. 도 5a 및 도 5b 는 본 발명의 제 2 실시예의 주요 공정단계의 단면이다. 도시된 실시예에서는, Al계 금속 및 W 의 적층구조로 배선을 형성하고 있다.
도 5a 에 도시된 바와 같이, 트랜지스터 등이 형성되어 있는 Si 기판의 Si 산화물층 (502) 상에, 배선용으로 400 내지 500 nm 의 Al계 금속을 스퍼터링에 의해 피착한다. 이 배선 아래에는, 접합 배리어 금속층 (504) 으로서, 각각이 50 nm 와 100 nm 인 Ti 와 TiN 을 스퍼터링에 의해 각각 순차적으로 피착한다. 그 후, 저압 CVD 법에 의해 100 내지 200 nm 의 두께로 W 층 (506) 을 증착한다. Al계 금속층 (503) 상에는, 리소그래피시의 반사방지층 (505) 으로 기능하는 TiN 을 25 내지 50 nm 의 두께로 스퍼터링에 의해 피착한다.
다음으로, 도 5b 에 도시된 바와 같이, 스퍼터링 또는 CVD 법에 의해 150 내지 300 nm 의 두께로 Si 산화물층 (507) 을 증착한다. 배선 패턴을 형성하기 위하여, 포토레지스트층 (508) 을 약 2 ㎛ 의 두께로 Si 산화물층 (507) 상에 도포한다. 주지의 리소그래피 공정을 통하여 포토레지스트층 (508) 을 패터닝한다. 포토레지스트층 (508) 을 마스크로서 사용하여, Si 산화물층 (507), 반사방지층 (505), Al 계 금속 (503), W 층 (506) 및 접합 배리어 금속층 (504) 을 순차적으로 에칭한다. 각각의 재료에 좌우되는 각각의 주지된 최적 조건에 따라 에칭 조건들을 바꾼다. 이러한 구조에서는, Si 산화물층 (507) 의 에칭후 포토레지스트층 (508) 을 제거해 버리고, W 층 (506) 의 에칭을 플루오르계 기체를 사용하여 수행하면, 이 에칭 조건에서는 Si 산화물층 (507) 도 또한 에칭된다. 그러므로, W 층 (506) 의 에칭을 완료할 때까지는 포토레지스트층 (508) 을 제거할 수 없다.
도시된 실시예에서는, 포토레지스트층을 마스크로서 사용하여 주지된 조건하에서 에칭을 수행하기 때문에, 보호층을 배선의 측벽에 형성할 수 없고 배선의 단면 형상도 상승하는 테이퍼일 수 없다. 따라서, 제 1 실시예에서와 동일한 조건에서 SiOF 층 (509) 을 피착하면, 제 1 실시예만큼 미세한 스페이스를 매립할 수 없다. HDP-CVD 법에 의해 층을 증착하는 동안 RF 바이어스를 기판에 인가하고 동시에 에칭을 진행함으로서, 미세한 배선간격에서도 SiOF 층 (509) 을 매립할 수 있게 된다. HDP-CVD 법에 의한 SiOF 층 (509) 을 증착하는 조건은 20 내지 40 SCCM 의 SiH4, 20 내지 40 SCCM 의 SiF4, 20 내지 40 SCCM 의 산소, 20 내지 40 SCCM 의 Ar 을 챔버 내부에 도입하고 약 3000 W 의 RF 원의 전력을 사용하여 플라즈마를 발생시키고 1000 내지 1500 W 의 바이어스 전력을 인가함으로서 1 내지 2 ㎛ 의 두께로 SiOF 층을 형성하는 것이다(도 5c 참조). 다음으로, 상술된 제 1 실시예에서와 유사하게, CMP 법으로 평탄화를 수행하고, 스로우 홀을 형성하고, 제 1 Al계 배선을 형성한 다음 2 층의 Al계 배선층의 형성을 완료한다.
도시된 실시예에서는, 플루오르의 배리어층으로서 배선의 측벽에 보호층을 형성하지 않지만, HDP-CVD 에 의해 형성된 SiOF 층은 PE-CVD 법에 의해 형성된 SiOF 층보다 플루오르를 제거하기 어렵다. 그러므로, 플루오르에 의한 Al 의 부식을 염려할 필요는 없다. 따라서, 도시된 실시예에서 기대되는 효과는 반사방지층과의 밀착성의 향상 뿐이다.
상술된 2 개의 실시예에서는, 반사방지층의 표면상에 TiN 을 형성하는 경우를 설명하였지만, 반사방지층의 표면상에 형성되는 층은 TiN 으로 제한되지 않는다. Ti 또는 TiW 와 같은, Ti 를 함유하는 층이 최상표면을 형성하는 경우에는, SiOF 층을 직접 형성한다면, Ti 의 플루오르 화합물이 표면상에 형성되어 밀착성을 저하시킬 수 있다. 그러므로, 도시된 실시예들은 Ti 및 TiW 에 대해서도 효과가 있다. 또한, W 층도 또한 SiOF 층과 낮은 밀착성을 가지므로, 본 발명은 W 에 대해서도 효과가 있다.
게다가, TiN 또는 TiW 는 Cu 의 배리어층으로서 종종 사용된다. 그러므로, 본 발명은 Cu 배선에도 또한 효과가 있다.
한편, 반사방지층상의 절연층으로서는, Si 산화물층으로 제한되지 않는다. SiOF 층의 피착시에 사용되는 플루오르 첨가 기체로서는 C2F6와 SiF4외에도 CF4, TEFS 등이 사용될 수 있다.
비록 본 발명이 실시예에 대해 도시하고 설명하였지만, 당분야의 당업자에게 본 발명의 정신과 범위에서 벗어나지 않고 상술된 것에 대해 다양한 다른 변경, 생략 및 첨가를 행할 수 있음은 자명하다. 그러므로, 본 발명은 특정한 실시예로 제한되지 않고, 첨부된 청구항에 설정된 특징에 대해서 포함되는 그리고 동등한 범위내에서 구체화될 수 있는 모든 가능한 실시예들을 포함한다.
이상의 설명에서와 같이, 본 발명에 따르면, 배선상의 SiOF 층의 밀착성을 향상시킬 수 있다. 그 이유는, SiOF 층과 TiN 반사방지층 간에 Si 산화물층을 형성하기 때문에, TiN 반사방지층과 SiOF 층이 직접 접촉하지 않기 때문이다.
또한, 낮은 플루오르 농도의 SiOF 층의 배선간에서의 매립성을 향상시킬 수 있다. 그 이유는, Si 산화물층 패턴을 마스크로서 사용하여 배선 금속의 에칭을 수행하기 때문에, 배선의 단면 형상이 상승하는 테이퍼일 수 있기 때문이다. 또한, 에칭 조건을 변화시킴으로서 테이퍼 각도를 변화시킬 수도 있기 때문이다. 더구나, Si 산화물층을 피착하지 않고 SiOF 층을 피착할 수 있기 때문이다.
게다가, SiOF 층내의 배선의 신뢰성을 향상시킬 수 있다. 그 이유는, Si 산화물층 패턴을 이용하여 배선 금속을 에칭할 수 있기 때문이다. 그러므로, 플루오르의 확산을 방지하는 측벽 보호층을 배선의 측벽에 형성할 수 있다.
또한, SiOF 층에는 낮은 유전율이 제공된다. 그 이유는 Si 산화물층을 피착하지 않고 SiOF 층을 피착할 수 있기 때문이다.

Claims (14)

  1. 에칭에 의해 반도체 기판상에 형성되는 배선;
    상기 배선의 형성시 에칭용 마스크로서 기능하며, 반사방지층을 통하여 상기 배선 위쪽의 표면상에만 형성되는 절연층; 및
    플루오르를 함유하며 상기 반사방지층 및 상기 절연층을 그 내부에 매립하는 Si 산화물층을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 배선상의 상기 절연층이 Si 산화물층인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 배선상의 상기 절연층이 Si 질화물층인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 배선상의 상기 반사방지층이 고융점 금속 또는 그것의 화합물로 형성되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 배선상의 상기 반사방지층이 Ti, W, TiN 및 TiW 중의 어느 하나 또는 그것의 적층구조로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 배선의 주성분이 Al 인 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 배선의 주성분은 Cu 인 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판상의 배선의 기재가 되는 금속층을 형성하는 금속층 형성단계;
    상기 금속층상에 고융점 금속 또는 그것의 화합물의 반사방지층을 형성하는 반사방지층 형성단계;
    상기 반사방지층상에 절연층을 형성하는 절연층 형성단계;
    상기 절연층을 패터닝하는 절연층 패터닝 단계;
    상기 패터닝된 절연층을 마스크로서 사용하여 상기 반사방지층 및 상기 배선의 기재가 되는 상기 금속층을 상기 배선상에 상기 반사방지층 및 상기 절연층을 남긴 채로 에칭함으로서 상기 배선의 패터닝을 수행하는 배선 패터닝 단계; 및
    상부표면상의 상기 반사방지층 및 상기 절연층과 함께, 플루오르를 함유하는 Si 산화물층으로서 SiOF 층으로 패터닝된 상기 배선을 매립하는 SiOF 층 매립 단계를 구비하는 반도체 장치의 제조방법.
  9. 제 8 항에 있어서, 상기 절연층 패터닝 단계가 포토레지스트를 마스크로서 사용하여 상기 절연층의 패터닝을 수행하는 단계 및 상기 포토레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 8 항에 있어서, 상기 절연층 패터닝 단계는 포토레지스트를 마스크로서 사용하여 상기 절연층 및 상기 반사방지층을 동시에 패터닝하는 단계 및 상기 포토레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 8 항에 있어서, 상기 절연층 형성단계는 스퍼터링 또는 CVD 법에 의해 상기 Si 산화물층 또는 상기 Si 질화물층을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 8 항에 있어서, 상기 반사방지층 형성단계는 스퍼터링에 의해 Ti, W, TiN 및 TiW 중의 어느 하나를 피착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제 8 항에 있어서, 상기 반사방지층 형성단계는 스퍼터링에 의해 Ti, W, TiN 및 TiW 중에서 선택된 복수의 성분을 피착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제 8 항에 있어서, 상기 금속층 형성단계는 주성분으로서 Al 을 함유하는 금속을 피착하고, 상기 배선 패터닝 단계는, 에칭에 의해 상기 배선 금속의 측벽상에 보호층을 형성하며 테이퍼진 측벽이 형성되는 조건하에서 기체로 건식 에칭함으로서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019980011285A 1997-03-31 1998-03-31 반도체 장치와 그의 제조방법 KR100265256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-80672 1997-03-31
JP9080672A JP3019021B2 (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR19980080955A true KR19980080955A (ko) 1998-11-25
KR100265256B1 KR100265256B1 (ko) 2000-09-15

Family

ID=13724859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011285A KR100265256B1 (ko) 1997-03-31 1998-03-31 반도체 장치와 그의 제조방법

Country Status (4)

Country Link
US (2) US6130154A (ko)
JP (1) JP3019021B2 (ko)
KR (1) KR100265256B1 (ko)
CN (1) CN1106043C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602314B1 (ko) * 1999-12-29 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469619B (en) * 1998-05-26 2001-12-21 Winbond Electronics Corp Structure and manufacturing method for metal line
US6444564B1 (en) * 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6281584B1 (en) * 1998-12-02 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
US6252303B1 (en) * 1998-12-02 2001-06-26 Advanced Micro Devices, Inc. Intergration of low-K SiOF as inter-layer dielectric
JP3266195B2 (ja) 1999-03-23 2002-03-18 日本電気株式会社 半導体装置の製造方法
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6265305B1 (en) * 1999-10-01 2001-07-24 United Microelectronics Corp. Method of preventing corrosion of a titanium layer in a semiconductor wafer
JP4646346B2 (ja) * 2000-01-28 2011-03-09 パナソニック株式会社 電子デバイスの製造方法
WO2002075801A2 (en) * 2000-11-07 2002-09-26 Tokyo Electron Limited Method of fabricating oxides with low defect densities
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2003060031A (ja) 2001-08-14 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法。
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
KR20030053967A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 소자의 금속배선 형성방법
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
US7100216B2 (en) * 2003-10-15 2006-09-05 Impact Innovative Products, Llc Garment with energy dissipating conformable padding
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
US7329953B2 (en) * 2003-10-29 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
KR100536808B1 (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
EP1672643A1 (fr) * 2004-12-16 2006-06-21 STMicroelectronics (Crolles 2) SAS Cellule mémoire SRAM
US7446047B2 (en) * 2005-02-18 2008-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Metal structure with sidewall passivation and method
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
CN101399219B (zh) * 2007-09-28 2011-11-02 上海华虹Nec电子有限公司 金属层间通孔的制备和填充方法
WO2009057225A1 (ja) * 2007-11-02 2009-05-07 Fujitsu Microelectronics Limited 半導体装置とその製造方法
US8710661B2 (en) * 2008-11-26 2014-04-29 International Business Machines Corporation Methods for selective reverse mask planarization and interconnect structures formed thereby
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
JP5364765B2 (ja) * 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
WO2019156695A1 (en) 2018-02-09 2019-08-15 Didrew Technology (Bvi) Limited Method of manufacturing fan out package with carrier-less molded cavity
WO2019160570A1 (en) * 2018-02-15 2019-08-22 Didrew Technolgy (Bvi) Limited System and method of fabricating tim-less hermetic flat top his/emi shield package
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179435A (en) * 1990-03-05 1993-01-12 Nec Corporation Resin sealed semiconductor integrated circuit device
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
JPH04147651A (ja) * 1990-04-02 1992-05-21 Toshiba Corp 半導体装置およびその製造方法
KR940005723B1 (ko) * 1990-05-08 1994-06-23 니뽄 덴끼 가부시끼가이샤 반도체 장치
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JP2778612B2 (ja) * 1992-09-02 1998-07-23 日本電気株式会社 半導体装置
JP3449741B2 (ja) * 1992-11-26 2003-09-22 東京エレクトロン株式会社 プラズマエッチング方法
KR0128491B1 (ko) * 1993-04-14 1998-04-07 모리시다 요이치 반도체 장치 및 그 제조방법
JPH06302593A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
JPH09139428A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置
JP2739853B2 (ja) * 1995-11-28 1998-04-15 日本電気株式会社 半導体装置の製造方法及びエッチング方法
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602314B1 (ko) * 1999-12-29 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
JPH10275859A (ja) 1998-10-13
CN1198014A (zh) 1998-11-04
JP3019021B2 (ja) 2000-03-13
US6627996B1 (en) 2003-09-30
US6130154A (en) 2000-10-10
KR100265256B1 (ko) 2000-09-15
CN1106043C (zh) 2003-04-16

Similar Documents

Publication Publication Date Title
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6316351B1 (en) Inter-metal dielectric film composition for dual damascene process
US6074942A (en) Method for forming a dual damascene contact and interconnect
US6287956B2 (en) Multilevel interconnecting structure in semiconductor device and method of forming the same
US20010036737A1 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US7163887B2 (en) Method for fabricating a semiconductor device
US7375028B2 (en) Method for manufacturing a semiconductor device
EP1333484B1 (en) Interlayer between titanium nitride and high density plasma oxide
JPH1140669A (ja) 多層配線構造とその製造方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JP2001284448A (ja) 半導体装置及びその製造方法
JPH08181146A (ja) 半導体装置の製造方法
JP2002184858A (ja) 半導体素子の製造方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100419878B1 (ko) 반도체소자의제조방법
KR100777365B1 (ko) 금속배선 형성 방법
KR100279246B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100315026B1 (ko) 반도체소자의금속배선형성방법
US20030039845A1 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
KR20040000555A (ko) 반도체 소자의 층간 절연막 형성방법
KR19980036987A (ko) 반도체장치의 다층배선 형성방법
KR20050009798A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee