KR20050009798A - 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 - Google Patents

듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR20050009798A
KR20050009798A KR1020030048869A KR20030048869A KR20050009798A KR 20050009798 A KR20050009798 A KR 20050009798A KR 1020030048869 A KR1020030048869 A KR 1020030048869A KR 20030048869 A KR20030048869 A KR 20030048869A KR 20050009798 A KR20050009798 A KR 20050009798A
Authority
KR
South Korea
Prior art keywords
film
trench
metal wiring
forming
inorganic
Prior art date
Application number
KR1020030048869A
Other languages
English (en)
Inventor
홍은석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030048869A priority Critical patent/KR20050009798A/ko
Publication of KR20050009798A publication Critical patent/KR20050009798A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신(Dual Damascene) 공정을 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히, 구리를 이용한 반도체 소자의 금속 배선 형성 공정에 있어서, 종래의 유기 반사 방지막 대신 무기 반사방지막을 하드 마스크막으로 이용함으로써, 유기 반사 방지막을 제거하기 위해 사용되는 산소 플라즈마에 의하여, 저유전 절연막이 열화되는 것을 방지할 수 있고, 금속 배선, 즉, 구리의 산화를 방지할 수 있어서, 금속 배선의 신뢰성이 저하되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

Description

듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL-LINE OF THE SEMICONDUCTOR DEVICE USING DUAL DAMASCENE PROCESS}
본 발명은 듀얼 다마신(Dual Damascene) 공정을 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히, 구리를 이용한 반도체 소자의 금속 배선 형성 공정에 있어서, 종래의 유기 반사 방지막 대신 무기 반사방지막을 하드 마스크막으로 이용함으로써, 유기 반사 방지막을 제거하기 위해 사용되는 산소 플라즈마에 의하여, 저유전 절연막이 열화되는 것을 방지할 수 있고, 금속 배선, 즉, 구리의 산화를 방지할 수 있어서, 금속 배선의 신뢰성이 저하되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
더욱 빠른 집적 회로에 대한 요구에 의해, 칩 상의 고체 부품을 보다 소형화하여 집적도를 증가시키기 위한 노력이 계속적으로 이루어지고 있다. 또한, 이러한 요구로 인하여, 금속 배선은 종래에 사용되던 알루미늄계 금속에서 보다 낮은 저항률을 갖는 구리로 옮겨가고 있다. 이는 구리가 가지는 특성, 즉, 높은 전도성과 낮은 가격 때문으로, 이러한 특성으로 인하여 구리는 소자의 금속 배선을 형성하는데 바람직하게 이용될 수 있다. 또한, 구리는 알루미늄 또는 알루미늄-구리 합금에 비하여 보다 향상된 전자 이동 내성 특성(resistance to electromigration failure)을 가지므로 상대적으로 신뢰할 수 있다.
구리는 바람직한 전기적 성질을 가지지만, 통상 사용되는 처리 화학 물질과 접촉할 때 산화되거나 부식되는 경향이 있다. 그러므로, 구리가 프로세스 동안 노출되는 경우, 구리 금속 배선과 관련된 프로세스는 이들 환경에 영향을 받지 않아야 한다.
한편, CMOS 로직 디바이스의 속도 증가는 주로 게이트의 길이를 감소시켜 게이트 지연 시간을 줄이는 것에 의존하여 왔는데, 특히, 소자에 대한 고집적화가 이루어질수록 라인 백 엔드의 금속 배선(Back End of Line Matallization)에 의한 RC 지연(Resistance Capacitance Delay)이 소자의 속도를 좌우한다. 이 때문에, RC 지연을 줄일 수 있도록, 상기에서 살핀, 저저항의 특성을 가지는 구리를 금속 배선 물질로 이용하고, 유전체막으로 저유전 물질을 사용하여, 비아홀과 금속 배선을 동시에 형성하는 듀얼 다마신 공정을 이용하여 반도체 소자의 금속 배선을 형성하여 왔다.
그러나, 상기 종래 기술에 의한 듀얼 다마신 공정에 있어서는, 비아 홀을 식각, 형성한 후, 하드 마스크막으로 유기 반사 방지막을 증착하여, 추후에 진행될 상부 금속층을 위한 트렌치 식각시에 비아홀의 바닥이 개방되는 것을 방지하여 왔는 바, 유기 반사 방지막을 제거하기 위해 사용되는 산소 플라즈마로 인하여 금속 배선의 구리가, 상기한 바와 같이, 산화되거나 부식되어 버리는 문제점이 있었다.
이러한 구리의 산화 또는 부식으로 인하여, 금속 배선의 신뢰성에 문제점이 생길 수 있으며, 더구나, 상기 종래 기술에 의하면, 산소 플라즈마에 의해 유전막으로 사용되는 저유전 물질까지 열화됨으로써, 소자의 특성을 저하시키는 원인이 되었다.
이하, 첨부한 도면을 참고로, 종래 기술에 의한 금속 배선 형성 공정 및 이의 문제점을 더욱 구체적으로 설명하기로 한다.
도 1a 내지 도 1g는 종래 기술에 의한 금속 배선 형성 방법의 일례를 나타낸 도면이다.
상기 종래 기술에 의하면, 우선 도 1a에서 볼 수 있는 바와 같이, 소정의 하부 구조가 형성된 반도체 기판(1)상에 제 1 확산 방지막(2) 및 절연막(3)을 순차 적층하고, 상기 절연막을 선택적으로 식각하여 하부 금속 배선을 위한 트렌치를 형성한 후, 상기 트렌치내에 금속 물질, 예를 들어, 구리를 매립, 평탄화하여 하부 금속 배선(4)을 형성한다. 그리고, 상기 하부 금속 배선(4)이 형성된 결과물 전체에 제 2 확산 방지막(5)을 증착한다.
이후, 도 1b에서 볼 수 있는 바와 같이, 상기 제 2 확산 방지막(5) 상에 저유전율 물질을 증착하여 층간 절연막(Inter Metal Dielectric)(6)을 형성한 후, PE TEOS, PE 질화막 등을 이용하여 상기 층간 절연막(6) 상에 식각 정지막(7)을 형성한다. 계속하여, 상기 식각 정지막(7) 상에 감광막을 도포한 후, 노광 및 현상 공정을 통하여 비아홀 패턴을 갖는 감광막 패턴(8)을 형성한다.
상기 감광막 패턴(8)을 형성한 후에는, 도 1c에서 볼 수 있는 바와 같이, 상기 감광막 패턴(8)을 마스크로 하여, 하부의 식각 정지막(7) 및 층간 절연막(6)을 플라즈마 건식각 방식으로 식각하여 내부에 비아홀(9)을 형성하고, 감광막 패턴(8)을 제거한다.
그리고 나서, 도 1d에서 볼 수 있는 바와 같이, 상기 비아홀이 형성된 결과물 전체에, 유기 반사방지막(10)을 증착하여 비아홀(9)의 내부를 유기 반사방지막으로 매립하는 한편, 식각 정지막 상의 소정 영역에 유기 반사 방지막이 덮이도록 한다.
그런데, 이러한 증착 공정에 있어서, 상기 유기 반사 방지막(10)은 추후에 진행될 상부 메탈을 위한 트렌치 형성 공정시, 비아홀(9)의 바닥이 개방되는 것으로 방지하기 위한 하드 마스크막의 역할을 하게 되는 바, 유기 반사 방지막의 매립 특성이 그리 좋지 않으므로, 패턴의 밀도에 따라 비아홀 중 완전히 매립되지 않는 부분이 생길 수 있으며, 이에 따라, 후속 트렌치 식각시 소자의 프로파일이 왜곡되기 쉽고, 식각 조건의 설정이 어렵게 되는 문제점이 있다.
한편, 상기 유기 반사 방지막(10)을 증착한 이후에는, 그 상부에 다시 감광막(11)을 형성하고, 이에 대해 노광 및 현상 공정을 진행하여, 트렌치가 형성될 부분을 패터닝한다.
이후, 도 1e에서 볼 수 있는 바와 같이, 상기 감광막 패턴(11)에 따라 그 하부의 식각 정지막(7), 층간 절연막(5) 및 유기 반사 방지막(10)을 소정 깊이까지 선택적으로 식각하여 트렌치(12)를 형성한 후, 잔류하는 유기 반사 방지막(10)을 식각, 제거한다.
그런데, 이러한 유기 반사 방지막(10)에는 고온의 열 처리에 의하여 강한 가교 결합이 포함되므로, 일반적인 화합물에는 녹지 않으며, 이에 따라, 이를 제거하기 위해서는 산소 플라즈마를 이용해야 하는데, 이러한 산소 플라즈마를 이용할 경우, 저유전 물질로 이루어진 층간 절연막(6)이 유전율의 저하 등의 열화를 일으킬 수 있으며, 더구나, 산소 플라즈마가 비아홀 내부에 잔류하여 금속 배선을 형성하기 위한 구리(4, 12)와 접촉할 경우, 구리가 산소 플라즈마에 의하여 산화 또는 부식되어 금속 배선의 신뢰성이 저하될 수 있다.
한편, 상기 종래 기술에 의한 금속 배선의 형성에 있어서, 유기 반사 방지막(10)을 제거한 후에는, 도 1f에서 볼 수 있는 바와 같이, 비아홀에 의해 노출된 제 제 2 확산 방지막(5)을 식각, 제거하여 하부 금속 배선(4)을 노출시킨 후, 도 1g에서 볼 수 있는 바와 같이, 상기 트렌치 및 비아홀 내부에 구리를 증착, 매립하고, 이를 평탄화하면서, 층간 절연막(6) 상부에 잔류하는 식각 정지막(7)을 제거함으로써, 금속 배선을 최종 형성한다.
상기한 바와 같이, 종래 기술에 의한 금속 배선의 형성 방법은 하드 마스크막으로 유기 반사 방지막을 이용함에 따라, 비아홀의 갭필 특성이 저하되어 추후 진행되는 트랜치 식각 공정시, 소자의 프로파일이 왜곡되고, 식각 조건의 설정이 어려워지는 문제점이 발생하며, 더구나, 유기 반사 방지막의 제거를 위한 산소 플라즈마에 의하여, 저유전 층간 절연막이 열화되고, 금속 배선, 즉, 구리가 산화 또는 부식되어 금속 배선의 신뢰성이 저하되는 등의 문제점이 발생한다
본 발명은, 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 저유전 층간 절연막의 열화 및 금속 배선의 부식을 방지할 수 있어서, 최종 제조되는 금속 배선을 신뢰성이 저하되는 것을 방지할 수 있는 동시에, 하드 마스크막의 갭필 특성을 향상시켜, 소자의 프로파일이 왜곡되는 등의 종래 문제점을 완전히 해결할 수 있는 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1a 내지 도 1g는 종래 기술에 의한 금속 배선 형성 방법의 일례를 나타낸 공정 순서도이며,
도 2a 내지 도 2g는 본 발명에 의한 금속 배선 형성 방법의 일례를 나타낸 도면이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 102 : 제 1 확산 방지막
103 : 절연막 104 : 하부 금속 배선
105 : 제 2 확산 방지막 106 : 층간 절연막
108 : 감광막 109 : 비아 홀
110 : 무기 반사 방지막(하드마스크막) 111 : 상부 금속 배선(구리)
112 : 트렌치
상기와 같은 목적을 해결하기 위한 본 발명은 제 1 확산 방지막, 하부 금속 배선을 포함하는 절연막 및 제 제 2 확산 방지막이 순차 형성된 반도체 기판 상에, 저유전 물질을 이용하여 층간 절연막을 형성하는 단계; 감광막을 이용하여 상기 층간 절연막 및 제 2 확산 방지막을 패터닝함으로써, 비아홀을 형성하는 단계; 상기 비아홀이 형성된 결과물 전체에 무기 반사 방지막을 증착하여, 비아홀을 매립하는 단계; 감광막을 이용하여 트렌치가 형성될 부분을 정의하고, 상기 감광막 패턴에 따라 무기 반사 방지막을 소정 깊이까지 식각하는 단계; 상기 무기 반사 방지막을 하드마스크로 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계; 상기 결과물 상에 잔류하는 무기 반사 방지막을 제거하는 단계; 및 상기 비아홀 및 트렌치 내부에 금속층을 증착, 매립하여 상부 금속 배선을 형성하는 단계를 포함하여 구성되는 반도체 소자의 금속 배선 형성 방법을 제공한다.
상기 본 발명에 의한 금속 배선 현성 방법에 따르면, 종래의 유기 반사 방지막 대신 무기 반사 방지막을 하드 마스크막으로 이용하게 되는 바, 이러한 무기 반사 방지막은 유기 반사 방지막에 비해 갭필 특성이 우수하므로, 비아홀 내부가 완전하게 채워질 수 있어서, 후속 트렌소자의 프로파일이 왜곡되거나, 식각 조건의 설정이 어렵게 되는 등의 문제점을 방지할 수 있다. 또한, 무기 반사 방지막은 산소 플라즈마를 사용할 필요 없이, 통상의 식각 화합물을 이용하더라도 쉽게 제거할 수 있으므로, 산소 플라즈마에 의해 층간 절연막이 열화되거나, 금속 배선이 부식 또는 산화되는 것 역시 방지할 수 있다.
이러한 본 발명의 금속 배선 형성 방법에 있어서, 상기 무기 반사 방지막은 SOG(Spin On Glass) 공정을 사용하여 증착할 수 있는데, 이러한 공정을 이용하면, 무기 반사 방지막의 갭필 특성이 더욱 우수해지므로, 추후의 트렌치 식각 공정시, 식각 조건의 설정이 용이하게 되고, 소자의 프로파일이 양호하게 된다.
또한, 상기 본 발명의 금속 배선 형성 방법에 있어서, 상기 무기 반사 방지막으로는 통상적으로 반사 방지막으로 사용되는 무기물을 모두 사용할 수 있으나, 특히, 실리카 옥산계 물질을 사용함이 바람직하다. 이러한 물질을 사용함으로써, 무기 반사 방지막을 더욱 쉽게 제거할 수 있다.
그리고, 상기 무기 반사 방지막을 제거함에 있어서는, 통상적으로 이용되는 식각 화합물을 모두 사용할 수 있으나, 특히, 플로오르계 화합물을 이용함이 바람직하다. 이러한 화합물을 이용하면, 무기 반사 방지막 및 비아홀 내부에 잔류하는 화합물을 더욱 쉽게 제거할 수 있다.
이하, 첨부한 도면을 참고로, 본 발명에 의한 금속 배선 형성 방법의 일례를 더욱 상세히 설명하기로 한다. 다만, 이는 하나의 예시로 제시된 것으로, 이에 의해 본 발명의 권리 범위가 정해지는 것은 아니다.
본 발명에 따라 금속 배선을 형성함에 있어서는, 우선, 도 2a에서 볼 수 있는 바와 같이, 소정의 하부 구조가 형성된 반도체 기판(100)상에 제 1 확산 방지막(102) 및 절연막(103)을 순차 적층하고, 상기 절연막을 선택적으로 식각하여 하부 금속 배선을 위한 트렌치를 형성한 후, 상기 트렌치내에 금속 물질, 예를 들어, 구리를 매립, 평탄화하여 하부 금속 배선(104)을 형성한다. 그리고, 상기 하부 금속 배선(104)이 형성된 결과물 전체에 제 2 확산 방지막(105)을 증착한다.
이후, 도 2b에서 볼 수 있는 바와 같이, 상기 제 2 확산 방지막(105) 상에 저유전율 물질을 증착하여 층간 절연막(106)을 형성한 후, 상기 층간 절연막(106) 상에 감광막을 도포하고, 노광 및 현상 공정을 통하여 비아홀 패턴을 갖는 감광막 패턴(108)을 형성한다.
상기 감광막 패턴(108)을 형성한 후에는, 도 2c 에서 볼 수 있는 바와 같이, 상기 감광막 패턴(108)을 마스크로 하여, 하부의 층간 절연막(106)을 플라즈마 건식각 방식으로 식각하여 내부에 비아홀(109)을 형성하고, 감광막 패턴(108)을 제거한다. 그리고 나서, 상기 비아홀(109)이 형성된 결과물 전체에, SOG 방식으로 무기 반사 방지막(110)을 증착하여 비아홀(109)의 내부를 무기 반사방지막(110)으로 매립하는 한편, 층간 절연막(106) 상의 소정 영역에 무기 반사 방지막이 덮이도록 한다.
이 때, SOG 방식을 이용하여, 무기 반사 방지막을 증착하면, 유기 반사 방지막에 비해 갭필 특성이 현저히 우수하게 되므로, 추후의 트렌치 식각 공정시 식각 조건의 조질이 용이해지며, 비아홀의 일부가 채워지지 않음으로써 소자의 프로파일이 왜곡되는 것을 방지할 수 있다. 또한, 상기 무기 반사 방지막으로는 실리카 옥산계 화합물을 이용하게 되는 바, 추후의 무기 반사 방지막에 대한 식각, 제거 공정시 이를 더욱 쉽게 제거할 수 있다.
한편, 상기 무기 반사 방지막(110)을 증착한 이후에는, 도 2d에서 볼 수 있는 바와 같이, 무기 반사 방지막의 상부에 다시 감광막(미도시)을 형성하고, 이에 대해 노광 및 현상 공정을 진행하여, 트렌치가 형성될 부분을 패터닝한 후, 상기 감광막 패턴에 따라 그 하부의 무기 반사 방지막(110)을 소정 깊이까지 선택적으로 식각하여, 무기 반사 방지막에 트렌치가 형성될 부분을 정의한다.
그리고 나서, 도 2e에서 볼 수 있는 바와 같이, 상기 무기 반사 방지막(110)을 하드 마스크로 이용하여, 층간 절연막(106)을 소정 깊이로 식각함으로써, 트렌치(112)를 형성한다. 이 때, 무기 반사 방지막과 층간 절연막 간의 높은 식각 선택비를 위하여, 식각 기체로는 C4F8/N2/Ar을 이용한다.
이후, 도 2f에서 볼 수 있는 바와 같이, 플로오르계 화합물을 이용하여, 비아홀 내부(109) 및 층간 절연막(106) 상부에 잔류하는 제 2 확산 방지막(105) 및 무기 반사 방지막(110)을 식각, 제거하여 하부 금속 배선(104)을 노출시킨 후, 도 2g에서 볼 수 있는 바와 같이, 상기 트렌치 및 비아홀 내부에 구리(111)를 증착, 매립하고, 이를 평탄화함으로써, 반도체 소자의 금속 배선을 최종 형성한다.
이 때, 플로오르계 화합물을 이용하여, 무기 반사 방지막을 제거하면, 비아홀 내부에 잔류하는 구리의 반응에 의한 화합물까지 완전히 제거될 수 있으므로, 별도의 세정 공정이 필요없게 되며, 특히, 산소 플라즈마를 사용할 필요없이, 일반적인 식각 화합물인 플로오르계 화합물을 이용하여 하드 마스크로 이용된 무기 반사 방지막을 완전히 제거할 수 있으므로, 산소 플라즈마에 의한 층간 절연막의 열화 및 구리의 산화 또는 부식을 방지할 수 있어서, 금속 배선의 신뢰성 저하를 방지할 수 있다.
상기한 바와 같이, 본 발명에 따르면, 산소 플라즈마에 의한 층간 절연막의 열화 또는 금속 배선의 산화 또는 부식을 방지할 수 있으므로, 금속 배선의 신뢰성 향상을 꾀할 수 있으며, 갭필 특성이 비교적 우수한 무기 반사 방지막을 이용함으로써, 트렌치 식각시 식각 조건을 용이하게 조절할 수 있는 동시에, 소자의 프로파일을 양호하게 할 수 있다.
또한, 무기 반사 방지막의 제거시, 비아홀 내부에 잔류하는 다른 화합물까지 함께 제거할 수 있으므로, 별도의 세정 공정이 필요치 않아서, 공정의 수율 및 경제성 향상에 유리하며, 산소 플라즈마를 이용할 필요가 없어서 유전율이 높은 식각 정지막을 증착할 필요도 없어지게 되므로, 내부의 정전 용량이 증가하는 것 또한, 억제할 수 있다.

Claims (5)

  1. 제 1 확산 방지막, 하부 금속 배선을 포함하는 절연막 및 제 제 2 확산 방지막이 순차 형성된 반도체 기판 상에, 저유전 물질을 이용하여 층간 절연막을 형성하는 단계;
    감광막을 이용하여 상기 층간 절연막 및 제 2 확산 방지막을 패터닝함으로써, 비아홀을 형성하는 단계;
    상기 비아홀이 형성된 결과물 전체에 무기 반사 방지막을 증착하여, 비아홀을 매립하는 단계;
    감광막을 이용하여 트렌치가 형성될 부분을 정의하고, 상기 감광막 패턴에 따라 무기 반사 방지막을 소정 깊이까지 식각하는 단계;
    상기 무기 반사 방지막을 하드마스크로 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계;
    상기 결과물 상에 잔류하는 무기 반사 방지막을 제거하는 단계; 및
    상기 비아홀 및 트렌치 내부에 금속층을 증착, 매립하여 상부 금속 배선을 형성하는 단계를 포함하여 구성되는 반도체 소자의 금속 배선 형성 방법
  2. 제 1 항에 있어서, 상기 무기 반사 방지막은 SOG(Spin On Glass) 공정을 사용하여 증착하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 무기 반사 방지막으로는 실리카 옥산계 물질을 사용하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 무기 반사 방지막을 제거하는 단계에서는 플로오르계 화합물을 식각 화합물로 이용하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는 C4F8/N2/Ar을 이용한 건식 식각 공정으로 층간 절연막을 식각함으로써 진행되는 반도체 소자의 금속 배선 형성 방법.
KR1020030048869A 2003-07-16 2003-07-16 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 KR20050009798A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030048869A KR20050009798A (ko) 2003-07-16 2003-07-16 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030048869A KR20050009798A (ko) 2003-07-16 2003-07-16 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20050009798A true KR20050009798A (ko) 2005-01-26

Family

ID=37222393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030048869A KR20050009798A (ko) 2003-07-16 2003-07-16 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20050009798A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435673B2 (en) 2005-09-28 2008-10-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having metal interconnect structures therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435673B2 (en) 2005-09-28 2008-10-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having metal interconnect structures therein

Similar Documents

Publication Publication Date Title
US6372636B1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US6599830B2 (en) Semiconductor device and manufacturing method thereof
US6879042B2 (en) Semiconductor device and method and apparatus for manufacturing the same
JPH0529476A (ja) 半導体装置の配線接続構造
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
US6821896B1 (en) Method to eliminate via poison effect
CN101055421A (zh) 双镶嵌结构的形成方法
US7179734B2 (en) Method for forming dual damascene pattern
US20030096496A1 (en) Method of forming dual damascene structure
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US7300879B2 (en) Methods of fabricating metal wiring in semiconductor devices
KR20050009798A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
JP4207113B2 (ja) 配線構造の形成方法
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
TWI381444B (zh) 形成開口之方法
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
KR100598295B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100458078B1 (ko) 반도체장치의금속배선형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination