JPH04147651A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04147651A
JPH04147651A JP2418924A JP41892490A JPH04147651A JP H04147651 A JPH04147651 A JP H04147651A JP 2418924 A JP2418924 A JP 2418924A JP 41892490 A JP41892490 A JP 41892490A JP H04147651 A JPH04147651 A JP H04147651A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
semiconductor device
inorganic oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2418924A
Other languages
English (en)
Inventor
Toru Watanabe
徹 渡辺
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2418924A priority Critical patent/JPH04147651A/ja
Priority to KR1019910005257A priority patent/KR940002740B1/ko
Priority to EP19910105165 priority patent/EP0450558A3/en
Publication of JPH04147651A publication Critical patent/JPH04147651A/ja
Priority to US08/389,563 priority patent/US5552628A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】
本発明は、半導体装置およびその製造方法に係り、とく
に、半導体基板上に形成された新規な構造の絶縁膜とそ
の製造方法に関するものである。 ［０００２］
【従来の技術】
内部に回路素子が形成された半導体基板上には、絶縁膜
が様々な役割で利用されている。ゲート酸化膜、フィー
ルド酸化膜は勿論、並置された配線（ここでは、半導体
基板の活性領域上に形成される電極も含めて配線と称す
る。）間もしくは積層されて形成された配線を上下間で
絶縁するための層間絶縁膜、配線などを保護するパシベ
ーション膜等がその例である。 ［０００３］ 半導体装置に使われる絶縁膜は、まず、良好な膜質を持
つことが必要であり、ピンホールが無く、また電気的耐
圧にも優れていなければならない。さらに、吸水性が著
しく大きいと、層間絶縁膜にコンタクトホールを開孔す
る際に導通不良を発生することがあるとくに近年、半導
体装置の高密度、高集積化に伴って、その配線構造は、
単に配線幅の縮小化に止まらず、複数の配線等を積層す
る多層配線構造が、多く採用されるようになってきた。 この多層配線では、凹凸の激しい下地に配線を施すこと
があり、この様な場合には配線間等の短絡事故が多くな
るので、下地となる層間絶縁膜は、なるべく平坦である
ことが必要である。 ［０００４］ この絶縁膜の材料としては、シリコンの酸化物や窒化物
等が主として使われており、その作り方に応じて、例え
ば、同じＳｉＯ膜でも、ＣＶＤＳｉＯ３膜、ＳＯＧ膜、
熱酸化膜などと呼ばれている。その従来の絶縁膜の１つ
としてＳＯＧ膜を多層配線構造を有する半導体装置に用
いた例を図１７を参照して説明する。 ［０００５］ ＳＯＧ　（Ｓｐｉｎ　　Ｏｎ　　Ｇｌａｓｓ）膜は、酸
化シリコンを主体とする材料をスピンコードして形成さ
れるものである。シリコン半導体基板１には、酸化シリ
コンなどからなる絶縁膜２を介して第１層目のアルミニ
ウム配線１１が形成されている。配線１１上には、凹凸
の多いＣＶ　Ｄ　Ｓ　ｉｏ　２膜４が形成され、その凹
部７を埋めるようにＳＯＧ膜６が形成されている。ＳＯ
Ｇ膜６の表面は、平坦化されており、この表面上に、さ
らに、ＣＶＤ５　ｉ０２膜５が形成されている。この３
層で層間絶縁膜が構成されている。なお、層間絶縁膜と
しての耐圧性などの特性は、主としてＣＶ　Ｄ　Ｓ　ｉ
Ｏ２膜４．５によって確保され、その平坦性は、主とし
てＳＯＧ膜６によって確保される。このＣＶＤＳｉ○２
膜５上には、第５上目のアルミニウム配線２１が形成さ
れており、第１と第２の配線は、層間絶縁膜に設けられ
たスルーホール８を介して電気的に接続されている。 ［０００６］ しかし、このような層間絶縁膜では平坦性は確保される
が、ＳＯＧ膜には吸水性があるために、ベーキングなど
の細かなプロセス適正化を行わなければならない。そう
でないと、たとえばスルーホールを開孔する際に、ＳＯ
Ｇ膜６から水分が流出し、アルミニウム配線間のコンタ
クト部で導通不良が発生する。つぎに、にＳＯＧ膜を使
用しない従来の多層配線構造を有する半導体装置を図１
８に示すように、シリコン基板１上の絶縁膜上に第１層
目のアルミニウム配線１１を形成する。この後、例えば
、プラズマＣＶＤ法を用いて、第１層目アルミニウム配
線１１上にＳｉＯ２膜４を形成する。また、基板表面上
を平坦化するため、Ｓｉ０２層４上には、流動性を有す
る有機物層、例えば、レジスト層を形成する。次ぎ全体
をエツチング（エッチバック）する。次ぎに、僅かに残
存したレジスト層を除いた後、例えば、プラズマＣＶＤ
法を用いて、５ｉ０２膜４上に５ｉ０２膜５を形成する
。さらに、前記絶縁膜４．５に第１層目のアルミニウム
配線１１に達するスルーホール８を開孔する。また、前
記絶縁膜上に第２層目のアルミニウム配線２１を形成す
る。 ［０００７］ ところが、この様な構造では、膜質に関しては良好なも
のが得られるが、平坦性については、次ぎのような欠点
がある。第１層目のアルミニウム配線１１相互のスペー
スが狭いと３１０２層４を形成する際に、巣といわれる
絶縁膜中に形成される空洞１０が図１９に示すように発
生することがあって、これが、平坦化が達成できない原
因となる。なお、多層配線構造の層間絶縁膜の形成方法
としてはこの他にバイアススパッタ法による絶縁膜（例
えばＳｉＯ２膜）を利用することも考えられる力板バイ
アススパッタ法はスパッタとエツチングとを同時に進行
させる方法であるため、第１層目のアルミニウム配線１
１相互のスペースに広狭があると、スパッタの寄与分と
エツチングの寄与分が異なり、形状、制御の面で問題が
ある。また、熱酸化膜はピンホールが少なく、電気的耐
圧も高いが、高温で熱処理するため、配線などに損傷を
与えるので、使用する場所が限られる。 ［０００８］
【発明が解決しようとする課題】
このように、従来、半導体装置に用いられる絶縁膜は、
良好な膜質を満足させることが要求され、とくに集積度
向上に伴って採用されるようになってきた多層配線構造
における層間絶縁膜では、その表面の平坦性が要求され
るようになってきた。 ［０００９］ 本発明は、ピンホールが少なく電気的耐圧の高い良好な
膜質を持ち、平坦な表面を形成することが可能な新規な
構造の絶縁膜を有する半導体装置およびその製造方法を
提供することを目的としている。 ［００１０１
【課題を解決するための手段］ 上記目的を達成するために、本発明の半導体装置は、表
面上に配線または電極が形成された半導体基板と、前記
半導体基板上に形成され、少なくとも１層が液相から析
出された無機酸化物からなる絶縁膜とを備えていること
を特徴としている。無機酸化物としては、酸化シリコン
、酸化タンタル、酸化タングステンがある。絶縁膜とし
ては、並置された配線間もしくは電極間あるいは配線と
電極との間、さらには積層されて形成された配線もしく
は電極を上下間で絶縁するための層間絶縁膜、配線や電
極などを保護するパシベーション膜等に用いられる。配
線もしくは電極は、金属、半導体、シリサイド、ポリサ
イド等からなる。配線もしくは電極は、酸などに対して
腐食しやすい腐食性金属である場合には、その表面に、
窒化シリコン、酸化シリコン、窒化アルミニウム、酸化
アルミニウム、ポリイミド、ポリエチレンから選ばれた
絶縁膜もしくはタングステン、モリブデン、ニッケル、
金、銀から選ばれた導電膜を用いた耐腐食膜を被覆する
。 ［００１１］ また、本発明の半導体装置の製造方法は、飽和状態にあ
る無機酸化物溶液を用意する工程と、前記飽和状態の無
機酸化物溶液を過飽和無機酸化物溶液に変える工程と、
前記表面上に配線または電極が形成された半導体基板を
前記過飽和無機酸化物溶液に接触させる工程と、前記半
導体基板上に無機酸化物を析出して絶縁膜を形成する工
程とを備えたことを特徴としている。前記飽和状態にあ
る無機酸化物溶液を過飽和状態へ変化させる反応を促進
させる材料として、アルミニウムチタニウムおよび硼酸
を用いる。所定の温度で飽和状態にある無機酸化物溶液
の液温を、前記所定の温度以上、７０℃以下の温度にあ
げ、かつ、その温度を保つことにより前記飽和状態にあ
る無機酸化物溶液を過飽和状態に変化させる。前記配線
もしくは電極が腐食性金属で形成される場合に、前記過
飽和無機酸化物溶液をアルカリ中和剤によって中和する
ことにより、この腐食性金属の腐食を防ぐ。前記無機酸
化物の液相からの析出による絶縁膜の表面はエッチバッ
クによって平坦化する。 ［００１２］ 【作用】 この無機酸化物の液相がらの析出による絶縁膜は、ピン
ポールのない電気的酎圧の高い良好な膜質を備えており
、半導体装置、とくに、多層配線構造を有する半導体装
置の絶縁膜としてその平坦性を満足させることができ、
さらに、この製造方法によれば、低温で形成することが
できるので、その製造に際し、半導体装置の特性を損な
うことはない。 ［００１３］
【実施例】
以下、図を参照しながら本発明の実施例について説明す
る。 ［００１４］ 実施例１ 図１〜図７を参照して実施例１を説明する。 内部に回路素子が形成されたシリコン半導体基板１上に
は、例えば、酸化シリコンからなる絶縁膜２を介して第
１層目のアルミニウム配線１１が形成されている。この
配線１１には、プラズマＣＶＤ法による第１のＳ　Ｉ　
Ｏ２膜４が薄く、例えば、この配線１１の最小配線間隔
の１７４以下、大体１０００オングストローム程度に堆
積形成されている。さらに、第１のＣＶ　Ｄ　Ｓ　ｉ　
Ｏｚ膜４上には、本発明の特徴である無機酸化物の液相
からの析出による絶縁膜（以下、ＬＰＤ膜という）３が
形成されている。これは、例えば、弗酸などの溶液の無
機酸化物の飽和溶液を用意し、これを過飽和状態に変え
ることによって無機酸化物を半導体基板上に析出させて
絶縁膜とするものである。この実施例では、無機酸化物
として５ｉ０２（シリカ）を用いたが、酸化タンタル、
酸化タングステンなどを用いることも可能である。 ［００１５］ ＬＰＤ膜は、完全なカバレージ性を有するため、配線間
に形成される凹部７に示すよ゛うな空間に巣を形成する
ことなく緊密に埋め込むことが可能であり、また十分な
平坦性を確保することができる。さらに、ＬＰＤ膜はＳ
ＯＧ膜等に比べて膜質が良好である。このＬＰＤ膜３上
には、ＣＶＤ法による第２のＳｉＯ３膜５が形成されて
いる。ここで、層間絶縁膜としての耐圧性は、ＣＶＤＳ
ｉＯ３膜４．５によって確保され、平坦性は、ＬＰＤ膜
３によって確保されている。第２［００１６］ 図２に本発明の実施例１に係る半導体装置の製造工程を
示す。半導体基板１の表面に熱処理などにより、シリコ
ン酸化物などの絶縁膜２を形成する。ついで、絶縁膜２
の上に第１のアルミニウム配線１１を形成する。この後
、たとえばＣＶＤ法を用いてアルミニウム配線１１の上
に、第１のＣＶＤＳｉＯ２膜４をおよそ１０００オング
ストロームはど堆積する。次ぎに、ＣＶＤ５　ｉ０２膜
４の上にＬＰＤ膜３を約３５℃で堆積する。ＬＰＤ膜は
、凹部７にまで完全に埋め込まれている。次ぎに、レジ
スト２０などの有機物を塗布乾燥する。次ぎに、同図（
ｂ）に示すように、ＬＰＤ膜３とレジスト２０が同じエ
ツチング速度となるような条件でエツチング（エッチバ
ック）する。レジストは、完全に除去し、アルミニウム
配線１１があるために突出しているＬＰＤ膜３の部分も
エツチングしてＣＶＤＳｉＯ３膜４を部分的に露出させ
、平坦な表面を形成する。そして、その表面上に、ＣＶ
ＤＳｉＯ２膜５および第２のアルミニウム配線２１を、
図１に示すように形成する。 ［００１７］ 図３を参照してＬＰＤ膜３の形成過程について、さらに
説明すると、プラズマＣＶＤ法により形成されたＳｉＯ
２膜４は、アルミニウム配線１１間の底部にカスプ状３
０の形をしている。これに、完全なカブレージ性を有す
るＬＰＤ膜３を堆積すれば、図のように、アルミニウム
配線１１間のスペースを巣を作らずに埋めることができ
る。本発明で用いる弗酸などを溶媒とする無機酸化物溶
液は、非常に粘度が低く、殆ど水に近い流動性を有する
ので、この図で示すカスプ状部分にまでＬＰＤ膜を均一
に形成することができる。Ｓ　１０２膜４．５は、プラ
ズマＣＶＤ法で形成したが、ＥＣＲ−ＣＶＤ法、スパッ
タリング法などを用いることも可能である。 ［００１８］ 図４に、半導体基板上にＬＰＤ膜を形成する装置を示す
。この図を参照してＬＰＤ膜が半導体基板上に形成され
る詳細を説明する。無機酸化物としては、シリコン酸化
物（シリカ）を用い、シリカを溶かし込む酸としては弗
酸を利用する。 まず、弗酸にシリカを飽和するまで加えて飽和シリコン
酸化物溶液４２を形成する。液温は、３５℃である。こ
の飽和状態のシリコン酸化物溶液は、次式に示す反応式
で表される。 この飽和状態のシリコン酸化物溶液４２を第１のタンク
４７に入れる。第１のタンク４７はパイプを通して第２
のタンク４８に繋っており、パイプにはポンプ４６とフ
ィルタ４５が取り付けられている。（１）式で示すよう
なシリコン酸化物が飽和状態で存在する弗酸の溶液４２
にアルミニウム板４９を投入する。投入されたアルミニ
ウム板４９は、次式（３）のように、弗酸と反応して弗
化アルミニウムと水素を発生させる。 ２Ａｌ＋６ＨＦ→２ＡＩＦ３＋３Ｈ２（３）（１）式の
ＨＦがアルミニウム板と反応して消費されるとＳｉＯ２
がこの溶液の中では過剰になって、過飽和状態のシリコ
ン酸化物溶液４３となる。 ［００１９］ 過飽和のシリコン酸化物溶液４３は、ポンプ４６によっ
て、パイプを通して第２のタンク４８へ送られる。パイ
プにはフィルタ４５が取り付けられており、過飽和のシ
リコン酸化物溶液４３がパイプを通過するときにその中
の不純物が取り除かれるようになっている。第２のタン
ク４８には、複数のシリコン半導体基板１が載置されて
いるボート４４が置かれており、前記過剰なシリコン酸
化物がこの半導体基板１の表面に堆積するようになって
いる。（１）式の右辺にあるＳｉのシリコン酸化物溶液
−４３は、次式（２）で表される。 過剰な酸化シリコンが半導体基板上に堆積したあとの溶
液は、飽和状態に近いので、第１のタンク４７に戻され
再利用される。 ［００２０１ この装置は、１例であって、無機酸化物の液相からの析
出には、その他にも様々な手段が考えられる。また、反
応を促進させる材料は、アルミニウムに限らす次式（４
）のように飽和溶液中のＨＦが消費される。 ＋ ＨＢＯ＋９ＨＦ−＞ＨＯ＋ＢＦ　　　＋２Ｈ○　　　（
４）［００２１］ 次に、無機酸化物の液相からの析出による絶縁膜（ＬＰ
Ｄ膜）を形成する際の温度や反応を促進するアルミニウ
ムなどの影響について説明する。まず、シリコン酸化物
が飽和状態にある弗酸の溶液として、ＨＦが８２ｗｔ％
、Ｈ２Ｏが１１ｗｔ％およびＳｉＯ２が７ｗｔ％からな
る組成のものを用意して、半導体基板上にＬＰＤ膜を堆
積させる。反応を促進させる材料としては、アルミニウ
ムを使う。図５は、ＬＰＤ膜の成膜速度と前記溶液の液
温との関係を示したものである。 この成膜速度は、液温６０℃で最も早くなり、この温度
を越えると急速に成膜速度が落ちる。そして、７０℃を
こえると溶液中からＳｉＦ４の蒸発がおこり、溶液のＳ
ｉ濃度が薄くなって、成膜効率が劣化する。したがって
、反応温度は、７０℃以下が適当である。添加するアル
ミニウムは、１０１０Ｘ１０の板を４枚用いた。図６は
、ＬＰＤ膜の成膜速度と反応を促進させるアルミニウム
の溶液中の割合との関係を示したものである。このアル
ミニウム板２０枚は、５Ｘ５ｃｍｎの大きさであり、こ
の溶液の０．３ｗｔ％に相当する。図からアルミニウム
の量が増えるほど成膜速度が早くなることが分かる。反
応温度は、３５℃であった。 ［００２２］ 次に、ＬＰＤ膜の特性について説明する。図７は、ＬＰ
Ｄ膜の膜質の良さをしめすもので、ＮＨ４Ｆを１０ｗｔ
％含むエツチング溶液でＬＰＤ膜をエツチングしたとき
のエツチング速度を縦軸にとり、反応温度を横軸にとっ
た。エツチング速度は、温度を３５℃にすると、１２０
０オングストロ一ム／ｍｉ　ｎ、４５℃にすると、１１
３０オンダストツロ一ム／ｍｉ　ｎとなり、温度が高い
ほど良い膜質のものが得られることが分かる。 ［００２３］ 次に、他の特性について、他と比較しつつ説明する。本
発明のＬＰＤ膜と比較するものは、同じＳｉＯ２を材料
とするもので、プラズマＣＶＤ法によるＣＶＤ膜と熱処
理による熱酸化膜である。まず、不純物濃度は、ＣＶＤ
膜が１＠高く、ＬＰＤ膜と熱酸化膜がともに低い。耐圧
については、ＣＶＤ膜は、５　Ｍ　Ｖ　／　ｃ　ｍ、熱
酸化膜は、２０ＭＶ／ｃｍ、ＬＰＤ膜は、ＩＯＭＶ／ｃ
ｍである。ウェットエツチングに対する耐性については
、ＣＶＤ膜は、３０００オングストロ一ム／ｍ　ｉ　ｎ
　、熱酸化膜とＬＰＤ膜は、ともに、１０００オングス
トローム／ｍｉ　ｎである。この結果から分かるように
ＬＰＤ膜は、熱酸化膜に匹敵する良好な膜質を有するこ
とが分かる。しかも、熱酸化膜よりもはるかに低い、７
０℃以下の温度で形成されるので、成膜にあたり他の部
分に損傷を与える事はない。 ［００２４］ 実施例２ 図８〜図１３を参照してＬＰＤ膜を層間絶縁膜に使用し
た実施例２を説明する。図８は、シリコン半導体基板１
上に例えば熱酸化膜などの絶縁膜２を介して第１層目の
ポリシリコン配線１２を形成する。ポリシリコンは、無
機酸化物溶液のあとエッチバックを行って表面を平坦化
する。その上に、第２層目のポリシリコン配線２２を形
成する。すべてＬＰＤ膜で形成されているので工程が複
雑にならず、また、耐圧も高くなる。図９では、第１層
目のポリシリコン配線１２の表面に保護絶縁膜４として
、ポリシリコンを形成した後その表面を酸化してなる酸
化シリコンを設けた点で図８の例と異なっている。この
保護絶縁膜４によって耐圧がさらに高くなる。このほか
、図８において、ＬＰＤ膜と第２層目のポリシリコン配
線との間にアンドープもしくはＢまたはＰをドープした
ＣＶＤ膜を介在させることも可能である。また、ＬＰＤ
膜はエッチバックして平坦せずに使用することもでき、
ポリシリコンに変えて、シリサイドやポリサイドなども
使用できる。 ［００２５］ 図１０は、半導体基板１上の絶縁膜２の厚みが部分的に
異なるので、表面が凹凸になり、その上に配線が形成さ
れた例である。絶縁膜２上に第１層目のポリシリコン配
線１２が形成され、その上にＬＰＤ膜３を堆積させ、表
面を平坦化するためにエッチバックする。大体１μｍ堆
積して０．５μｍエッチバックスル。そして、その表面
に、直接第２層目の配線としてアルミニウム配線２１を
形成するリコンの後酸化膜を形成して、耐圧を高くする
ことも可能である。さらに、ＬＰＤ膜と第２層目のアル
ミニウム配線との間にアンドープもしくはＢまたはＰを
ドープしたＣＶＤ膜を介在させることも可能である。ま
た、ポリシリコン配線表面に形成された後酸化膜にか得
てＣＶＤＳｉＯ３膜をポリシリコン配線上および絶縁膜
２上に形成することも可能であり、このとき、第２層目
のアルミニウム配線の下に前記のアンドープもしくはＢ
またはＰをドープしたＣＶＤ膜を介在させることができ
る。 ［００２６］ 図１１は、ポリシリコン配線１２が、絶縁膜２に埋設さ
れ、その他の配線１１２１がアルミニウムからなる例を
示している。ＬＰＤ膜３は１μｍはど堆積してから、厚
みが１層２程度エッチバックされる。そして、絶縁膜２
の厚い部分上の配線１１上のＬＰＤ膜は取り除かれて、
保護絶縁膜４が露出し、その上にＣｖＤ　Ｓ　ｉＯ２膜
５が平坦に形成される。ＣＶＤ膜を用いないで、ＬＰＤ
膜を第２層目のアルミニウム配線２１の下に形成するこ
とも可能である。 ［００２７］ 図１２は、配線が３層になっている例である。第２層目
の配線までは、図１１と同じ構造である。第２層目のア
ルミニウム配線２１上に保護絶縁膜であるＣＶＤＳｉＯ
２膜４を形成して、その上にＬＰＤ膜３を堆積する。Ｌ
ＰＤ膜３をエッチバックして、この上に、ＣＶＤ膜５を
形成してから、第３層目のアルミニウム配線３１をＣＶ
Ｄ膜５上に設ける。これまで述べてきたアルミニウム配
線は、純粋なアルミニウムに限らず、Ａｌ−３ｉ−Ｃｕ
のようなアルミニウム合金も含まれる。ついで、図１３
°は、アルミニウム配線と他の金属配線の２層配線の例
をしめす。上下の配線間にはＬＰＤ膜３のみが介在して
いる。第１層目はタングステン配線１３が形成される。 ＬＰＤ膜は、エッチバックして形成されるが、絶縁膜２
の厚い部分の上に形成されたタングステン配線１３でも
ＬＰＤ膜に完全に埋設されるように構成されている。 ［００２８］ 実施例３ 図１４を参照して、ＬＰＤ膜をパッシベーション膜とし
て用いた実施例３を示す。半導体基板１上に、絶縁膜２
を介してアルミニウム配線１１を形成する。その上にプ
ラズマＣＶＤ法によるＳｉ○２膜４を保護絶縁膜として
形成する。ＬＰＤ膜３をこの上に堆積して配線間を埋め
る。さらに、プラズマＣＶＤＳｉ○２膜５を形成して配
線を確実に被覆する（図１４（ａ））。図１４（ｂ）は
、５ｉ０２膜４の上には、ＬＰＤ膜３のみを形成して配
線を被覆する。 ［００２９］ 実施例４ 図１５を参照して実施例４を説明する。アルミニウムお
よびその合金は、酸に対して腐食しやすい腐食性金属で
ある。したがって、ＬＰＤ膜を形成する際には、腐食性
金属が、直接弗酸の溶液などに接触しないような手段を
講じなければならない。図１４のように、アルミニウム
配線上にＣＶＤＳｉ○２膜４を保護絶縁膜として設ける
のもその手段の１つである。また、このＣＶＤ５　ｉ○
２膜に代えて、厚さおよそ１０００オングストロームの
プラズマＣＶＤ法によるＳｉ３Ｎ４膜を用いることもで
きる。その他に、プラズマ重合もしくは蒸着重合による
有機高分子膜、例えば、ポリエチレンやポリイミドなど
を用いる。図１５（ａ）は、保護被膜として選択Ｗ　−
ＣＶ　Ｄによる耐腐食膜４１をアルミニウム配線の表面
におよそ５００オングストローム被覆している。このタ
ングステンは、ピンホールが無いので保護が確実に行え
る。さらに、無電解メツキによるニッケル膜を用いるこ
ともできるが、タングステンに比べて疎に形成されるの
で、それ程有利ではない。また、モリブデン膜を用いる
こともできる。図１５（ｂ）は、プラズマ酸化によって
、アルミニウム表面をＡｌ２Ｏ３に変成して、アルミニ
ウムの腐食を防止する変成した表面層は、約１０００オ
ングストロームの厚みがある酸化物に変えて窒化物ＡＩ
Ｎを用いても良い。さらに、別な手段として、反応液で
ある弗酸などの溶液を中和する方法もある。反応液が、
ＰＨ１以上の強酸であるので、アルミニウム配線などは
とけてしまう。そこで、コリンなどのアルカリ中和剤で
反応液をＰＨ７程度にすれば、アルミニウムの腐食は防
ぐことができる。 ［００３０１ 実施例５ 図１６を参照して実施例５を説明する。無機酸化物は、
反応液の温度を変化させるだけで析出が可能である。１
０００ｃｃの弗酸にとけるＳｉＯ２の飽和量は２５〜３
０℃で約３００ｇである。この飽和量は、温度が上がる
にしたがって減ってくる。この例では、５℃でＳｉＯ２
が飽和している弗酸の溶液を昇温して３５℃、５０℃、
６０℃を夫々５時間維持したところ、半導体基板上に、
各々１００オングストローム以下、１５００オングスト
ローム、１９００オングストロームの膜厚のＬＰＤ膜が
堆積した。 ［００３１３ この様に、ＬＰＤ膜を半導体装置の絶縁膜に用いれば、
高い熱処理をおこなわなくても膜質の良い絶縁膜が７０
℃以下の低温で形成できるので、４５０℃程度で変形す
るアルミニウム配線に悪影響を及ぼすことはない。また
、ＣＶＤ法によるＳｉＯ膜は、約３８０℃、同じくＳｉ
３Ｎ４膜は、約４００℃で形成されるので、これらの材
料を組み合わせれば本発明の配線構造を有する半導体装
置は低温プロセスで形成することが可能になる。また、
ＳＯＧ膜をスルーホール内のアルミニウム配線上に形成
した場合は、収縮性が大きく、配線から離れてしまい、
スルーホール内に空洞が出来ることがあるが、本発明の
ＬＰＤ膜は、配線上に密着し、収縮性もほとんど無いの
で短絡事故などは、殆ど発生しない。 ［００３２］
【発明の効果】
以上、説明したように、本発明の半導体装置は、膜質の
良いＬＰＤ膜を用いているので、耐圧など特性の良い絶
縁膜を得ることができ、さらに、平坦性のよい絶縁膜を
半導体基板上に形成することができる。また、その製造
方法は、低温で形成されるので半導体基板上のアルミニ
ウム配線など他に悪影響を及ぼすこと無く絶縁膜を形成
することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図である。
【図２】 本発明の半導体装置の製造工程断面図である。
【図３】 特開平４−１４７６５１　（１Ｂ） 本発明の詳細な説明する説明図である。
【図４】 ＬＰＤ膜の製造装置である。
【図５】 ＬＰＤ膜の成膜速度の温度依存性を示す図である。
【図６】 ＬＰＤ膜の成膜速度と添加するアルミニウム量との関係
を示す図である。
【図７】 ＬＰＤ膜の耐エツチング性を示す図である。
【図８】 本発明の半導体装置の断面図である。
【図９】 本発明の半導体装置の断面図である。
【図１０１ 本発明の半導体装置の断面図である。 【図１１】 本発明の半導体装置の断面図である。
【図１２】 本発明の半導体装置の断面図である。
【図１３】 本発明の半導体装置の断面図である。
【図１４】 本発明の半導体装置の断面図である。
【図１５】 本発明の半導体装置の断面図である。
【図１６】 本発明の実施例５の説明図である。
【図１７】 従来例の半導体装置の断面図である。
【図１８】 従来例の半導体装置の断面図である。
【図１９】 従来例の半導体装置の断面図である。
【符号の説明】
１　　シリコン半導体基板 ２　　絶縁膜 ３　　　ＬＰＤ膜 ４　　絶縁膜（保護膜） ５　　ＣＶ　Ｄ　Ｓ　１０　ｚ膜 ６　　　ＳＯＧ膜 ７　　凹部 ８　　スルーホール １０　空洞 １１　アルミニウム配線 １２　ポリシリコン配線 １３　タングステン配線 ２０　レジスト ２１　アルミニウム配線 ２２　ポリシリコン配線 ４１　耐腐食膜 ４２　飽和状態の無機酸化物溶液 ４３　過飽和状態の無機酸化物溶液 ４４　ボート ４５　フィルタ ４６　ポンプ ４７　第１のタンク ４８　第２のタンク
【書類色】
【図１】 図面
【図２】
【図３】 ノ
【図５】
【図６】
【図７】
【図８】
【図９】
【図１１】
【図１２】
【図１４】
【図１５】
【図１６】
【図１８】

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】表面上に配線が形成された半導体基板と、
    前記半導体基板上に形成され、少なくとも１層が液相か
    ら析出された無機酸化物である絶縁膜とを備えているこ
    とを特徴とする半導体装置。
  2. 【請求項２】前記無機酸化物の液相からの析出による絶
    縁膜が、酸化シリコン、酸化タンタル、酸化タングステ
    ンの無機酸化物から選ばれた材料からなることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】前記無機酸化物の液相からの析出による絶
    縁膜が、少なくとも前記配線間に形成された層間絶縁膜
    であることを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】前記無機酸化物の液相からの析出による層
    間絶縁膜が、前記配線間の絶縁膜上にのみ形成されてい
    ることを特徴とする請求項３に記載の半導体装置。
  5. 【請求項５】前記配線表面を含む前記層間絶縁膜上に他
    の材料からなる絶縁膜を設け、この絶縁膜上に配線が形
    成されてなることを特徴とする請求項４に記載の半導体
    装置。
  6. 【請求項６】前記配線は、前記半導体基板上に積層され
    、その下側の配線間と、その配線間の少なくとも一部と
    に前記無機酸化物の液相からの析出による絶縁膜が形成
    されていることを特徴とする請求項３に記載の半導体装
    置。
  7. 【請求項７】前記無機酸化物の液相からの析出による絶
    縁膜が、前記配線を被覆するパッシベーション膜である
    ことを特徴とする請求項１に記載の半導体装置。
  8. 【請求項８】前記配線が、金属、半導体、シリサイドも
    しくはポリサイドからなることを特徴とする請求項１に
    記載の半導体装置。
  9. 【請求項９】前記配線が、半導体で形成され、前記配線
    の表面は、前記半導体であるシリコンの後酸化により形
    成された酸化シリコン膜で被覆されていることを特徴と
    する請求項８に記載の半導体装置。
  10. 【請求項１０】前記配線が、酸などに対して腐食しやす
    い腐食性金属で形成され、前記配線の表面は、窒化シリ
    コン、酸化シリコン、窒化アルミニウム、酸化アルミニ
    ウム、ポリイミド、ポリエチレンから選ばれた絶縁膜も
    しくはタングステン、モリブデン、ニッケル、金、銀か
    ら選ばれた導電膜を用いた耐腐食膜で被覆されているこ
    とを特徴とする請求項８に記載の半導体装置。
  11. 【請求項１１】飽和状態にある無機酸化物溶液を用意す
    る工程と、前記飽和状態の無機酸化物溶液を過飽和無機
    酸化物溶液に変える工程と、前記表面上に配線が形成さ
    れた半導体基板を前記過飽和無機酸化物溶液に接触させ
    る工程と、 前記半導体基板上に無機酸化物を析出して絶縁膜を形成
    する工程とを備えたことを特徴とする半導体装置の製造
    方法。
  12. 【請求項１２】前記飽和状態にある無機酸化物溶液に、
    アルミニウム、チタニウムおよび硼酸から選ばれた材料
    を加えて過飽和状態へ変化させる反応を促進させること
    を特徴とする請求項１１に記載の半導体装置の製造方法
    。
  13. 【請求項１３】所定の温度で飽和状態にある無機酸化物
    溶液の液温を、前記所定の温度以上、７０℃以下の温度
    にあげ、かつ、その温度を保つことを特徴とする請求項
    １１に記載の半導体装置の製造方法。
  14. 【請求項１４】前記配線が腐食性金属で形成される場合
    に、前記過飽和無機酸化物溶液をアルカリ中和剤によっ
    て中和することを特徴とする請求項１１に記載の半導体
    装置の製造方法。
  15. 【請求項１５】表面に配線が形成された半導体基板上に
    無機酸化物の液相からの析出による絶縁膜を形成する工
    程と、前記無機酸化物の液相からの析出による絶縁膜の
    表面をエッチバックによって平坦化する工程とを備えて
    いることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】前記無機酸化物の液相からの析出による
    絶縁膜が、層間絶縁膜であることを特徴とする請求項１
    ５に記載の半導体装置の製造方法。
  17. 【請求項１７】前記無機酸化物の液相からの析出による
    絶縁膜が、パッシベーション膜であることを特徴とする
    請求項１５に記載の半導体装置の製造方法【請求項１８
    】次式 Ｈ＿２ＳｉＦ＿６＋２Ｈ＿２Ｏ←→ＳｉＯ＿２＋６ＨＦ
    （１）に示す平衡式で表される飽和状態の弗酸のシリコ
    ン酸化物溶液を形成する工程と前記飽和状態のシリコン
    酸化物溶液にアルミニウムを加えて、次式、Ｈ＿２Ｓｉ
    Ｆ＿６＋２Ｈ＿２Ｏ→ＳｉＯ＿２＋６ＨＦ（２）で表さ
    れる弗酸の過飽和シリコン酸化物溶液に変化させる工程
    と、前記弗酸の過飽和シリコン酸化物溶液に半導体基板
    を接触させる工程と、前記半導体基板上に前記酸化シリ
    コンの液相からの析出による絶縁膜を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
JP2418924A 1990-04-02 1990-12-17 半導体装置およびその製造方法 Pending JPH04147651A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2418924A JPH04147651A (ja) 1990-04-02 1990-12-17 半導体装置およびその製造方法
KR1019910005257A KR940002740B1 (ko) 1990-04-02 1991-04-02 반도체장치 및 그 제조방법
EP19910105165 EP0450558A3 (en) 1990-04-02 1991-04-02 Semiconductor device and method of manufacturing the same
US08/389,563 US5552628A (en) 1990-04-02 1995-02-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-84947 1990-04-02
JP8494790 1990-04-02
JP2418924A JPH04147651A (ja) 1990-04-02 1990-12-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04147651A true JPH04147651A (ja) 1992-05-21

Family

ID=26425918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2418924A Pending JPH04147651A (ja) 1990-04-02 1990-12-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5552628A (ja)
EP (1) EP0450558A3 (ja)
JP (1) JPH04147651A (ja)
KR (1) KR940002740B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395645A (en) * 1991-08-12 1995-03-07 Kabushiki Kaisha Toshiba Method for forming a silicon oxide film on a silicon waffer
JPH0778823A (ja) * 1993-09-09 1995-03-20 Nec Corp 半導体装置
US6312970B1 (en) 1997-07-23 2001-11-06 Nec Corporation Fabrication of CCD type solid state image pickup device having double-structured charge transfer electrodes
JP2005502789A (ja) * 2001-09-27 2005-01-27 クリタ ヨーロッパ ゲーエムベーハー 塩化アンモニウムと硫酸アンモニウムによる付着並びに腐食を防ぐ方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
US5395785A (en) * 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US6096636A (en) * 1996-02-06 2000-08-01 Micron Technology, Inc. Methods of forming conductive lines
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6586847B1 (en) * 1999-03-11 2003-07-01 Skyworks Solutions, Inc. Method and structure for temperature stabilization in semiconductor devices
FR2820821B1 (fr) * 2001-02-13 2003-08-29 Soitec Silicon Insulator Techn Procede de dosage d'elements dans un substrat pour l'optique, l'electronique ou l'optoelectronique
RU2340039C2 (ru) * 2002-11-19 2008-11-27 Уильям Марш Райс Юнивесити Способ осаждения неорганического материала из реакционного раствора и устройство для его осуществления
US20080265444A1 (en) * 2007-04-26 2008-10-30 Heetronix Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
FR2926748B1 (fr) 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
FR2926747B1 (fr) * 2008-01-25 2011-01-14 Commissariat Energie Atomique Objet comportant un element graphique reporte sur un support et procede de realisation d'un tel objet.
FR2946435B1 (fr) 2009-06-04 2017-09-29 Commissariat A L'energie Atomique Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne
KR102495582B1 (ko) * 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
JPH0770527B2 (ja) * 1987-02-27 1995-07-31 アメリカン テレフォン アンド テレグラフ カムパニー デバイス作製方法
JP2659714B2 (ja) * 1987-07-21 1997-09-30 株式会社日立製作所 半導体集積回路装置
JPH01111709A (ja) * 1987-10-23 1989-04-28 Hitachi Chem Co Ltd ヒドロキシシランおよび／またはそのオリゴマーの製造法
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US5236874A (en) * 1991-03-08 1993-08-17 Motorola, Inc. Method for forming a material layer in a semiconductor device using liquid phase deposition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395645A (en) * 1991-08-12 1995-03-07 Kabushiki Kaisha Toshiba Method for forming a silicon oxide film on a silicon waffer
JPH0778823A (ja) * 1993-09-09 1995-03-20 Nec Corp 半導体装置
US6312970B1 (en) 1997-07-23 2001-11-06 Nec Corporation Fabrication of CCD type solid state image pickup device having double-structured charge transfer electrodes
JP2005502789A (ja) * 2001-09-27 2005-01-27 クリタ ヨーロッパ ゲーエムベーハー 塩化アンモニウムと硫酸アンモニウムによる付着並びに腐食を防ぐ方法

Also Published As

Publication number Publication date
KR940002740B1 (ko) 1994-03-31
US5552628A (en) 1996-09-03
KR910019151A (ko) 1991-11-30
EP0450558A3 (en) 1992-04-29
EP0450558A2 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
JPH04147651A (ja) 半導体装置およびその製造方法
KR950000867B1 (ko) 반도체 장치의 제조 방법
JP2001522531A (ja) 半導体基板上の構造物を選択的にプラズマエッチングするための方法
KR100415045B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2000077625A5 (ja)
US7022582B2 (en) Microelectronic process and structure
JPH0332215B2 (ja)
JPH0282626A (ja) 半導体装置の相互接続方法
US6894364B2 (en) Capacitor in an interconnect system and method of manufacturing thereof
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JP3400162B2 (ja) 半導体装置の製造方法
JP4752108B2 (ja) 半導体装置およびその製造方法
JPS6399546A (ja) 半導体装置の製造方法
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
JP3263481B2 (ja) 半導体装置および半導体装置の製造方法
JP2874216B2 (ja) 半導体装置およびその製造方法
JPS61289649A (ja) 半導体装置の製造方法
KR101102967B1 (ko) 반도체 소자 제조 방법
JPS59175124A (ja) 半導体装置の製造方法
JPH0712040B2 (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
JPS5969950A (ja) 多層配線形成方法
JP2809062B2 (ja) 半導体装置及びその製造方法
JP2712450B2 (ja) 半導体装置の製造方法
JPH01198031A (ja) 半導体装置の製造方法