JP2809062B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2809062B2 JP2809062B2 JP5252331A JP25233193A JP2809062B2 JP 2809062 B2 JP2809062 B2 JP 2809062B2 JP 5252331 A JP5252331 A JP 5252331A JP 25233193 A JP25233193 A JP 25233193A JP 2809062 B2 JP2809062 B2 JP 2809062B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造を有する半
導体装置に関し、特に上下配線層間での接続の信頼性を
改善した半導体装置および製造方法に関する。
導体装置に関し、特に上下配線層間での接続の信頼性を
改善した半導体装置および製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置では、高集積化に伴い
素子や配線等の微細化が急速に進められており、これに
伴って半導体基板の拡散層と配線との接続を行うコンタ
クトホールの面積は縮小率の２乗に比例して急速に小さ
くなってきている。また近年においては、多層配線はご
く一般的な構造となり、下層の多結晶シリコン配線、ま
たは高融点金属シリサイド配線の２層、３層構造の上層
に金属配線層が形成されるようになってきており、金属
配線と半導体基板上の拡散層とを接続するスルーホール
は多層化とともに深くなる傾向にある。そのため、これ
らの接続用ホールにおける横方向寸法に対する深さ寸法
の比率、所謂アスペクト比は非常に大きくなってきてお
り金属配線のカバレッジ、即ち接続用ホール内での被覆
性が大きな問題となっている。
素子や配線等の微細化が急速に進められており、これに
伴って半導体基板の拡散層と配線との接続を行うコンタ
クトホールの面積は縮小率の２乗に比例して急速に小さ
くなってきている。また近年においては、多層配線はご
く一般的な構造となり、下層の多結晶シリコン配線、ま
たは高融点金属シリサイド配線の２層、３層構造の上層
に金属配線層が形成されるようになってきており、金属
配線と半導体基板上の拡散層とを接続するスルーホール
は多層化とともに深くなる傾向にある。そのため、これ
らの接続用ホールにおける横方向寸法に対する深さ寸法
の比率、所謂アスペクト比は非常に大きくなってきてお
り金属配線のカバレッジ、即ち接続用ホール内での被覆
性が大きな問題となっている。
【０００３】現在一般的に用いられている接続用ホール
の構造の一例を図４の製造工程に従って説明する。先
ず、図４（ａ）のように、Ｐ型シリコン基板２１上にＮ
型拡散層２２を形成して素子を形成し、この素子に対し
て最上層の金属配線を接続するものとする。前記Ｎ型拡
散層２２を形成した後、図には示されない薄い絶縁膜を
形成した後、その上に多結晶シリコン膜をＣＶＤ法によ
り堆積し、これをパターニングして第１配線２３を形成
する。その後、不純物を含まないシリコン酸化膜（以
下、ＣＶＤ酸化膜と称する）２４を堆積し、更にその上
にボロンとリンの不純物を含むシリコン酸化膜（以下、
ＢＰＳＧ膜と称する）２５を堆積させ、第１の層間絶縁
膜を形成する。ここで第１ＣＶＤ酸化膜２４は、第１Ｂ
ＰＳＧ膜２５を形成する際に、第１ＢＰＳＧ膜２５より
第１配線２３、またはＮ型拡散層２２へ不純物であるボ
ロンとリンの外向拡散を防止して特性の変化を防止する
ために設けられる。このような技術は、例えば特開昭６
３−２５２４４４号公報に記載されている。
の構造の一例を図４の製造工程に従って説明する。先
ず、図４（ａ）のように、Ｐ型シリコン基板２１上にＮ
型拡散層２２を形成して素子を形成し、この素子に対し
て最上層の金属配線を接続するものとする。前記Ｎ型拡
散層２２を形成した後、図には示されない薄い絶縁膜を
形成した後、その上に多結晶シリコン膜をＣＶＤ法によ
り堆積し、これをパターニングして第１配線２３を形成
する。その後、不純物を含まないシリコン酸化膜（以
下、ＣＶＤ酸化膜と称する）２４を堆積し、更にその上
にボロンとリンの不純物を含むシリコン酸化膜（以下、
ＢＰＳＧ膜と称する）２５を堆積させ、第１の層間絶縁
膜を形成する。ここで第１ＣＶＤ酸化膜２４は、第１Ｂ
ＰＳＧ膜２５を形成する際に、第１ＢＰＳＧ膜２５より
第１配線２３、またはＮ型拡散層２２へ不純物であるボ
ロンとリンの外向拡散を防止して特性の変化を防止する
ために設けられる。このような技術は、例えば特開昭６
３−２５２４４４号公報に記載されている。
【０００４】次に、前記第１の層間絶縁膜の上に多結晶
シリコンまたは高融点金属シリサイドを形成し、これを
パターニングして第２配線２６を形成する。その上に、
第１層間絶縁膜と同様に第２層間絶縁膜となる第２ＣＶ
Ｄ酸化膜２７、第２ＢＰＳＧ膜２８を形成する。しかる
上で、熱処理を行い第２層間絶縁膜の平坦化を行う。こ
のとき、第２ＢＰＳＧ膜２８は不純物を含んでいるた
め、比較的に低い温度で流動され、その表面の平坦化が
図られる。また、第２ＣＶＤ酸化膜２７は、第２ＢＰＳ
Ｇ膜２８を平坦化する際に第２配線２６が第２ＢＰＳＧ
膜２８と共に位置移動されることを防止するために設け
られる。そして、上層に形成する金属配線と前記Ｎ型拡
散層２２とを電気接続するために、前記第１及び第２の
層間絶縁膜にわたってコンタクトホール２９を開孔す
る。
シリコンまたは高融点金属シリサイドを形成し、これを
パターニングして第２配線２６を形成する。その上に、
第１層間絶縁膜と同様に第２層間絶縁膜となる第２ＣＶ
Ｄ酸化膜２７、第２ＢＰＳＧ膜２８を形成する。しかる
上で、熱処理を行い第２層間絶縁膜の平坦化を行う。こ
のとき、第２ＢＰＳＧ膜２８は不純物を含んでいるた
め、比較的に低い温度で流動され、その表面の平坦化が
図られる。また、第２ＣＶＤ酸化膜２７は、第２ＢＰＳ
Ｇ膜２８を平坦化する際に第２配線２６が第２ＢＰＳＧ
膜２８と共に位置移動されることを防止するために設け
られる。そして、上層に形成する金属配線と前記Ｎ型拡
散層２２とを電気接続するために、前記第１及び第２の
層間絶縁膜にわたってコンタクトホール２９を開孔す
る。
【０００５】このコンタクトホール２９を開孔したとき
に、シリコン基板２１のＮ型拡散層２２の表面に自然酸
化膜３０が形成されるため、この部分での接続抵抗を改
善するために前記自然酸化膜３０を除去することが行わ
れており、数種のエッチング液にてエッチングを行う。
この時の状態を図４（ｂ）に示す。しかる上で、図４
（ｃ）に示すように、コンタクトホール９を含む全面に
バリアメタル層３１となるＴｉ−ＴｉＮ膜を堆積し、更
にその上にシリコンと銅を微量に含んだアルミニウム膜
３２を堆積し、これらの膜をパターニングすることによ
り上層配線を形成し、前記Ｎ型拡散層２２に対する電気
接続が実現される。
に、シリコン基板２１のＮ型拡散層２２の表面に自然酸
化膜３０が形成されるため、この部分での接続抵抗を改
善するために前記自然酸化膜３０を除去することが行わ
れており、数種のエッチング液にてエッチングを行う。
この時の状態を図４（ｂ）に示す。しかる上で、図４
（ｃ）に示すように、コンタクトホール９を含む全面に
バリアメタル層３１となるＴｉ−ＴｉＮ膜を堆積し、更
にその上にシリコンと銅を微量に含んだアルミニウム膜
３２を堆積し、これらの膜をパターニングすることによ
り上層配線を形成し、前記Ｎ型拡散層２２に対する電気
接続が実現される。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
におけるコンタクトホールの製造工程では、上層のバリ
アメタル層３１やアルミニウム膜３２を形成する前のエ
ッチング工程において、ＣＶＤ酸化膜とＢＰＳＧ膜との
エッチング液に対するエッチング速度が異なるため、コ
ンタクトホールに露呈された部分のサイドエッチング量
にそれぞれ差が生じ、特にエッチング速度が遅い第２Ｃ
ＶＤ酸化膜２７の端部が庇状にコンタクトホール２９内
に突出された状態となり、結果として図４（ｂ）に示さ
れるようにコンタクトホール２９の側壁表面に段差が生
じることになる。このため、その段差部おいて、その上
に形成されるバリアメタル層３１とアルミニウム膜３２
に段切れが生じ、Ｎ型拡散層２２との接続不良が生じ、
或いは上層配線自体の断線が生じ、半導体装置の歩留り
低下または信頼性の劣化が生じるという問題がある。本
発明の目的は、コンタクトホールやスルーホール等の接
続用ホールにおける上層配線の接続不良や断線を防止す
る半導体装置とその製造方法を提供することにある。
におけるコンタクトホールの製造工程では、上層のバリ
アメタル層３１やアルミニウム膜３２を形成する前のエ
ッチング工程において、ＣＶＤ酸化膜とＢＰＳＧ膜との
エッチング液に対するエッチング速度が異なるため、コ
ンタクトホールに露呈された部分のサイドエッチング量
にそれぞれ差が生じ、特にエッチング速度が遅い第２Ｃ
ＶＤ酸化膜２７の端部が庇状にコンタクトホール２９内
に突出された状態となり、結果として図４（ｂ）に示さ
れるようにコンタクトホール２９の側壁表面に段差が生
じることになる。このため、その段差部おいて、その上
に形成されるバリアメタル層３１とアルミニウム膜３２
に段切れが生じ、Ｎ型拡散層２２との接続不良が生じ、
或いは上層配線自体の断線が生じ、半導体装置の歩留り
低下または信頼性の劣化が生じるという問題がある。本
発明の目的は、コンタクトホールやスルーホール等の接
続用ホールにおける上層配線の接続不良や断線を防止す
る半導体装置とその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に順次形成された第１の配線、第１の層間
絶縁膜、該第１の層間絶縁膜とエッチング速度の異なる
第２の層間絶縁膜、第２の配線、前記第１の層間絶縁膜
と同じエッチング速度の第３の層間絶縁膜及び前記第２
の層間絶縁膜と同じエッチング速度の第４の層間絶縁膜
と、該第４の層間絶縁膜表面から前記半導体基板表面に
達するコンタクトホールと、該コンタクトホールを介し
て前記半導体基板表面と接続される前記第４の層間絶縁
膜上に設けられた上層配線とを有する半導体装置におい
て、前記第３の層間絶縁膜は前記コンタクトホールの側
壁表面から後退され、該側壁表面では前記第２の層間絶
縁膜と前記第４の層間絶縁膜が接触していることを特徴
とする。 また、本発明の半導体装置は、半導体基板上に
順次形成された第１の配線、第１の層間絶縁膜、該第１
の層間絶縁膜とエッチング速度の異なる第２の層間絶縁
膜、第２の配線、前記第１の層間絶縁膜と同じエッチン
グ速度の第３の層間絶縁膜及び前記第２の層間絶縁膜と
同じエッチング速度の第４の層間絶縁膜と、該第４の層
間絶縁膜表面から前記半導体基板表面に達するコンタク
トホールと、該コンタクトホールを介して前記半導体基
板表面と接続される前記第４の層間絶縁膜上に設けられ
た上層配線とを有する半導体装置において、前記第２の
層間絶縁膜及び前記第３の層間絶縁膜は前記コンタクト
ホールの側壁表面から後退され、該側壁表面には前記第
１の層間絶縁膜と前記第４の層間絶縁膜が接触している
ことを特徴とする。また、本発明の製造方法は、半導体
基板上に第１の配線を形成する工程と、該第１の配線上
に第１の層間絶縁膜を形成する工程と、該第１の層間絶
縁膜上に該第１の層間絶縁膜とエッチング速度の異なる
第２の層間絶縁膜を形成する工程と、該第２の層間絶縁
膜上に前記第１の層間絶縁膜と同じエッチング速度の第
３の層間絶縁膜を形成する工程と、該第３の層間絶縁膜
を第１のコンタクト径で開口する工程と、開口された前
記第３の層間絶縁膜上に前記第２の層間絶縁膜と同じエ
ッチング速度の第４の層間絶縁膜を形成する工程と、前
記第１のコンタクト径よりも内側にある第２のコンタク
ト径で前記第４の層間絶縁膜、前記第２の層間 絶縁膜、
前記第１の層間絶縁膜を開口してコンタクトホールを形
成する工程と、該コンタクトホールを介して前記半導体
基板表面の自然酸化膜をエッチングする工程と、前記コ
ンタクトホールを介して前記半導体基板表面と接続され
るように前記第４の層間絶縁膜上に上層配線を形成する
工程とを有することを特徴とする。 更に、本発明の製造
方法は、半導体基板上に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該第１の層間絶縁膜上に該第１の層間絶縁膜とエッチン
グ速度の異なる第２の層間絶縁膜を形成する工程と、該
第２の層間絶縁膜上に前記第１の層間絶縁膜と同じエッ
チング速度の第３の層間絶縁膜を形成する工程と、該第
３の層間絶縁膜及び前記第２の層間絶縁膜を第１のコン
タクト径で開口する工程と、開口された前記第３の層間
絶縁膜及び前記第２の層間絶縁膜上に前記第２の層間絶
縁膜と同じエッチング速度の第４の層間絶縁膜を形成す
る工程と、前記第１のコンタクト径よりも内側にある第
２のコンタクト径で前記第４の層間絶縁膜、前記第１の
層間絶縁膜を開口してコンタクトホールを形成する工程
と、該コンタクトホールを介して前記半導体基板表面の
自然酸化膜をエッチングする工程と、前記コンタクトホ
ールを介して前記半導体基板表面と接続されるように前
記第４の層間絶縁膜上に上層配線を形成する工程とを有
することを特徴とする。
半導体基板上に順次形成された第１の配線、第１の層間
絶縁膜、該第１の層間絶縁膜とエッチング速度の異なる
第２の層間絶縁膜、第２の配線、前記第１の層間絶縁膜
と同じエッチング速度の第３の層間絶縁膜及び前記第２
の層間絶縁膜と同じエッチング速度の第４の層間絶縁膜
と、該第４の層間絶縁膜表面から前記半導体基板表面に
達するコンタクトホールと、該コンタクトホールを介し
て前記半導体基板表面と接続される前記第４の層間絶縁
膜上に設けられた上層配線とを有する半導体装置におい
て、前記第３の層間絶縁膜は前記コンタクトホールの側
壁表面から後退され、該側壁表面では前記第２の層間絶
縁膜と前記第４の層間絶縁膜が接触していることを特徴
とする。 また、本発明の半導体装置は、半導体基板上に
順次形成された第１の配線、第１の層間絶縁膜、該第１
の層間絶縁膜とエッチング速度の異なる第２の層間絶縁
膜、第２の配線、前記第１の層間絶縁膜と同じエッチン
グ速度の第３の層間絶縁膜及び前記第２の層間絶縁膜と
同じエッチング速度の第４の層間絶縁膜と、該第４の層
間絶縁膜表面から前記半導体基板表面に達するコンタク
トホールと、該コンタクトホールを介して前記半導体基
板表面と接続される前記第４の層間絶縁膜上に設けられ
た上層配線とを有する半導体装置において、前記第２の
層間絶縁膜及び前記第３の層間絶縁膜は前記コンタクト
ホールの側壁表面から後退され、該側壁表面には前記第
１の層間絶縁膜と前記第４の層間絶縁膜が接触している
ことを特徴とする。また、本発明の製造方法は、半導体
基板上に第１の配線を形成する工程と、該第１の配線上
に第１の層間絶縁膜を形成する工程と、該第１の層間絶
縁膜上に該第１の層間絶縁膜とエッチング速度の異なる
第２の層間絶縁膜を形成する工程と、該第２の層間絶縁
膜上に前記第１の層間絶縁膜と同じエッチング速度の第
３の層間絶縁膜を形成する工程と、該第３の層間絶縁膜
を第１のコンタクト径で開口する工程と、開口された前
記第３の層間絶縁膜上に前記第２の層間絶縁膜と同じエ
ッチング速度の第４の層間絶縁膜を形成する工程と、前
記第１のコンタクト径よりも内側にある第２のコンタク
ト径で前記第４の層間絶縁膜、前記第２の層間 絶縁膜、
前記第１の層間絶縁膜を開口してコンタクトホールを形
成する工程と、該コンタクトホールを介して前記半導体
基板表面の自然酸化膜をエッチングする工程と、前記コ
ンタクトホールを介して前記半導体基板表面と接続され
るように前記第４の層間絶縁膜上に上層配線を形成する
工程とを有することを特徴とする。 更に、本発明の製造
方法は、半導体基板上に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該第１の層間絶縁膜上に該第１の層間絶縁膜とエッチン
グ速度の異なる第２の層間絶縁膜を形成する工程と、該
第２の層間絶縁膜上に前記第１の層間絶縁膜と同じエッ
チング速度の第３の層間絶縁膜を形成する工程と、該第
３の層間絶縁膜及び前記第２の層間絶縁膜を第１のコン
タクト径で開口する工程と、開口された前記第３の層間
絶縁膜及び前記第２の層間絶縁膜上に前記第２の層間絶
縁膜と同じエッチング速度の第４の層間絶縁膜を形成す
る工程と、前記第１のコンタクト径よりも内側にある第
２のコンタクト径で前記第４の層間絶縁膜、前記第１の
層間絶縁膜を開口してコンタクトホールを形成する工程
と、該コンタクトホールを介して前記半導体基板表面の
自然酸化膜をエッチングする工程と、前記コンタクトホ
ールを介して前記半導体基板表面と接続されるように前
記第４の層間絶縁膜上に上層配線を形成する工程とを有
することを特徴とする。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の半導体装置の実施例１の平面図とそ
のＡ−Ａ線断面図である。また、図２（ａ）〜（ｄ）は
その製造方法を工程順に示す断面図である。以下、図２
に示す製造工程に従って図１の構造を併せて説明する。
先ず、図２（ａ）に示すようにＰ型シリコン基板１上に
フォトリソグラフィ技術とイオン注入技術によりＮ型拡
散層２を形成する。その上で、図示を省略した絶縁膜を
形成し、その絶縁膜上にＣＶＤ法で多結晶シリコン膜を
形成し、かつこれをフォトリソグラフィ技術でパターニ
ングして第１配線３を形成する。その後、第１ＣＶＤ酸
化膜４を１５００Å堆積し、更にその上にＣＶＤ法によ
り第１ＢＰＳＧ膜５を４０００Å堆積して第１層間絶縁
膜を形成する。前記第１ＣＶＤ酸化膜４は第１ＢＰＳＧ
膜５からの不純物の外向拡散防止用として機能すること
は言うまでもない。
る。図１は本発明の半導体装置の実施例１の平面図とそ
のＡ−Ａ線断面図である。また、図２（ａ）〜（ｄ）は
その製造方法を工程順に示す断面図である。以下、図２
に示す製造工程に従って図１の構造を併せて説明する。
先ず、図２（ａ）に示すようにＰ型シリコン基板１上に
フォトリソグラフィ技術とイオン注入技術によりＮ型拡
散層２を形成する。その上で、図示を省略した絶縁膜を
形成し、その絶縁膜上にＣＶＤ法で多結晶シリコン膜を
形成し、かつこれをフォトリソグラフィ技術でパターニ
ングして第１配線３を形成する。その後、第１ＣＶＤ酸
化膜４を１５００Å堆積し、更にその上にＣＶＤ法によ
り第１ＢＰＳＧ膜５を４０００Å堆積して第１層間絶縁
膜を形成する。前記第１ＣＶＤ酸化膜４は第１ＢＰＳＧ
膜５からの不純物の外向拡散防止用として機能すること
は言うまでもない。
【０００９】次いで、前記第１層間絶縁膜上に多結晶シ
リコン膜、または高融点金属シリサイド膜をＣＶＤ法、
またはスパッタリング法により１５００Å堆積し、フォ
トリソグラフィ技術によりパタ−ニングし、第２配線６
を形成する。その上に第２ＣＶＤ酸化膜７を１５００Å
堆積する。この第２ＣＶＤ酸化膜７は、その上に形成す
る第２のＢＰＳＧ膜８からの不純物の外向拡散防止、及
び第２ＢＰＳＧ膜８の平坦化のための熱処理時に第２配
線６の位置移動を防止するために機能するものであるこ
とは言うまでもない。
リコン膜、または高融点金属シリサイド膜をＣＶＤ法、
またはスパッタリング法により１５００Å堆積し、フォ
トリソグラフィ技術によりパタ−ニングし、第２配線６
を形成する。その上に第２ＣＶＤ酸化膜７を１５００Å
堆積する。この第２ＣＶＤ酸化膜７は、その上に形成す
る第２のＢＰＳＧ膜８からの不純物の外向拡散防止、及
び第２ＢＰＳＧ膜８の平坦化のための熱処理時に第２配
線６の位置移動を防止するために機能するものであるこ
とは言うまでもない。
【００１０】次いで、図２（ｂ）に示すように、コンタ
クトホールを開設する箇所よりも若干広い領域の第２Ｃ
ＶＤ酸化膜７をフォトリソグラフィ技術を用いてエッチ
ング除去する。このエッチング除去部７ａを図１（ｂ）
に示す。ここでは開設しようとするコンタクトホール９
の平面形状が矩形であるため、これを囲む矩形の領域７
ａをエッチング除去している。その後、図２（ｂ）に鎖
線で示すように、第２ＢＰＳＧ膜８をＣＶＤ法により４
０００Å堆積し、熱処理を行って平坦化を図る。
クトホールを開設する箇所よりも若干広い領域の第２Ｃ
ＶＤ酸化膜７をフォトリソグラフィ技術を用いてエッチ
ング除去する。このエッチング除去部７ａを図１（ｂ）
に示す。ここでは開設しようとするコンタクトホール９
の平面形状が矩形であるため、これを囲む矩形の領域７
ａをエッチング除去している。その後、図２（ｂ）に鎖
線で示すように、第２ＢＰＳＧ膜８をＣＶＤ法により４
０００Å堆積し、熱処理を行って平坦化を図る。
【００１１】続いて、図２（ｃ）に示すように、フォト
リソグラフィ技術によりコンタクトホール９を開設す
る。この時、先ずフッ酸系のエッチング液により２００
０Åのウェットエッチングを行った後、ＣＦ4 系のエッ
チングガスによる異方性のドライエッチングによりシリ
コン基板１のＮ型拡散層２に達するまで開孔する。更
に、アンモニア水と過酸化水素水の混合溶液によりシリ
コン基板１を洗浄し、続いてフッ酸系のエッチング液に
て１５秒ウェットエッチングを行いシリコン基板１の表
面に生成されている自然酸化膜１０を除去する。しかる
上で、図１（ａ）に示したように、上層の配線となるＴ
ｉ−ＴｉＮ膜をスパッタリング法により堆積し、高速熱
処理を行ってＴｉ膜をシリサイド化してバリアメタル層
１１を形成する。続いて、シリコンと銅を含むアルミニ
ウム膜１２を堆積した後、フォトリソグラフィ技術を用
いてパターニングを行ない、これらで上層配線を形成す
る。
リソグラフィ技術によりコンタクトホール９を開設す
る。この時、先ずフッ酸系のエッチング液により２００
０Åのウェットエッチングを行った後、ＣＦ4 系のエッ
チングガスによる異方性のドライエッチングによりシリ
コン基板１のＮ型拡散層２に達するまで開孔する。更
に、アンモニア水と過酸化水素水の混合溶液によりシリ
コン基板１を洗浄し、続いてフッ酸系のエッチング液に
て１５秒ウェットエッチングを行いシリコン基板１の表
面に生成されている自然酸化膜１０を除去する。しかる
上で、図１（ａ）に示したように、上層の配線となるＴ
ｉ−ＴｉＮ膜をスパッタリング法により堆積し、高速熱
処理を行ってＴｉ膜をシリサイド化してバリアメタル層
１１を形成する。続いて、シリコンと銅を含むアルミニ
ウム膜１２を堆積した後、フォトリソグラフィ技術を用
いてパターニングを行ない、これらで上層配線を形成す
る。
【００１２】このように実施例１によれば、図２（ｂ）
の工程で第２ＣＶＤ酸化膜７をコンタクトホールを囲む
領域７ａでエッチング除去しているので、その上に形成
する第２ＢＰＳＧ膜８はコンタクトホール９の周囲で下
層の第１ＢＰＳＧ膜５に直接接触されてこれと一体化さ
れる。したがって、コンタクトホール９を開設し、その
後にウェットエッチングを行った場合でも、第２ＣＶＤ
酸化膜７がコンタクトホール９の側壁面に露呈されるこ
とはなく、第１及び第２ＢＰＳＧ膜とのエッチングレー
トの相違による庇状の突起が生じることがない。このた
め、上層配線を形成したときに段切れが生じることはな
く、上層配線の断線が防止される。なお、第２ＣＶＤ酸
化膜７はコンタクトホール９の周囲で除去しても、第２
配線６を被覆した状態は保もたれているため、第２配線
６の位置移動が防止されることは言うまでもない。
の工程で第２ＣＶＤ酸化膜７をコンタクトホールを囲む
領域７ａでエッチング除去しているので、その上に形成
する第２ＢＰＳＧ膜８はコンタクトホール９の周囲で下
層の第１ＢＰＳＧ膜５に直接接触されてこれと一体化さ
れる。したがって、コンタクトホール９を開設し、その
後にウェットエッチングを行った場合でも、第２ＣＶＤ
酸化膜７がコンタクトホール９の側壁面に露呈されるこ
とはなく、第１及び第２ＢＰＳＧ膜とのエッチングレー
トの相違による庇状の突起が生じることがない。このた
め、上層配線を形成したときに段切れが生じることはな
く、上層配線の断線が防止される。なお、第２ＣＶＤ酸
化膜７はコンタクトホール９の周囲で除去しても、第２
配線６を被覆した状態は保もたれているため、第２配線
６の位置移動が防止されることは言うまでもない。
【００１３】図３は本発明の実施例２を工程順に示す断
面図である。なお、実施例１と同一部分には同一符号を
付してある。この実施例２では、実施例１と同様に、図
３（ａ）のように、Ｐ型シリコン基板１にＮ型拡散層２
を形成し、かつ図示を省略した絶縁膜上に第１配線３を
形成する。更に、第１ＣＶＤ酸化膜４と第１ＢＰＳＧ膜
５を形成して第１層間絶縁膜を形成する。また、第１層
間絶縁膜上に第２配線６を形成し、その上に第２ＣＶＤ
酸化膜７を形成する。そして、図３（ｂ）のように、前
記第２ＣＶＤ酸化膜７と第１ＢＰＳＧ膜５をコンタクト
ホールよりも若干広い領域７ｂでエッチング除去する。
その上で、図３（ｃ）に鎖線で示すように第２ＢＰＳＧ
膜８を形成し、この第２ＢＰＳＧ膜８と第１ＣＶＤ酸化
膜４を通してコンタクトホール９を開設する。その上
で、シリコン基板１の洗浄や自然酸化膜１０の除去を行
うことにより、図３（ｄ）のコンタクトホール９の開設
が行われる。なお、この工程の後には実施例１と同様に
上層配線１１，１２を形成してＮ型拡散層２との電気接
続を行うことは言うまでもない。
面図である。なお、実施例１と同一部分には同一符号を
付してある。この実施例２では、実施例１と同様に、図
３（ａ）のように、Ｐ型シリコン基板１にＮ型拡散層２
を形成し、かつ図示を省略した絶縁膜上に第１配線３を
形成する。更に、第１ＣＶＤ酸化膜４と第１ＢＰＳＧ膜
５を形成して第１層間絶縁膜を形成する。また、第１層
間絶縁膜上に第２配線６を形成し、その上に第２ＣＶＤ
酸化膜７を形成する。そして、図３（ｂ）のように、前
記第２ＣＶＤ酸化膜７と第１ＢＰＳＧ膜５をコンタクト
ホールよりも若干広い領域７ｂでエッチング除去する。
その上で、図３（ｃ）に鎖線で示すように第２ＢＰＳＧ
膜８を形成し、この第２ＢＰＳＧ膜８と第１ＣＶＤ酸化
膜４を通してコンタクトホール９を開設する。その上
で、シリコン基板１の洗浄や自然酸化膜１０の除去を行
うことにより、図３（ｄ）のコンタクトホール９の開設
が行われる。なお、この工程の後には実施例１と同様に
上層配線１１，１２を形成してＮ型拡散層２との電気接
続を行うことは言うまでもない。
【００１４】この実施例２によれば、第２ＣＶＤ酸化膜
７をコンタクトホール９の周囲で除去した上で第２ＢＰ
ＳＧ膜８を形成し、かつコンタクトホール９の開設を行
っているため、実施例１と同様に第２ＣＶＤ酸化膜７が
コンタクトホール９の側壁面に露呈されることがなく、
その後のエッチングによってコンタクトホールの側壁面
に庇状の突起が生じることが防止される。したがって、
上層配線の段切れによる断線を防止することができる。
また、実施例２では、コンタクトホールの周囲において
第２ＣＶＤ酸化膜７と共に第１ＢＰＳＧ膜５をもエッチ
ング除去しているので、この部分を埋め込むために第２
ＢＰＳＧ膜８の膜厚を６０００Åと厚くする必要があ
る。しかしながら、コンタクトホール９における層間絶
縁膜の全体の膜厚は第１ＢＰＳＧ膜４が存在していない
分薄くできるため（１００００Å→７０００Å）、コン
タクトホールのアスペクト比が小さくなり、上層の配線
の被覆性をより向上させることが可能となる。
７をコンタクトホール９の周囲で除去した上で第２ＢＰ
ＳＧ膜８を形成し、かつコンタクトホール９の開設を行
っているため、実施例１と同様に第２ＣＶＤ酸化膜７が
コンタクトホール９の側壁面に露呈されることがなく、
その後のエッチングによってコンタクトホールの側壁面
に庇状の突起が生じることが防止される。したがって、
上層配線の段切れによる断線を防止することができる。
また、実施例２では、コンタクトホールの周囲において
第２ＣＶＤ酸化膜７と共に第１ＢＰＳＧ膜５をもエッチ
ング除去しているので、この部分を埋め込むために第２
ＢＰＳＧ膜８の膜厚を６０００Åと厚くする必要があ
る。しかしながら、コンタクトホール９における層間絶
縁膜の全体の膜厚は第１ＢＰＳＧ膜４が存在していない
分薄くできるため（１００００Å→７０００Å）、コン
タクトホールのアスペクト比が小さくなり、上層の配線
の被覆性をより向上させることが可能となる。
【００１５】
【発明の効果】以上説明した様に、本発明はエッチング
速度が異なる絶縁膜で層間絶縁膜を構成した半導体装置
において、接続用ホールによって露呈される部分は最下
層の絶縁膜を除いて同じエッチング速度を持つ絶縁膜の
みで構成しているので、接続用ホールの側壁面に層間絶
縁膜の一部が庇状に突出されることがなく、上層配線の
被覆性を改善し、上層配線の段切れによる断線を防止す
ることができ、半導体装置の歩留り及び信頼性が向上す
るという効果を有する。また、本発明の製造方法は、接
続用ホールの開孔によって露呈される部分は最下層の絶
縁膜を除いて同じエッチング速度を持つ絶縁膜のみで構
成されるように層間絶縁膜を形成する工程を含んでいる
ので、接続用ホールの側壁面にエッチング速度が異なる
層間絶縁膜が露呈されることはなく、各層間絶縁膜のエ
ッチング速度の違いによる庇状の突起が接続用ホールに
生じることがない。このため、上層配線の段切れによる
断線が生じることがない半導体装置を製造することが可
能になる。
速度が異なる絶縁膜で層間絶縁膜を構成した半導体装置
において、接続用ホールによって露呈される部分は最下
層の絶縁膜を除いて同じエッチング速度を持つ絶縁膜の
みで構成しているので、接続用ホールの側壁面に層間絶
縁膜の一部が庇状に突出されることがなく、上層配線の
被覆性を改善し、上層配線の段切れによる断線を防止す
ることができ、半導体装置の歩留り及び信頼性が向上す
るという効果を有する。また、本発明の製造方法は、接
続用ホールの開孔によって露呈される部分は最下層の絶
縁膜を除いて同じエッチング速度を持つ絶縁膜のみで構
成されるように層間絶縁膜を形成する工程を含んでいる
ので、接続用ホールの側壁面にエッチング速度が異なる
層間絶縁膜が露呈されることはなく、各層間絶縁膜のエ
ッチング速度の違いによる庇状の突起が接続用ホールに
生じることがない。このため、上層配線の段切れによる
断線が生じることがない半導体装置を製造することが可
能になる。
【図１】本発明の半導体装置の実施例１の平面図とその
Ａ−Ａ線断面図である。
Ａ−Ａ線断面図である。
【図２】図１の半導体装置を製造工程順に示す断面図で
ある。
ある。
【図３】本発明の半導体装置の実施例２を製造工程順に
示す断面図である。
示す断面図である。
【図４】従来の半導体装置を製造工程順に示す断面図で
ある。
ある。
１ シリコン基板 ３ 第１配線 ４ 第１ＣＶＤ酸化膜 ５ 第１ＢＰＳＧ膜 ６ 第２配線 ７ 第２ＣＶＤ酸化膜 ８ 第２ＢＰＳＧ膜 ９ コンタクトホール １１ バリアメタル層 １２ アルミニウム膜
Claims (5)
- 【請求項１】 半導体基板上に順次形成された第１の配
線、第１の層間絶縁膜、該第１の層間絶縁膜とエッチン
グ速度の異なる第２の層間絶縁膜、第２の配線、前記第
１の層間絶縁膜と同じエッチング速度の第３の層間絶縁
膜及び前記第２の層間絶縁膜と同じエッチング速度の第
４の層間絶縁膜と、該第４の層間絶縁膜表面から前記半
導体基板表面に達するコンタクトホールと、該コンタク
トホールを介して前記半導体基板表面と接続される前記
第４の層間絶縁膜上に設けられた上層配線とを有する半
導体装置において、前記第３の層間絶縁膜は前記コンタ
クトホールの側壁表面から後退され、該側壁表面では前
記第２の層間絶縁膜と前記第４の層間絶縁膜が接触して
いることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に順次形成された第１の配
線、第１の層間絶縁膜、該第１の層間絶縁膜とエッチン
グ速度の異なる第２の層間絶縁膜、第２の配線、前記第
１の層間絶縁膜と同じエッチング速度の第３の層間絶縁
膜及び前記第２の層間絶縁膜と同じエッチング速度の第
４の層間絶縁膜と、該第４の層間絶縁膜表面から前記半
導体基板表面に達するコンタクトホールと、該コンタク
トホールを介して前記半導体基板表面と接続される前記
第４の層間絶縁膜上に設けられた上層配線とを有する半
導体装置において、前記第２の層間絶縁膜及び前記第３
の層間絶縁膜は前記コンタクトホールの側壁表面から後
退され、該側壁表面には前記第１の層間絶縁膜と前記第
４の層間絶縁膜が接触していることを特徴とする半導体
装置。 - 【請求項３】 前記第１の層間絶縁膜と前記第３の層間
絶縁膜がＣＶＤ酸化膜であり、前記第２の層間絶縁膜と
前記第４の層間絶縁膜がＢＰＳＧ膜であることを特徴と
する請求項２又は請求項３記載の半導体装置。 - 【請求項４】 半導体基板上に第１の配線を形成する工
程と、該第１の配線上に第１の層間絶縁膜を形成する工
程と、該第１の層間絶縁膜上に該第１の層間絶縁膜とエ
ッチング速度の異なる第２の層間絶縁膜を形成する工程
と、該第２の層間絶縁膜上に前記第１の層間絶縁膜と同
じエッチング速度の第３の層間絶縁膜を形成する工程
と、該第３の層間絶縁膜を第１のコンタクト径で開口す
る工程と、開口された前記第３の層間絶縁膜上に前記第
２の層間絶縁膜と同じエッチング速 度の第４の層間絶縁
膜を形成する工程と、前記第１のコンタクト径よりも内
側にある第２のコンタクト径で前記第４の層間絶縁膜、
前記第２の層間絶縁膜、前記第１の層間絶縁膜を開口し
てコンタクトホールを形成する工程と、該コンタクトホ
ールを介して前記半導体基板表面の自然酸化膜をエッチ
ングする工程と、前記コンタクトホールを介して前記半
導体基板表面と接続されるように前記第４の層間絶縁膜
上に上層配線を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項５】 半導体基板上に第１の配線を形成する工
程と、該第１の配線上に第１の層間絶縁膜を形成する工
程と、該第１の層間絶縁膜上に該第１の層間絶縁膜とエ
ッチング速度の異なる第２の層間絶縁膜を形成する工程
と、該第２の層間絶縁膜上に前記第１の層間絶縁膜と同
じエッチング速度の第３の層間絶縁膜を形成する工程
と、該第３の層間絶縁膜及び前記第２の層間絶縁膜を第
１のコンタクト径で開口する工程と、開口された前記第
３の層間絶縁膜及び前記第２の層間絶縁膜上に前記第２
の層間絶縁膜と同じエッチング速度の第４の層間絶縁膜
を形成する工程と、前記第１のコンタクト径よりも内側
にある第２のコンタクト径で前記第４の層間絶縁膜、前
記第１の層間絶縁膜を開口してコンタクトホールを形成
する工程と、該コンタクトホールを介して前記半導体基
板表面の自然酸化膜をエッチングする工程と、前記コン
タクトホールを介して前記半導体基板表面と接続される
ように前記第４の層間絶縁膜上に上層配線を形成する工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252331A JP2809062B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252331A JP2809062B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786402A JPH0786402A (ja) | 1995-03-31 |
| JP2809062B2 true JP2809062B2 (ja) | 1998-10-08 |
Family
ID=17235786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252331A Expired - Lifetime JP2809062B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809062B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523390A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Manufacturing method of semiconductor device |
| JP2785557B2 (ja) * | 1992-01-13 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-09-14 JP JP5252331A patent/JP2809062B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786402A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| KR100415045B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US6008114A (en) | Method of forming dual damascene structure | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US7737027B2 (en) | Method of manufacturing a semiconductor device | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2809062B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| JP2000216242A (ja) | 半導体装置の製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| KR100559560B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |