JPH10275859A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10275859A
JPH10275859A JP9080672A JP8067297A JPH10275859A JP H10275859 A JPH10275859 A JP H10275859A JP 9080672 A JP9080672 A JP 9080672A JP 8067297 A JP8067297 A JP 8067297A JP H10275859 A JPH10275859 A JP H10275859A
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
metal
siof
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9080672A
Other languages
English (en)
Other versions
JP3019021B2 (ja
Inventor
Koji Yokoyama
孝司 横山
Yoshiaki Yamada
義明 山田
Koji Kishimoto
光司 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9080672A priority Critical patent/JP3019021B2/ja
Priority to US09/049,931 priority patent/US6130154A/en
Priority to KR1019980011285A priority patent/KR100265256B1/ko
Priority to CN98100991A priority patent/CN1106043C/zh
Publication of JPH10275859A publication Critical patent/JPH10275859A/ja
Application granted granted Critical
Publication of JP3019021B2 publication Critical patent/JP3019021B2/ja
Priority to US09/680,437 priority patent/US6627996B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 配線上のプラズマＳｉＯＦ酸化膜の密着性を
確保し、配線スペース部への埋設性を向上させる。 【解決手段】 第１の配線を形成するために、Ｓｉ酸化
膜１０２上に配線用のＡｌ系金属１０３をスパッタし、
続いてＴｉＮ反射防止膜１０５、Ｓｉ酸化膜１０６を成
膜する。続いて周知のリソグラフィー工程でレジストパ
ターン１０７を形成し、Ｓｉ酸化膜１０６をパターニン
グする。このパターニングしたＳｉ酸化膜１０６をマス
クとしてＡｌ系金属をエッチングする。この後プラズマ
ＳｉＯＦ膜を成膜する。この工程により配線上のプラズ
マＳｉＯＦ酸化膜の密着性が向上し、配線スペース間へ
の埋設性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリー機能及び
ロジック機能及び半導体材料特有の種々機能を有する半
導体装置及びその製造方法に関するものであり、特にこ
れらの半導体装置の多層配線構造及びその製造方法に関
する。
【０００２】
【従来の技術】近年の半導体集積回路の微細化及び高集
積化にともない、配線の微細化及び多層化が顕著に進行
している。ロジック系半導体デバイスにおいては、信号
の伝搬遅延の短縮が必須であるため、層間絶縁膜の低誘
電率化が求められている。そのため、高密度プラズマＣ
ＶＤ装置（ＨＤＰ−ＣＶＤ）を用いてフッ素含有ガスを
導入し、低誘電率膜であるＳｉＯＦ（ε≒３．３）を成
膜することが検討されている。
【０００３】この低誘電率膜であるＳｉＯＦ膜を使用す
ると、従来広く用いられてきたＴＥＯＳ（テトラエトキ
シシラン）等を原料ガスとし平行平板型のプラズマＣＶ
Ｄ法で形成したＳｉ酸化膜の場合では埋設することが難
しい０．２５μｍ以下の配線間スペースへも良好に埋め
込むことが可能である。
【０００４】また、ＨＤＰ−ＣＶＤ法とは別に前述の平
行平板型のプラズマＣＶＤ法（ＰＥ−ＣＶＤ法）でＳｉ
酸化膜を形成する際、フッ素を含むエッチング系ガスを
添加してＳｉＯＦ膜を形成する方法もある（例えば特開
平６−３０２５９３）。この方法でも成膜と同時にエッ
チングが進行するため、埋設性がよくＳｉ酸化膜に比べ
微細な配線間隔にもＳｉＯＦ膜を埋め込む事が可能であ
る。
【０００５】この埋設性の良さから、配線ピッチが厳し
くなるダイナミックランダムアクセスメモリー（ＤＲＡ
Ｍ）等のメモリー系のデバイスへの適用も検討されてい
る。
【０００６】半導体装置の配線としてＡｌ合金が広く使
用されているが、Ａｌ配線を形成する際リソグラフィー
時の表面反射を防ぐ反射防止膜としてＴｉＮ膜を形成す
ることが多い。このような上表面がＴｉＮで覆われた配
線上に、直接ＳｉＯＦ膜を成膜させる構造では、低誘電
率化という点で好ましいが、ＴｉＮとＳｉＯＦ膜の密着
性が悪く、この界面で剥がされやすいという問題が発生
している。ＳｉＯＦ膜中のフッ素濃度が高い方が埋設性
が良くなるが、高フッ素濃度のＳｉＯＦ膜を使用した場
合ほど、この剥がれの問題が顕著に現れる。
【０００７】上記の問題とは別に高フッ素濃度のＳｉＯ
Ｆ膜では、熱処理等のプロセスでフッ素が拡散し、Ａｌ
系配線と反応して腐食を引き起こす事がある。そこで、
これらの問題を解決するために、ＳｉＯＦ膜を成長させ
る前にＳｉ酸化膜を成長させる方法が提案されている
（例えば特開平７−７４２４５）。この方法を用いた従
来技術の断面図を図６に示す。Ｓｉ半導体基板６０１の
ＢＰＳＧ膜６０２上に、Ａｌ配線６０３上にＴＥＯＳと
Ｏ2を用い、フッ素が添加されていないＳｉ酸化膜６０
４を１００ｎｍの厚さにＰＥ−ＣＶＤ法で形成する。そ
の上にＴＥＯＳ，Ｏ2，ＮＦ3を原料ガスとして用いＳｉ
ＯＦ膜６０５を５００ｎｍの厚さに形成することによ
り、Ａｌ配線間を埋設する。この方法では、ＳｉＯＦ膜
中のフッ素拡散をＳｉ酸化膜で防止し、さらに反射防止
膜ＴｉＮとＳｉＯＦ膜の密着性を向上させる効果があ
る。
【０００８】しかし、このＳｉ酸化膜を成長させること
で配線間でオーバーハング形状６０７となり、微細配線
間６０８をＳｉＯＦ膜により埋め込む事が困難となる。
特に、０．２５μｍ以下の狭いスペース部において被覆
性が低下し、配線間でボイド６０８等が発生し、配線の
信頼性を低下させる原因となる。また、比誘電率の高い
Ｓｉ酸化膜とＳｉＯＦ膜の二重構造とするため、ＳｉＯ
Ｆ膜の単層と比較して誘電率が高いという問題がある。
【０００９】
【発明が解決しようとする課題】上記従来例における第
１の問題点は、反射防止膜であるＴｉＮを有する第一の
配線上に直接ＳｉＯＦ膜を成長させる場合、ＴｉＮとの
界面で剥がれが起こること、さらにフッ素拡散によりＡ
ｌ系配線が腐食する恐れがあり、配線の信頼性が悪いこ
とにある。
【００１０】その理由は、ＳｉＯＦ成膜中にあるいはＳ
ｉＯＦ膜中のフッ素でＴｉＮの表面にＴｉのフッ化物が
形成され、フッ化物とＳｉＯＦ膜との密着性が悪いこ
と、さらにＡｌ系配線とプラズマＳｉＯＦ酸化膜が直接
接しているため、加熱処理等によりフッ素が拡散しＡｌ
系と反応するためである。
【００１１】第２の問題点は、ＳｉＯＦ膜の下にＳｉ酸
化膜を形成する場合、ＳｉＯＦ膜を絶縁膜として使用し
ているにも拘らず、配線スペース部への埋設性が良くな
いこと、さらに、絶縁膜全体として低誘電率化を達成す
ることができないことにある。
【００１２】その理由は、ＳｉＯＦ膜を成膜する前にＳ
ｉ膜を成膜するためである。Ｓｉ酸化膜の被覆性はあま
り良くなくオーバーハング形状となり、その後ＳｉＯＦ
膜の配線スペース部への埋設性が低下することと、比誘
電率の高いＳｉ酸化膜と積層することにより、層間絶縁
膜全体の誘電率が大きく低下しないためである。
【００１３】本発明の目的は、半導体装置の多層配線構
造において、層間絶縁膜としてＳｉＯＦ膜を使用する場
合、金属配線との密着性を向上させること、配線の腐食
を防止しすること及び微細配線間への埋設性を向上させ
ことにより配線の信頼性を向上させ、さらに、層間絶縁
膜全体における低誘電率化を計り、配線間容量を小さく
してデバイスの高速化を計る半導体装置及びその製造方
法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、絶縁膜で表面が覆われ
た半導体基板上の配線の上表面は、絶縁膜、高融点金属
あるいはその化合物の層構造からなるものであり、前記
配線及び前記絶縁膜表面は、フッ素含有Ｓｉ酸化膜（Ｓ
ｉＯＦ膜）で覆われたものである。
【００１５】また前記配線上の絶縁膜は、Ｓｉ酸化膜、
あるいはＳｉ窒化膜からなるものである。
【００１６】また前記高融点金属あるいはその化合物
は、Ｔｉ，Ｗ，ＴｉＮ，ＴｉＷの一つ、あるいは、これ
らの積層構造からなるものである。
【００１７】また前記配線の主成分は、Ａｌ，Ｃｕであ
る。
【００１８】また本発明に係る半導体装置の製造方法
は、絶縁膜で表面が覆われた半導体基板上に配線の主と
なる金属膜、高融点金属あるいはその化合物、絶縁膜を
下から順次形成する工程と、前記絶縁膜、高融点金属あ
るいはその化合物、主となる配線金属をパターニングし
て第１の配線を形成する工程と、フッ素を含有するＳｉ
酸化膜であるＳｉＯＦ膜を形成する工程を有するもので
ある。
【００１９】また前記第１の配線を形成する工程は、前
記絶縁膜をパターニングする工程と、前記絶縁膜をマス
クとして前記高融点金属あるいはその化合物、前記主と
なる配線金属をエッチングする工程を含むものである。
【００２０】また前記第１の配線を形成する工程は、フ
ォトレジスト膜をマスクとして前記絶縁膜をパターニン
グする工程と、前記フォトレジスト膜を除去する工程
と、前記絶縁膜をマスクとして前記高融点金属あるいは
その化合物、前記主となる配線金属をエッチングする工
程を含むものである。
【００２１】また前記第１の配線を形成する工程は、フ
ォトレジスト膜をマスクとして前記絶縁膜と前記高融点
金属あるいはその化合物をパターニングする工程と、前
記フォトレジスト膜を除去する工程と、前記絶縁膜をマ
スクとして前記主となる配線金属をエッチングする工程
を含むものである。
【００２２】また前記配線上の絶縁膜は、スパッタ法あ
るいはＣＶＤ法で形成したＳｉ酸化膜またはＳｉ窒化膜
からなるものである。
【００２３】また前記高融点金属あるいはその化合物
は、スパッタ法で形成したＴｉ，Ｗ，ＴｉＮ，ＴｉＷの
いずれか１つ、あるいは、これらの積層構造からなるも
のである。
【００２４】また前記主となる配線金属は、Ａｌを主成
分とした金属であり、前記主となる配線金属を側壁に膜
形成が起こり配線が順テーパー形状となる条件にてドラ
イエッチングしたものである。
【００２５】また前記ドライエッチングは、少なくとも
塩化ガスと窒化ガスを含む雰囲気にて行うものである。
【００２６】また前記ＳｉＯＦ膜の形成方法は、プラズ
マＣＶＤ法あるいは高密度プラズマＣＶＤ法である。
【００２７】また前記ＳｉＯＦ膜の形成方法は、シラン
系ガス或いはテトラエチルオルソシリケート（ＴＥＯ
Ｓ）と、フッ素系ガス或いはトリエトキシフルオロシラ
ン（ＴＥＦＳ）と、酸素をソースガスとして形成するも
のである。
【００２８】また前記フッ素系ガスは、ＣＦ４，Ｃ２Ｆ
６，ＮＦ３，ＳｉＦ４のうち少なくとも１つである。
【００２９】また前記ＳｉＯＦ膜中のフッ素濃度は、５
ａｔ％以上である。
【００３０】
【作用】トランジスタ等を形成した半導体基板上に、第
１の配線層となる金属例えばＡｌ合金をスパッタし、そ
の上にリソグラフィー時の反射防止膜となるＴｉＮ膜を
スパッタ法で形成し、さらにその上にＳｉ酸化膜をスパ
ッタ法あるいはプラズマＣＶＤ法で成膜する。目的の配
線の形状をつくるためフォトレジストを塗布し、周知の
リソグラフィー工程でレジストをパターニングする。こ
のフォトレジストをマスクとしてＳｉ酸化膜をエッチン
グする。このとき、ＴｉＮ膜も続けてエッチングしても
良い。エッチングガスはＣＨＦ3，ＣＦ4，Ａｒ等のガス
系を使用する。このガス系を使用した場合、通常Ｓｉ酸
化膜さらにその下地膜のＴｉＮまでエッチングされる
が、Ａｌ系金属はエッチングされずＡｌ系金属表面でエ
ッチングは終了する。ガス系や混合比を多少変更すれ
ば、ＴｉＮ表面でエッチングを終了させることも可能で
ある。
【００３１】続いて、パターニングしたＳｉ酸化膜をマ
スクとして、Ａｌ系金属配線をエッチングする。エッチ
ングガスとしては、ＢＣｌ3，Ｃｌ2，Ｎ2系ガスを導入
し、ＩＣＰ等の高密度プラズマ源を使用してエッチング
する。この工程においてＡｌ系金属のエッチングと同時
にＳｉ酸化膜表面も多少エッチングされる。配線側壁に
Ａｌ，Ｓｉ，Ｏ，Ｎからなる側壁保護膜が形成される。
このガス系を使用した場合には、Ｎ2量の大小により配
線側壁保護膜の付着量が可変する。この付着量の変化に
より、配線側壁のテーパー角度が変化する。配線のテー
パー角度によりＳｉＯＦ膜の埋設性は大きく影響される
ため、Ｎ2量でテーパー角度を調整しＳｉＯＦ膜の埋設
性を向上でき、低フッ素濃度のＳｉＯＦ膜でも微細配線
間が埋め込み可能となる。
【００３２】さらに、側壁保護膜が、ＳｉＯＦ膜中から
のフッ素の拡散を防ぐバリアの役割も果たす。この効果
によりＳｉ酸化膜を成膜することなく、直接プラズマＳ
ｉＯＦ酸化膜を成膜することができるため、高い埋設性
及びＳｉＯＦの低誘電率性を確保できる。
【００３３】本発明の工程を用いれば、配線ＴｉＮ膜上
にＳｉ酸化膜が形成されているため、ＴｉＮ膜とプラズ
マＳｉＯＦ膜が直接接触しない。これにより配線上のプ
ラズマＳｉＯＦ酸化膜の良好な密着性を確保することが
できる。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【００３５】
【実施形態１】図１は、本発明の実施形態１を工程順に
示す断面図である。
【００３６】図１（ａ）に示すように、トランジスタ等
を形成したＳｉ基板１０１のＳｉ酸化膜１０２上に、配
線用のＡｌ系金属１０３を４００ｎｍ〜５００ｎｍスパ
ッタする。この配線１０３下には、接合バリアメタル層
１０４として、Ｔｉ，ＴｉＮ，ＴｉＮ／Ｔｉ等を１００
〜２００ｎｍ成膜しておく。Ａｌ系金属膜１０３上には
リソグラフィー時の反射防止膜１０５であるＴｉＮ，Ｔ
ｉＮ／Ｔｉ等を形成する。ＴｉＮの膜厚は２５〜１００
ｎｍとする。その後、Ｓｉ酸化膜１０６をスパッタある
いはＣＶＤで１５０〜３００ｎｍ成膜する。配線パター
ンを形成するため、Ｓｉ酸化膜１０６上にフォトレジス
トを約１μｍ塗布し、周知のリソグラフィー工程でフォ
トレジストをパターニング１０７する。
【００３７】次に図１（ｂ）に示すように、フォトレジ
ストパターンをマスクとしてＳｉ酸化膜１０６、反射防
止膜１０５をエッチングする。Ｓｉ酸化膜１０６をエッ
チングするため、ガス系はＣＨＦ3を１０〜２０ＳＣＣ
Ｍ、ＣＦ4を１０〜２０ＳＣＣＭ、Ａｒを１５０〜２５
０ＳＣＣＭ導入し、ＲＦパワーを７００〜９００Ｗで行
う。このガス系ではＡｌ系金属はエッチングされないの
で、Ａｌ系金属の表面でエッチングが終了する。ＣＨＦ
3の流量を増やす事により、ＴｉＮ膜のエッチング速度
が低下するので、この条件により、Ｓｉ酸化膜をエッチ
ングしＴｉＮ中でエッチングを停止しても良い。
【００３８】続いて、図１（ｃ）に示すように、レジス
トパターン１０７を剥離し、Ｓｉ酸化膜１０６をマスク
にしてＡｌ系金属１０３をエッチングする。ガス系は、
ＢＣｌ3を１０〜３０ＳＣＣＭ、Ｃｌ2を４０〜７０ＳＣ
ＣＭ、Ｎ2を１０〜３０ＳＣＣＭ導入して行う。このと
き、図１（ｃ）に示すように、Ｓｉ酸化膜１０６も多少
エッチングされ、Ａｌ系配線の側壁１０８にＡｌ，Ｓ
ｉ，Ｏ，Ｎからなる側壁保護膜１０９が５〜２０ｎｍ程
度形成され、配線の断面形状は、順テーパー形状とな
る。
【００３９】その後、図１（ｄ）に示すように、ＳｉＯ
Ｆ膜１１０を６００ｎｍ〜２０００ｎｍ成膜する。Ｓｉ
ＯＦ膜１１０は、通常の平行平板型ＰＥ−ＣＶＤ装置に
ＴＥＯＳ或いはＳｉＨ４系のガスとフッ素系のガス（Ｃ
２Ｆ６，ＴＥＦＳ等）、酸素、ヘリウムを導入すること
により、成長させる。ＴＥＯＳとＣ２Ｆ６を使用した場
合のＳｉＯＦ膜中のフッ素濃度は、成膜パワー、温度、
原料ガス流量比等で５〜１０ａｔｏｍ％に調整する。具
体的には、ＴＥＯＳ原料ガスを５０〜２００ＳＣＣＭ、
Ｃ２Ｆ６ガスを３００〜６００ＳＣＣＭ、酸素を５００
〜２０００ＳＣＣＭ、ＲＦパワーを８００〜１０００
Ｗ、基板温度を３００〜４００℃で調整する。配線が順
テーパー形状となっているため、０．２５μｍ以下の配
線間隔においても隙間なくＳｉＯＦ膜１１０で埋め込ま
れる。この後、配線上にある段差は、ＣＭＰ工程あるい
はＳＯＧ膜やフォトレジスト膜等の平坦化膜を塗布後の
エッチバック工程で平坦化する。さらに、この上に耐吸
湿性のキャップ膜としてＳｉ酸化膜１１１を５０〜１０
０ｎｍ程度成膜する。
【００４０】その後は、図１（ｅ）に示すように、周知
のリソグラフィー及びエッチング工程により配線１１２
上にスルーホール１１３を形成する。続いて接合バリア
メタル１１４としてＴｉＮ，ＴｉＮ／Ｔｉ等をスパッタ
法やＣＶＤ法で形成し、その後、ＣＶＤ法とエッチバッ
ク法によりＷ等の金属プラグ１１５を形成する。この上
に第２のＡｌ配線１１６を形成する。さらに多層化する
場合は、前記した同様の工程を繰り返す。
【００４１】次に、配線のエッチング条件によるエッチ
ング形状とＳｉＯＦ膜の膜中フッ素濃度についてさらに
詳しく説明する。プラズマ源としてＩＣＰやヘリコン波
等の高密度プラズマ源を使用した場合、ＢＣｌ2／Ｃｌ2
／Ｎ2系のガスを導入することでＳｉ酸化膜をマスクと
してＡｌ系金属をエッチングすることができる。このガ
ス系を使用する場合、窒素の流量比を増加させると側壁
部分に付着する側壁保護膜が増加し、結果として配線の
テーパ角度２０１が大きくなる。窒素流量と配線テーパ
ー角度の関係を図３に示す。
【００４２】窒素流量を５〜３５ＳＣＣＭ可変させるこ
とにより、０．２５μｍ程度のスペース部の配線テーパ
ー角度２０１を９０度〜９５度程度可変することが可能
となる。テーパー角度が９０度の場合、０．２５μｍ以
下のスペース部へＳｉＯＦ膜を完全に埋設するために
は、最低膜中のフッ素濃度は、５％程度は必要である
が、テーパー角度が９５度程度ついていれば、膜中フッ
素濃度は２％程度で完全に埋設できる。この配線テーパ
ー角度と埋設に必要な膜中フッ素濃度の関係を図４に示
す。
【００４３】以上のようにＳｉ酸化膜をＡｌ系金属のエ
ッチングのマスクとして使用することにより、配線のテ
ーパー角度を可変することができる。さらに、側壁保護
膜がＳｉＯＦ膜中のフッ素のＡｌ系配線への拡散を、防
止するバリアとしての役割も有する。従って、Ｓｉ酸化
膜を成膜することなく直接ＳｉＯＦ膜を成長させること
ができるため、ＳｉＯＦ膜としての埋設性の良さや、低
誘電率性を保持できる。尚、本発明においては、上記の
ガス系を使用したが、使用するガスは、これに限定する
ものではない。
【００４４】本発明の実施形態１の動作について説明す
る。本実施形態１の製造工程により得られる半導体装置
の多層配線構造では、ＳｉＯＦ膜１１０と反射防止膜１
０５の間にはＳｉ酸化膜１０６があるため、直接接触し
ない構造となっている。これにより反射防止膜１０５で
あるＴｉＮの表面にＴｉのフッ化物が形成されることが
ないため、ＴｉＮ膜の表面で膜剥がれが発生することは
全く無い。
【００４５】これに対して、反射防止膜１０５であるＴ
ｉＮ上に直接ＳｉＯＦ膜を形成する従来の技術の場合、
膜中フッ素濃度が５ａｔ％を超え１０ａｔ％近くになる
と、ＴｉＮ上のＳｉＯＦ膜が剥がれやすくなる。特に広
い配線パターン上においては、ＳｉＯＦ膜がＴｉＮ膜か
ら剥がれ、レンズ上に浮き上がってしまう事がある。
【００４６】このように、ＳｉＯＦ膜１１０と反射防止
膜１０５の間にＳｉ酸化膜１０６を設けることにより、
ＴｉＮとの密着性不良を懸念する必要がない。
【００４７】さらに、高フッ素濃度のＳｉＯＦ膜では熱
処理等のプロセスでフッ素が拡散し、Ａｌ系配線と反応
して腐食を引き起こす事があるが、本発明の実施形態１
においては、配線の表面はＳｉ酸化膜１０６と側壁保護
膜１０９で覆われているため、これらの膜がフッ素のバ
リア膜として働き、配線形成後ＳｉＯＦ膜の成膜前にフ
ッ素のバリア膜としてのＳｉ酸化膜等を形成する必要は
無い。したがって、ＳｉＯＦ膜の成膜前にフッ素のバリ
ア膜としてＳｉ酸化膜を形成することにより、ＳｉＯＦ
膜の成膜前の配線間形状が逆テーパー形状となり、Ｓｉ
ＯＦ膜の埋め込みを妨げることを防ぐことが可能であ
る。例えば、配線膜厚の全膜厚が０．５μｍで断面のテ
ーパー角２０１が９２度の場合、Ｓｉ酸化膜をＰＥ−Ｃ
ＶＤ法により１００ｎｍ形成後ＰＥ−ＣＶＤでＴＥＯ
Ｓ、Ｃ2Ｆ6ガスにより成膜したフッ素濃度６ａｔ％のＳ
ｉＯＦ膜で埋め込もうとすると、配線間隔０．５μｍで
も配線間に隙間が形成されるのに対して、Ｓｉ酸化膜無
しで直接ＳｉＯＦ膜を形成すると、０．２５μｍ以下の
スペースも埋め込みが可能である。Ｓｉ酸化膜１００ｎ
ｍ成膜後ＳｉＯＦ膜で０．２５μｍのスペースを埋め込
むためには、フッ素濃度は１０ａｔ％以上とする必要が
ある。
【００４８】高フッ素濃度のＳｉＯＦ膜は吸湿性が高い
ので、その後のプロセスにおいて問題が発生しやすく誘
電率をそれほど下げる必要の無いデバイスにおいては、
必要以上に多くのフッ素を添加しないほうがよく、本発
明を用いることにより、低フッ素濃度のＳｉＯＦ膜でも
微細配線間隔を埋め込む事が可能となり、ＳｉＯＦ膜中
の水分やフッ素の悪影響を最低限に抑えることが可能で
ある。また、本発明では、配線間をすべて、Ｓｉ酸化膜
よりも低誘電率のＳｉＯＦ膜で埋め込めるので、Ｓｉ酸
化膜と積層にするよりも配線間の寄生容量小さくでき、
逆に、Ｓｉ酸化膜と積層構造と等々の寄生容量でよけれ
ば、信頼性に優れた低フッ素濃度のＳｉＯＦ膜を使用で
きる。
【００４９】
【実施形態２】次に本発明の実施形態２について図面を
用いて説明する。図５はその主要工程断面図である。本
実施例においては、Ａｌ系金属とＷの積層構造で配線を
形成している。
【００５０】図５（ａ）に示すように、トランジスタ等
を形成したＳｉ基板５０１のＳｉ酸化膜５０２上に、配
線用のＡｌ系金属５０３を４００ｎｍ〜５００ｎｍスパ
ッタする。この配線５０３の下には、接合バリアメタル
層５０４として、Ｔｉ，ＴｉＮをそれぞれ５０，１００
ｎｍの厚さに順次スパッタ法により成膜した後、減圧Ｃ
ＶＤ法によりＷ膜５０６を１００〜２００ｎｍの厚さに
形成する。Ａｌ系金属膜５０３上には、リソグラフィー
時の反射防止膜５０５であるＴｉＮを２５〜５０ｎｍの
厚さにスパッタ法により形成する。
【００５１】その後、図５（ｂ）に示すように、Ｓｉ酸
化膜５０７をスパッタあるいはＣＶＤで１５０〜３００
ｎｍ成膜する。配線パターンを形成するため、Ｓｉ酸化
膜５０７上にフォトレジスト膜５０８を約２μｍ塗布
し、周知のリソグラフィー工程でフォトレジスト膜５０
８をパターニングする。このフォトレジスト膜５０８を
マスクとしてＳｉ酸化膜５０７、反射防止膜５０５、Ａ
ｌ系金属５０３、Ｗ膜５０６、接合バリアメタル層５０
４を順次エッチングする。エッチング条件は、それぞれ
の材料に応じて最適な公知の条件に切り替えて行う。こ
の構造では、Ｓｉ酸化膜５０７をエッチング後フォトレ
ジスト膜５０８を除去してしまうと、Ｗ膜５０６のエッ
チングをフッ素系のガスで行うが、このエッチング条件
では、Ｓｉ酸化膜５０７もエッチングされてしまうの
で、Ｗ膜５０６のエッチング終了までは、フォトレジス
ト膜５０８は除去できない。
【００５２】本実施形態においては、エッチングをフオ
トレジスト膜をマスクに公知の条件で行っているため、
配線側壁に保護膜は形成されず、配線の断面形状も順テ
ーパー形状とはなら無い。したがって、その後ＳｉＯＦ
膜５０９を実施形態１と同様の条件で成膜すると、実施
形態１ほどに微細スペースを埋め込む事は不可能である
ので、ＨＤＰ−ＣＶＤ法により成膜中基板にＲＦバイア
スを印加しエッチングを同時に進めることにより、微細
配線間にもＳｉＯＦ膜５０９を埋め込むことが可能であ
る。ＨＤＰ−ＣＶＤ法によるＳｉＯＦ膜５０９の成膜条
件は、ＳｉＨ４を２０〜４０ＳＣＣＭ，ＳｉＦ４２０〜
４０ＳＣＣＭ，酸素２０〜４０ＳＣＣＭ，Ａｒ２０〜４
０ＳＣＣＭチャンバー中に導入し、３０００Ｗ程度のｒ
ｆ源の電力を使いプラズマを作り、１０００〜１５００
Ｗのバイアス電力を加え１〜２μｍの厚さに形成する
（図５（ｃ））。その後は、実施形態１と同様にＣＭＰ
法で平坦化を行い、スルーホールを形成し、第１のＡｌ
配線形成を行い、Ａｌ２層配線を完成する。
【００５３】本実施形態においては、フッ素のバリア膜
として配線の側壁に保護膜が形成されないが、ＨＤＰ−
ＣＶＤ法で形成されたＳｉＯＦ膜は、ＰＥ−ＣＶＤ法で
形成されたＳｉＯＦ膜に比べフッ素が抜けにくいため、
フッ素によるＡｌの腐食を心配する必要はない。したが
って、本実施形態において期待できる効果は、反射防止
膜との密着性向上のみである。
【００５４】上記２つの実施形態においては、反射防止
膜の表面はＴｉＮの場合について説明してきたが、これ
に限る必要はなく、ＴｉやＴｉＷのようにＴｉを含む膜
が最表面の場合には、直接ＳｉＯＦ膜を形成すると、Ｔ
ｉのフッ化物が表面に形成され密着性を悪化させるの
で、Ｔｉ，ＴｉＷにも効果がある。また、Ｗ膜もＳｉＯ
Ｆ膜との密着性が悪いので、本発明はＷの場合にも効果
がある。
【００５５】さらに、ＴｉＮやＴｉＷはＣｕのバリア膜
としても用いられることが多くＣｕ配線を形成する際に
も、本発明は有効である。
【００５６】また、反射防止膜上の絶縁膜としては、Ｓ
ｉ酸化膜に限る必要はなく、ＳｉＯＦ膜の成膜時のフッ
素点かガスとしてはＣ2Ｆ6やＳｉＦ4の他にＮＦ3，ＣＦ
4，ＴＥＦＳ等がある。
【００５７】
【発明の効果】以上説明したように本発明によれば、配
線上のＳｉＯＦ膜の密着性を向上することができる。そ
の理由は、ＳｉＯＦ膜とＴｉＮ反射防止膜との間にＳｉ
酸化膜を形成するため、反射防止膜ＴｉＮとＳｉＯＦ膜
とが直接接触しないためである。
【００５８】さらに低フッ素濃度のＳｉＯＦ膜の配線間
への埋設性を向上させることができる。その理由は、Ｓ
ｉ酸化膜パターンをマスクにしてＡｌ系金属をエッチン
グするため、配線の断面形状を順テーパーとすることが
でき、エッチング条件により、このテーパ角度をかえる
ことができるためである。さらにＳｉ酸化膜を成膜する
ことなく、ＳｉＯＦ膜を成膜できるためである。
【００５９】さらに、ＳｉＯＦ膜中のＡｌ系配線の信頼
性を向上させることができる。その理由は、Ｓｉ酸化膜
パターンを利用してＡｌ系金属をエッチングするため、
フッ素拡散防止用の側壁保護膜をＡｌ系配線のサイドウ
ォールに形成できるためである。
【００６０】さらに、ＳｉＯＦ膜が有している低誘電率
性を確保することができることである。その理由は、Ｓ
ｉ酸化膜を成膜することなく、ＳｉＯＦ酸化成膜ができ
るからである。
【図面の簡単な説明】
【図１】本発明の実施形態１を工程順に示す断面図であ
る。
【図２】配線テーパー角を示す断面図である。
【図３】窒素流量と配線テーパー角度の関係を示す特性
図である。
【図４】配線テーパー角度と膜中フッ素濃度との関係を
示す特性図である。
【図５】本発明の実施形態２を工程順に示す断面図であ
る。
【図６】従来例を示す断面図である。
【符号の説明】
１０１ Ｓｉ半導体基板 １０２ Ｓｉ酸化膜 １０３ Ａｌ系配線 １０４ 配線下層接合バリアメタル １０５ 反射防止膜 １０６ Ｓｉ酸化膜 １０７ フォトレジストパターン １０８ サイドウォール １０９ 側壁保護膜 １１０ プラズマＳｉＯＦ酸化膜 １１１ プラズマＳｉ酸化膜 １１２ 第１配線 １１３ スルーホール １１４ バリアメタル １１５ プラグメタル １１６ 第２配線 ２０１ 配線テーパー角度 ５０１ Ｓｉ半導体基板 ５０２ Ｓｉ酸化膜 ５０３ Ａｌ系配線 ５０４ 配線下層接合バリアメタル ５０５ 反射防止膜 ５０６ Ｗ配線 ５０７ Ｓｉ酸化膜 ５０８ フォトレジストパターン ６０１ Ｓｉ半導体基板 ６０２ ＢＰＳＧ ６０３ Ａｌ配線 ６０４ Ｓｉ酸化膜 ６０５ ＳｉＯＦ膜 ６０６ オーバーハング ６０７ 狭スペース ６０８ ボイド

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜で表面が覆われた半導体基板上の
    配線の上表面は、絶縁膜、高融点金属あるいはその化合
    物の層構造からなるものであり、 前記配線及び前記絶縁膜表面は、フッ素含有Ｓｉ酸化膜
    （ＳｉＯＦ膜）で覆われたものであることを特徴とする
    半導体装置。
  2. 【請求項２】 前記配線上の絶縁膜は、Ｓｉ酸化膜、あ
    るいはＳｉ窒化膜からなるものであることを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】 前記高融点金属あるいはその化合物は、
    Ｔｉ，Ｗ，ＴｉＮ，ＴｉＷの一つ、あるいは、これらの
    積層構造からなるものであることを特徴とする請求項１
    又は２に記載の半導体装置。
  4. 【請求項４】 前記配線の主成分は、Ａｌ，Ｃｕである
    ことを特徴とする請求項１，２又は３に記載の半導体装
    置。
  5. 【請求項５】 絶縁膜で表面が覆われた半導体基板上に
    配線の主となる金属膜、高融点金属あるいはその化合
    物、絶縁膜を下から順次形成する工程と、 前記絶縁膜、高融点金属あるいはその化合物、主となる
    配線金属をパターニングして第１の配線を形成する工程
    と、 フッ素を含有するＳｉ酸化膜であるＳｉＯＦ膜を形成す
    る工程を有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 前記第１の配線を形成する工程は、前記
    絶縁膜をパターニングする工程と、前記絶縁膜をマスク
    として前記高融点金属あるいはその化合物、前記主とな
    る配線金属をエッチングする工程を含むものであること
    を特徴とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記第１の配線を形成する工程は、フォ
    トレジスト膜をマスクとして前記絶縁膜をパターニング
    する工程と、前記フォトレジスト膜を除去する工程と、
    前記絶縁膜をマスクとして前記高融点金属あるいはその
    化合物、前記主となる配線金属をエッチングする工程を
    含むものであることを特徴とする請求項５に記載の半導
    体装置の製造方法。
  8. 【請求項８】 前記第１の配線を形成する工程は、フォ
    トレジスト膜をマスクとして前記絶縁膜と前記高融点金
    属あるいはその化合物をパターニングする工程と、前記
    フォトレジスト膜を除去する工程と、前記絶縁膜をマス
    クとして前記主となる配線金属をエッチングする工程を
    含むものであることを特徴とする請求項５に記載の半導
    体装置の製造方法。
  9. 【請求項９】 前記配線上の絶縁膜は、スパッタ法ある
    いはＣＶＤ法で形成したＳｉ酸化膜またはＳｉ窒化膜か
    らなるものであることを特徴とする請求項４，５，６又
    は７に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記高融点金属あるいはその化合物
    は、スパッタ法で形成したＴｉ，Ｗ，ＴｉＮ，ＴｉＷの
    いずれか１つ、あるいは、これらの積層構造からなるも
    のであることを特徴とする請求項４，５，６，７又は８
    に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記主となる配線金属は、Ａｌを主成
    分とした金属であり、前記主となる配線金属を側壁に膜
    形成が起こり配線が順テーパー形状となる条件にてドラ
    イエッチングしたものであることを特徴とする請求項
    ４，５，６，７又は９に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記ドライエッチングは、少なくとも
    塩化ガスと窒化ガスを含む雰囲気にて行うものであるこ
    とを特徴とする請求項４，５，６，７，８又は９に記載
    の半導体装置の製造方法。
  13. 【請求項１３】 前記ＳｉＯＦ膜の形成方法は、プラズ
    マＣＶＤ法あるいは高密度プラズマＣＶＤ法であること
    を特徴とする請求項４，５，６，７，８，９又は１０に
    記載の半導体装置の製造方法。
  14. 【請求項１４】 前記ＳｉＯＦ膜の形成方法は、シラン
    系ガス或いはテトラエチルオルソシリケート（ＴＥＯ
    Ｓ）と、フッ素系ガス或いはトリエトキシフルオロシラ
    ン（ＴＥＦＳ）と、酸素をソースガスとして形成するも
    のであることを特徴とする請求項１１に記載の半導体装
    置の製造方法。
  15. 【請求項１５】 前記フッ素系ガスは、ＣＦ４，Ｃ２Ｆ
    ６，ＮＦ３，ＳｉＦ４のうち少なくとも１つであること
    を特徴とする請求項１２に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 前記ＳｉＯＦ膜中のフッ素濃度は、５
    ａｔ％以上であることを特徴とする請求項１３に記載の
    半導体装置の製造方法。
JP9080672A 1997-03-31 1997-03-31 半導体装置及びその製造方法 Expired - Lifetime JP3019021B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9080672A JP3019021B2 (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法
US09/049,931 US6130154A (en) 1997-03-31 1998-03-30 Semiconductor device and fabrication process thereof
KR1019980011285A KR100265256B1 (ko) 1997-03-31 1998-03-31 반도체 장치와 그의 제조방법
CN98100991A CN1106043C (zh) 1997-03-31 1998-03-31 半导体器件及其制造方法
US09/680,437 US6627996B1 (en) 1997-03-31 2000-10-06 Semiconductor device having fluorine containing silicon oxide layer as dielectric for wiring pattern having anti-reflective layer and insulating layer thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9080672A JP3019021B2 (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10275859A true JPH10275859A (ja) 1998-10-13
JP3019021B2 JP3019021B2 (ja) 2000-03-13

Family

ID=13724859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9080672A Expired - Lifetime JP3019021B2 (ja) 1997-03-31 1997-03-31 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6130154A (ja)
JP (1) JP3019021B2 (ja)
KR (1) KR100265256B1 (ja)
CN (1) CN1106043C (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281584B1 (en) * 1998-12-02 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
US6441489B1 (en) 1999-03-23 2002-08-27 Nec Corporation Semiconductor device with tantalum nitride barrier film
KR20030053967A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 소자의 금속배선 형성방법
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
US6893960B2 (en) 2001-08-14 2005-05-17 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
JP4646346B2 (ja) * 2000-01-28 2011-03-09 パナソニック株式会社 電子デバイスの製造方法
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
WO2013035768A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP5170101B2 (ja) * 2007-11-02 2013-03-27 富士通セミコンダクター株式会社 半導体装置とその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW469619B (en) * 1998-05-26 2001-12-21 Winbond Electronics Corp Structure and manufacturing method for metal line
US6444564B1 (en) * 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6252303B1 (en) * 1998-12-02 2001-06-26 Advanced Micro Devices, Inc. Intergration of low-K SiOF as inter-layer dielectric
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6265305B1 (en) * 1999-10-01 2001-07-24 United Microelectronics Corp. Method of preventing corrosion of a titanium layer in a semiconductor wafer
KR100602314B1 (ko) * 1999-12-29 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
WO2002075801A2 (en) * 2000-11-07 2002-09-26 Tokyo Electron Limited Method of fabricating oxides with low defect densities
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7100216B2 (en) * 2003-10-15 2006-09-05 Impact Innovative Products, Llc Garment with energy dissipating conformable padding
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
US7329953B2 (en) * 2003-10-29 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
KR100536808B1 (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
EP1672643A1 (fr) * 2004-12-16 2006-06-21 STMicroelectronics (Crolles 2) SAS Cellule mémoire SRAM
US7446047B2 (en) * 2005-02-18 2008-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Metal structure with sidewall passivation and method
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
CN101399219B (zh) * 2007-09-28 2011-11-02 上海华虹Nec电子有限公司 金属层间通孔的制备和填充方法
US8710661B2 (en) * 2008-11-26 2014-04-29 International Business Machines Corporation Methods for selective reverse mask planarization and interconnect structures formed thereby
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
WO2019156695A1 (en) 2018-02-09 2019-08-15 Didrew Technology (Bvi) Limited Method of manufacturing fan out package with carrier-less molded cavity
WO2019160570A1 (en) * 2018-02-15 2019-08-22 Didrew Technolgy (Bvi) Limited System and method of fabricating tim-less hermetic flat top his/emi shield package
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179435A (en) * 1990-03-05 1993-01-12 Nec Corporation Resin sealed semiconductor integrated circuit device
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
JPH04147651A (ja) * 1990-04-02 1992-05-21 Toshiba Corp 半導体装置およびその製造方法
KR940005723B1 (ko) * 1990-05-08 1994-06-23 니뽄 덴끼 가부시끼가이샤 반도체 장치
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JP2778612B2 (ja) * 1992-09-02 1998-07-23 日本電気株式会社 半導体装置
JP3449741B2 (ja) * 1992-11-26 2003-09-22 東京エレクトロン株式会社 プラズマエッチング方法
KR0128491B1 (ko) * 1993-04-14 1998-04-07 모리시다 요이치 반도체 장치 및 그 제조방법
JPH06302593A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
JPH09139428A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置
JP2739853B2 (ja) * 1995-11-28 1998-04-15 日本電気株式会社 半導体装置の製造方法及びエッチング方法
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281584B1 (en) * 1998-12-02 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
US6441489B1 (en) 1999-03-23 2002-08-27 Nec Corporation Semiconductor device with tantalum nitride barrier film
JP4646346B2 (ja) * 2000-01-28 2011-03-09 パナソニック株式会社 電子デバイスの製造方法
US6893960B2 (en) 2001-08-14 2005-05-17 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
KR20030053967A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 소자의 금속배선 형성방법
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
JP5170101B2 (ja) * 2007-11-02 2013-03-27 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9129853B2 (en) 2007-11-02 2015-09-08 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
WO2013035768A1 (ja) * 2011-09-07 2013-03-14 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2013058551A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1198014A (zh) 1998-11-04
JP3019021B2 (ja) 2000-03-13
US6627996B1 (en) 2003-09-30
US6130154A (en) 2000-10-10
KR100265256B1 (ko) 2000-09-15
CN1106043C (zh) 2003-04-16
KR19980080955A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
JP3019021B2 (ja) 半導体装置及びその製造方法
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100223507B1 (ko) 반도체 장치 제조 방법
US6570257B2 (en) IMD film composition for dual damascene process
US20050159012A1 (en) Semiconductor interconnect structure
US6287956B2 (en) Multilevel interconnecting structure in semiconductor device and method of forming the same
KR20000057802A (ko) 무기반사방지막을 사용한 배선형성방법
JP4108228B2 (ja) 半導体装置の製造方法
US6399483B1 (en) Method for improving faceting effect in dual damascene process
JP3183238B2 (ja) 半導体装置の製造方法
US6376367B1 (en) Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer
JPH10116904A (ja) 半導体装置の製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
JP2003338539A (ja) 半導体素子の金属配線形成方法
JPH1041385A (ja) 半導体装置及びその製造方法
JP3729731B2 (ja) 半導体素子の製造方法
JPH08181146A (ja) 半導体装置の製造方法
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
JP3467393B2 (ja) 半導体装置の配線形成方法
JP3196847B2 (ja) 配線構造及びその製造方法
KR100279246B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPH06244180A (ja) 半導体装置およびその製造方法
KR20020091441A (ko) 금속배선 형성 방법
KR20030001074A (ko) 듀얼다마신 공정에 의한 비아 형성 방법