JPH06244180A

JPH06244180A - 半導体装置およびその製造方法

Info

Publication number: JPH06244180A
Application number: JP3012593A
Authority: JP
Inventors: Takaaki Uketa; 高明受田; Shohei Shinohara; 昭平篠原; Hiroshi Nishimura; 宏西村; Takashi Nakabayashi; 隆中林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-02-19
Filing date: 1993-02-19
Publication date: 1994-09-02

Abstract

(57)【要約】【目的】配線溝形成時にエッチング停止膜を用いるこ
とにより仕上がり後の配線膜厚のばらつきを小さくす
る。【構成】半導体基板１上にＢＰＳＧ膜２を堆積する工
程と、ＢＰＳＧ膜２を平坦化する工程と、前記平坦化後
に窒化珪素膜３及びＢＰＳＧ膜２１を堆積する工程と、
窒化珪素膜３及びＢＰＳＧ膜２１に孔を開口する工程
と、ＢＰＳＧ膜２に半導体基板１との接続孔４１と、窒
化珪素膜３をエッチングの停止膜としてＢＰＳＧ膜２１
に窒化珪素膜３の上面まで達する配線溝５とをエッチン
グにより同時に形成する工程と、前記接続孔４１及び配
線溝５にタングステン６を埋め込む工程とを備えた半導
体装置の製造方法である。【効果】エッチング停止膜があるため、配線溝形成時
にオーバーエッチングを行うことができ、配線の膜厚ば
らつきを小さくすることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線形成方法に関するものである。

【０００２】

【従来の技術】半導体装置の高密度化・微細化にともな
い多層配線技術が重要になってきた。

【０００３】図３に従来技術による多層配線形成を施し
た半導体装置の断面を示す。周知の技術によりソ−ス・
ドレイン１２、ゲート電極１４からなるトランジスタを
形成した半導体基板１上にボロンリンガラス膜絶縁膜２
（以後ＢＰＳＧ膜と称する）を堆積し、リフロー法もし
くはエッチバック法により表面を平坦化する。フォトリ
ソグラフィー技術及びドライエッチング技術を用いてコ
ンタクトホールを形成した後、ＣＶＤ法によりタングス
テンを堆積し、全面エッチングにより前記コンタクトホ
ール以外のタングステンを取り除き、前記コンタクトホ
ールへのタングステン６の埋め込みを行う。次に全面に
アルミニウム合金８を堆積しフォトリソグラフィー技術
及びドライエッチング技術を用いて配線を形成する。第
２層目以降の配線を形成する場合、層間絶縁膜としてプ
ラズマＣＶＤ−酸化珪素膜等の酸化珪素膜７を堆積し、
エッチバック法もしくはＳＯＧ法を用いて前記酸化珪素
膜の表面を平坦化する。以下第一層目配線の形成法と同
様に第二層目配線を形成することが可能である。

【０００４】

【発明が解決しようとする課題】上記方法で第二層目以
降の配線を形成する場合、配線間の距離が長い箇所では
段差緩和は不可能であり、素子の集積化が進み配線が多
層化されると段差が激しくなり、配線の段差被覆性（ス
テップカバレッジ）の低下による配線の断線、段差上で
の配線の細りによる信頼性の低下を引き起こす原因とな
っている。

【０００５】完全平坦化の方法として以下の各方法(1)
〜(4)がある。（１）絶縁膜堆積後、配線間領域にあらかじめフォトレ
ジストを埋め込んだ後、フォトレジストを全面コートし
エッチバックする、（２）配線形成時にダミーパターン
も同時に形成する、（３）化学的機械研磨を行う、
（４）コンタクトと同時に配線も埋め込みにて形成す
る。

【０００６】しかし、それぞれ（１）工程数の増加、
（２）ＣＡＤの複雑化、配線遅延の増加、（３）研磨に
よるダスト、絶縁膜表面のダメージの問題がある。

【０００７】一方、平坦化方法（４）として図４に示す
特開昭６３−２７１９５８号がある。この発明による平
坦化方法は、ＢＰＳＧ膜２に半導体基板との接続孔を形
成した後ＢＰＳＧ膜上に配線となる溝（以後配線溝と称
する）を形成し、アルミニウム合金もしくはタングステ
ン６を接続孔及び溝に埋め込む方法である。

【０００８】上記平坦化方法（４）では、すでに表面が
平坦なＢＰＳＧ膜に配線を埋め込んでいるため配線形成
後も表面は平坦であり、第２層目以降の配線を形成する
際、平坦化が容易である。ところで配線溝を形成するに
はエッチングレートから所望の溝の深さでエッチングを
止めるための時間を算出し、時間指定のエッチングを行
わなくてはならない。時間指定のエッチングでは、
（１）エッチング途中でのエッチングレート変動、
（２）レジスト開口率によるエッチングレートの違いに
より配線溝の深さが変わり、埋め込み後の配線の膜厚ば
らつきが発生し、配線抵抗がばらつく原因となる。配線
がより微細化されれば半導体装置の設計において配線容
量を無視できない問題となり、配線抵抗のばらつきは深
刻な問題となる。しかしＢＰＳＧ膜単層であるために配
線溝の深さのばらつきを抑制することができない。

【０００９】そこで本発明は上記の問題点を解消し、接
続孔形成、配線形成を同時に行い、仕上がりの配線膜厚
のばらつきを小さく平坦性に優れた半導体装置およびそ
の製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、半導体基板上に第一の絶縁
膜、第二の絶縁膜及び第三の絶縁膜の３層からなる絶縁
膜を有し、前記第三の絶縁膜上に前記第二の絶縁膜の上
面まで達する溝を有し、前記第一の絶縁膜及び第二の絶
縁膜に前記半導体基板と前記溝との接続孔を有し、前記
溝及び前記接続孔に配線材料が埋め込まれている構成と
する。

【００１１】また本発明の半導体装置の製造方法は、半
導体基板上に第一の絶縁膜を堆積する工程と、前記第一
の絶縁膜を平坦化する工程と、前記平坦化後に第二、第
三の絶縁膜を堆積する工程と、前記第二及び第三の絶縁
膜に孔を開口する工程と、前記第一の絶縁膜に前記半導
体基板との接続孔と前記第二の絶縁膜をエッチングの停
止膜として前記第三の絶縁膜に前記第二の絶縁膜の上面
まで達する配線部となる溝とをエッチングにより同時に
形成する工程と、前記接続孔及び溝に配線材料を埋め込
む工程とを備えたものである。

【００１２】さらに本発明の半導体装置の製造方法は、
半導体基板上に第一の絶縁膜を堆積する工程と、前記第
一の絶縁膜を平坦化する工程と、前記平坦化後に第二、
第三の絶縁膜を堆積する工程と、前記第二の絶縁膜をエ
ッチングの停止膜として前記第三の絶縁膜に前記第二の
絶縁膜の上面まで達する配線部となる溝をエッチングに
より形成する工程と、前記第一及び第二の絶縁膜に前記
半導体基板との接続孔を開口する工程と、前記接続孔及
び溝に配線材料を埋め込む工程とを備えたものである。

【００１３】

【作用】本発明は、配線を埋め込みにより形成し更に配
線溝の深さを制御するエッチング停止膜を用いているた
め、平坦性に優れ、配線抵抗のばらつきを小さくさせ
て、高歩留まり・高信頼性半導体装置を製造することが
できる。

【００１４】

【実施例】本発明の各実施例を図面を参照しながら説明
する。

【００１５】（実施例１）図１は本発明の第一の実施例
における半導体装置の製造工程断面図を示すものであ
る。

【００１６】図１(a)では、半導体基板１上に周知の技
術によりソ−ス・ドレイン１２、ゲート電極１４からな
るトランジスタ及びフィールド酸化珪素膜１３を形成す
る。

【００１７】図１(b)では、半導体基板１上に絶縁膜と
してＢＰＳＧ膜２を７００ｎｍ堆積する。８００℃以上
の高温熱処理を行い、前記ＢＰＳＧ膜を軟化させ表面を
平坦化する（リフロー法）。またＢＰＳＧ膜２を１５０
０ｎｍ堆積後フォトレジストを全面塗布し、ＢＰＳＧ膜
とレジストのエッチング速度が１：１の条件でＢＰＳＧ
膜が７００ｎｍ残るまでエッチバックしても平坦化可能
である（エッチバック法）。なお前記絶縁膜としてＢＰ
ＳＧ膜に限らず、酸化珪素膜であれば何ら差し支えな
い。

【００１８】図１(c)では、前記平坦化方法を用いてＢ
ＰＳＧ膜２を平坦化した後、窒化珪素膜３を１００ｎｍ
堆積し、ＢＰＳＧ膜２１を７００ｎｍ堆積する。ＢＰＳ
Ｇ膜２１の膜厚が所望とする配線膜厚に相当する。

【００１９】図１(d)では、本実施例を用いて絶縁膜形
成後、配線を埋め込むための配線溝と配線と半導体基板
とを接続するコンタクトホールを形成する。前記配線溝
及びコンタクトホールの形成法を説明する。フォトリソ
グラフィー技術を用いてコンタクトホールを形成するた
めのエッチングマスクをフォトレジストで形成し、ＢＰ
ＳＧ膜２１及び窒化珪素膜３をドライエッチングしコン
タクトホール４を形成する。ここではＢＰＳＧ膜２はエ
ッチングしない。エッチング終了後、酸素プラズマ処理
などを行いフォトレジストを除去する。

【００２０】次に図１(e)では、配線の反転マスクを用
いフォトリソグラフィー技術で配線溝を形成するための
エッチングマスクを形成する。ここで窒化珪素膜３をエ
ッチング停止膜として機能させるため、窒化珪素膜３の
エッチングレートがＢＰＳＧ膜２１のエッチングレート
の５分の１以下になる条件でＢＰＳＧ膜２１を窒化珪素
膜３上までドライエッチングする。ドライエッチングを
する際、ＢＰＳＧ膜２１のエッチングレートからエッチ
ング時間を算出する（時間エッチング）。更にエッチン
グレートばらつき、ＢＰＳＧ膜２１の膜厚ばらつきを考
慮し、オーバーエッチング時間を加味してドライエッチ
ングを行えば、窒化珪素膜３がエッチングの停止膜とな
っているため深さのばらつきが非常に小さい配線溝５を
形成することが出来る。なお、時間エッチングの代わり
に、ドライエッチング中に窒化珪素膜３の発光をモニタ
ーし前記窒化珪素膜の発光を検出した時点でドライエッ
チングを停止させる終点検出方法を用いてもよい。配線
溝５を形成する際、コンタクトホール４にはエッチング
マスクは存在しないため、同時にＢＰＳＧ膜２が７００
ｎｍエッチングされコンタクトホール４１が形成され
る。エッチング終了後、酸素プラズマ処理などを行いフ
ォトレジストを除去する。

【００２１】なお、図１(d)におけるコンタクトホール
４の形成の際に、適切なオーバーエッチング量を設定す
れば、ＢＰＳＧ膜２、２１、窒化珪素膜３の膜厚ばらつ
き、エッチングレートばらつきを吸収することができ、
電気的に安定したコンタクトホール４１を形成できる。

【００２２】本実施例を用いてコンタクトホール４１及
び配線溝５を形成した後、図１(f)では、ＣＶＤ装置を
用いて配線材料として例えばタングステン６を、コンタ
クトホール４１及び配線溝５が完全に埋め込める厚さで
ある１５００ｎｍ堆積し、ＢＰＳＧ膜２１の表面が露出
するまでエッチバックし、絶縁膜として酸化珪素膜７を
７００ｎｍ堆積する。

【００２３】なお、本実施例ではメタルの堆積にタング
ステンＣＶＤ装置を用いた例を述べたが、アルミニウ
ム、銅を堆積できるＣＶＤ装置を用いても実施可能であ
る。またＣＶＤ法を用いたメタル埋め込み方法の代わり
に、スパッタ法で（１）アルミニウムもしくはアルミニ
ウム合金を堆積し、熱処理を行うことにより前記アルミ
ニウムもしくは前記アルミニウム合金を流動させて埋め
込む、（２）アルミニウムもしくはアルミニウム合金を
堆積し、レーザーを照射して前記アルミニウムもしくは
前記アルミニウム合金を流動させて埋め込む、（３）ア
ルミニウムもしくはアルミニウム合金を４００℃以上で
堆積し埋め込む場合も同様に実施可能である。さらにチ
タン、窒化チタン、アルミニウム、タングステン等を積
層化して堆積した場合も同様に実施可能である。

【００２４】また、本実施例では第一層目の配線及びコ
ンタクトホールの形成に関して説明してきたが、第二層
目以降の配線及びスルーホールの形成も同様に実施可能
である。

【００２５】本実施例ではコンタクトホール及び配線溝
の形成方法として、ＢＰＳＧ膜２１及び窒化珪素膜３に
コンタクトホール４を形成し、窒化珪素膜３をエッチン
グ停止膜としてコンタクトホール４１及び配線溝５を形
成するという方法を説明してきたが、窒化珪素膜３をエ
ッチング停止膜としてＢＰＳＧ膜２１に配線溝５を形成
し、窒化珪素膜３及びＢＰＳＧ膜２をドライエッチング
してコンタクトホール４１を形成するという方法もあ
る。

【００２６】（実施例２）第二の実施例を図２を用いて
説明する。

【００２７】図２(a)では、第一の実施例同様に半導体
基板上にＢＰＳＧ膜２、窒化珪素膜３、ＢＰＳＧ膜２１
を堆積、平坦化後、配線の反転マスクを用い、フォトリ
ソグラフィー技術で配線溝を形成するためのエッチング
マスクをフォトレジストで形成する。ここで窒化珪素膜
３をエッチング停止膜として機能させるため、窒化珪素
膜３のエッチングレートがＢＰＳＧ膜２１のエッチング
レートの５分の１以下になる条件でＢＰＳＧ膜２１を窒
化珪素膜３上までドライエッチングする。ドライエッチ
ングは第一の実施例同様時間エッチングまたは発光モニ
ターを利用した終点検出方法のどちらを用いてもかまわ
ない。エッチングレートのばらつき、ＢＰＳＧ膜２１の
膜厚ばらつきを考慮し、オーバーエッチング時間を加味
してドライエッチングを行えば、窒化珪素膜３がエッチ
ングの停止膜となっているため深さのばらつきが非常に
小さい配線溝５を形成することができる。エッチング終
了後、酸素プラズマ処理などを行いフォトレジストを除
去する。

【００２８】次に図２(b)では、配線と半導体基板とを
接続するコンタクトホールを形成する。フォトリソグラ
フィー技術を用いてコンタクトホールを形成するための
エッチングマスクをフォトレジストで形成し、窒化珪素
膜３及びＢＰＳＧ膜２をドライエッチングし、コンタク
トホール４１を形成する。エッチング終了後、酸素プラ
ズマ処理などを行いフォトレジストを除去する。

【００２９】以降図２(c)では、第一の実施例同様に配
線溝５及びコンタクトホール４１にタングステン６など
の配線材料の埋め込みを行い、最後に酸化珪素膜７を堆
積する。

【００３０】本実施例を用いて製造された半導体装置
は、第一の実施例を用いて製造された半導体装置と同様
の効果が得られるのみならず、第二の実施例を用いた半
導体装置の製造方法は配線溝とコンタクトホールをそれ
ぞれ単独で形成するため、配線溝及びコンタクトホール
の形成方法ならびに層間絶縁膜の堆積方法に自由度が増
すという効果が得られる。

【００３１】このように、本発明による半導体装置の製
造方法によれば、多層配線工程において、配線を埋め込
み方法で形成するため第一層目配線形成後の表面の平坦
性が良く、第二層目以降の層間絶縁膜も平坦化が容易な
ため、配線の多層化、配線の微細化に関わらず高歩留
り、高信頼性の半導体装置が製造できる。

【００３２】また、従来コンタクトホール埋め込みと配
線形成の２回メタル堆積を行う必要があったが、本発明
によれば１回のメタル堆積だけでコンタクトホール及び
配線が形成可能である。

【００３３】さらに、層間絶縁膜を３層化し、第二の絶
縁膜を配線溝形成時のエッチング停止膜としていること
から、仕上がり後の配線膜厚のばらつきを小さくするこ
とが可能である。

【００３４】

【発明の効果】以上のように本発明は、多層配線工程に
おいて仕上がり後の配線膜厚のばらつきが小さく、平坦
化が容易であるために、多層化による配線の信頼性向上
を可能にするものであり、超微細な半導体装置の製造に
大きく寄与するものである。

【図面の簡単な説明】

【図１】本発明の第一の実施例における半導体装置の製
造工程断面図

【図２】本発明の第二の実施例における半導体装置の製
造工程断面図

【図３】従来の方法による半導体装置の製造工程断面図

【図４】従来の方法による半導体装置の製造工程断面図

【符号の説明】

１１シリコン基板１３フィールド酸化珪素膜２,２１ＢＰＳＧ膜３窒化珪素膜４,４１コンタクトホール５配線溝６タングステン７酸化珪素膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者中林隆大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第一の絶縁膜、第二の絶縁
膜及び第三の絶縁膜の３層からなる絶縁膜を有し、前記
第三の絶縁膜上に前記第二の絶縁膜の上面まで達する溝
を有し、前記第一の絶縁膜及び第二の絶縁膜に前記半導
体基板と前記溝との接続孔を有し、前記溝及び前記接続
孔に配線材料が埋め込まれていることを特徴とする半導
体装置。
【請求項２】請求項１記載の第二の絶縁膜は窒化珪素膜
であることを特徴とする半導体装置。
【請求項３】半導体基板上に第一の絶縁膜を堆積する工
程と、前記第一の絶縁膜を平坦化する工程と、前記平坦
化後に第二、第三の絶縁膜を堆積する工程と、前記第二
及び第三の絶縁膜に孔を開口する工程と、前記第一の絶
縁膜に前記半導体基板との接続孔と前記第二の絶縁膜を
エッチングの停止膜として前記第三の絶縁膜に前記第二
の絶縁膜の上面まで達する配線部となる溝とをエッチン
グにより同時に形成する工程と、前記接続孔及び溝に配
線材料を埋め込む工程とを備えた半導体装置の製造方
法。
【請求項４】半導体基板上に第一の絶縁膜を堆積する工
程と、前記第一の絶縁膜を平坦化する工程と、前記平坦
化後に第二、第三の絶縁膜を堆積する工程と、前記第二
の絶縁膜をエッチングの停止膜として前記第三の絶縁膜
に前記第二の絶縁膜の上面まで達する配線部となる溝を
エッチングにより形成する工程と、前記第一及び第二の
絶縁膜に前記半導体基板との接続孔を開口する工程と、
前記接続孔及び溝に配線材料を埋め込む工程とを備えた
半導体装置の製造方法。