KR970053538A - 반도체 소자의 다층 금속배선 구조 및 형성방법 - Google Patents

반도체 소자의 다층 금속배선 구조 및 형성방법 Download PDF

Info

Publication number
KR970053538A
KR970053538A KR1019950055599A KR19950055599A KR970053538A KR 970053538 A KR970053538 A KR 970053538A KR 1019950055599 A KR1019950055599 A KR 1019950055599A KR 19950055599 A KR19950055599 A KR 19950055599A KR 970053538 A KR970053538 A KR 970053538A
Authority
KR
South Korea
Prior art keywords
layer
film
intermetallic oxide
silicon nitride
pattern
Prior art date
Application number
KR1019950055599A
Other languages
English (en)
Other versions
KR100186984B1 (ko
Inventor
손진승
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950055599A priority Critical patent/KR100186984B1/ko
Publication of KR970053538A publication Critical patent/KR970053538A/ko
Application granted granted Critical
Publication of KR100186984B1 publication Critical patent/KR100186984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층 금속배선을 갖는 반도체 소자에서 상하층 도선간의 커플링 용량을 최소화하는 반도체 소자의 다층 금속배선 구조를 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 다층 금속배선 구조는 상층과 하층에 금속배선이 위치하고 상기 상하층의 금속배선을 절연하는 절연막이 사이에 구비된 반도체 소자의 다층 금속배선 구조에 있어서, 상기 절연막의 소정 위치에 상하 금속배선간의 커플링 용량을 감소시키기 위한 소정 크기의 공동을 구비한 것을 특징으로 한다.
선택도 : 제3도

Description

반도체 소자의 다층 금속배선 구조 및 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 반도체 소자의 다층 금속배선을 형성하기 위한 과정을 설명하는 공정 단면도.

Claims (10)

  1. 제1금속배선을 절연시키기 위한 금속간 산화막을 제1금속배선막 전면에 증착하는 단계; 상기 제1금속간산화막의 전면에 제1다결정 실리콘을 소정 두께로 증착하고, 감광막 마스크를 이용하여 상기 제1금속배선막 상부의 제1다결정실리콘을 제거하는 단계; 상기 제1다결정 실리콘이 노출된 부분의 제1금속간산화막을 제1금속배선막의 표면이 노출될 때까지 비등방성 식각하여 제거하는 단계; 다결정 실리콘 패턴을 제거하고 전면에 실리콘질화막을 소정 두께로 증착하는 단계; 상기 실리콘질화막 위에 제2다결정실리콘을 소정두께로 증착한 다음 제1금속배선막 패턴 상부의 다결정실리콘만 패턴을 형성하는 단계; 상기 제2다결정실리콘 패턴을 식각장벽으로 하여 실리콘질화막을 식각하는 단계; 상기 제2다결정실리콘 패턴을 제거하는 단계; 전면에 제2금속간산화막을 소정두께로 증착하는 단계; 상기 실리콘질화막 패턴의 표면이 드러날 때까지 상기 제2금속간산화막을 식각하는 단계; 상기 실리콘질화막 패턴만을 선택적으로 식각하는 단계; 상기 실리콘질화막이 식각된 제2금속간산화막의 전면에 제3금속간산화막을 소정두께로 증착하는 단계; 상기 제3금속간산화막 위에 제2금속배선막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제3금속간산화막의 증착전에 공동의 주위에 제3금속간산화막의 입자와의 점착력이 좋은 점착막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서 상기 제1, 제2, 제3 금속간산화막은 SiO2인 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
  4. 제1항 또는 제3항에 있어서, 상기 제1, 제2, 제3 금속간산화막은 저압화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 실리콘질화막을 식각하는 등방성의 습식식각법을 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 제2금속간산화막의 식각 단계에서는 실리콘질화막 패턴이 소정 깊이만큼 식각되도록 과도식각하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제1항에 있어서, 상기 실리콘질화막 패턴의 습식식각에 이용하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  8. 제1항에 있어서, 상기 제3금속간산화막의 증착시 증착되는 입자의 직경을 동공의 입구 직경에 근접하도록 하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 상층과 하층에 금속배선이 위치하고 상기 상하층의 금속배선을 절연하는 절연막이 사이에 구비된 반도체 소자의 다층 금속배선 구조에 있어서, 상기 절연막의 소정 위치에 상기 상하층 금속배선간의 커플링 용량을 감소시키기 위한 소정 크기의 공동을 구비한 것을 특징으로 하는 반도체 소자의 다층 금속배선 구조.
  10. 제9항에 있어서, 상기 공동은 하부의 금속배선층과는 접하고, 상부의 금속배선층과는 절연막을 사이에 두고 존재하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950055599A 1995-12-23 1995-12-23 반도체 소자의 다층 금속배선 구조 및 형성방법 KR100186984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055599A KR100186984B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 다층 금속배선 구조 및 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055599A KR100186984B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 다층 금속배선 구조 및 형성방법

Publications (2)

Publication Number Publication Date
KR970053538A true KR970053538A (ko) 1997-07-31
KR100186984B1 KR100186984B1 (ko) 1999-04-15

Family

ID=19443833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055599A KR100186984B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 다층 금속배선 구조 및 형성방법

Country Status (1)

Country Link
KR (1) KR100186984B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426444B1 (ko) * 1996-11-06 2004-06-11 주식회사 하이닉스반도체 반도체소자의커플링노이즈감소방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426444B1 (ko) * 1996-11-06 2004-06-11 주식회사 하이닉스반도체 반도체소자의커플링노이즈감소방법

Also Published As

Publication number Publication date
KR100186984B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JP3813424B2 (ja) 半導体素子の配線構造の製造方法
US5057186A (en) Method of taper-etching with photoresist adhesion layer
US6495452B1 (en) Method to reduce capacitance for copper interconnect structures
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR970053538A (ko) 반도체 소자의 다층 금속배선 구조 및 형성방법
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
JP2817752B2 (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
KR950025870A (ko) 반도체 소자의 금속배선 형성방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100197118B1 (ko) 반도체 소자의 금속배선막 형성방법
KR100248621B1 (ko) 반도체소자의 제조방법
KR960002644A (ko) 반도체 소자의 층간 절연막 형성방법
KR100279047B1 (ko) 반도체 장치의 층간 접촉구 형성 방법
KR970052939A (ko) 반도체 소자의 금속배선 형성방법
KR950030314A (ko) 반도체소자의 접속장치 및 그 제조방법
JPS63226041A (ja) 半導体集積回路装置の製造方法
KR940001334A (ko) 다층 금속 배선 방법
KR950009965A (ko) 반도체 소자의 층간 절연막 형성방법
KR970013044A (ko) 반도체소자의 비아콘택 형성방법
KR960005957A (ko) 다층배선 형성방법
KR950004399A (ko) 반도체 소자의 비아 콘택 형성방법
KR970052398A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee