KR970013044A - 반도체소자의 비아콘택 형성방법 - Google Patents
반도체소자의 비아콘택 형성방법 Download PDFInfo
- Publication number
- KR970013044A KR970013044A KR1019950026725A KR19950026725A KR970013044A KR 970013044 A KR970013044 A KR 970013044A KR 1019950026725 A KR1019950026725 A KR 1019950026725A KR 19950026725 A KR19950026725 A KR 19950026725A KR 970013044 A KR970013044 A KR 970013044A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal wiring
- metal
- via contact
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 비아콘택 형성방법에 관한 것으로, 하부구조물이 형성된 반도체기판 상부에 제1금속배선물질과 반사방지막을 순차적으로 형성하고 비아콘택될 부분을 제와한 부분을 일정두께 식각한 다음, 전체표면상부에 제1금속층간절연막을 일정두께 형성하고 표면에 평탕화층을 형성한 다음, 전면식각공정으로 상기 평탄화층을 일정두께 식각함과 동시에 상기 제1금속배선의 식각면에 제1금속층간절연막 스페이서를 형성하고 전체표면상부에 제2금속층간절연막을 형성한 다음, 비아콘택마스크를 이용한 식각공정으로 상기 제1금속배선을 노출시키는 비아콘택홀을 형성하고 상기 제1금속배선에 접속되는 제2금속배선을 형성함으로써 안정된 비아콘택을 형성하여 반도체소자의 특성, 수율 및 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1C도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 비아콘택 형성공정을 도시한 단면도.
Claims (7)
- 하부구조물이 형성된 반도체기판 상부에 제1금속배선물질을 일정 두께 형성하는 공정과, 상기 제1금속배선물질 상부에 반사방지막을 형성하는 공정과, 마스크를 이용한 식각공정으로 상기 비아콘택될 부분을 제외한 부분을 일정두께 식각함으로써 제1금속배선을 형성하는 공정과, 전체포면상부에 제1금속충간절연막을 형성하는 공정과, 전체표면상부에 제1금속충간절연막을 형성하는 공정과, 전체표면상부에 평탄화층을 형성하는 공정과, 전체표면상부에 평탄화층을 형성하는 공정과, 전면식각공증으로 상기 평탄화층을 일정두께 식각하는 동시에 상기 제1금속배선의 식각면에 제1금속충간절연막 스페이서를 형성하는 공정과, 전체표면상부에 제2금속충간절연막을 형성하는 공정과, 비아콘택마스크를 이용한 식각공정으로 상기 제1금속배선을 노출시키는 비아콘택홀을 형성하는 공정과. 상기 비아콘택홀을 통하여 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 공정을 포함하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 제1금속배선은 알루미늄박막으로 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 제1금속배선은 상기 제2금속배선이 형성될 부분까지 두껍게 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 반사방지막은 티타늄막/티타늄빌화막 적층구조로 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 제1, 2층간절연막은 TEOS 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 평탄층은 SOG 막으로 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
- 제1항에 있어서, 상기 제2금속배선은 알루미늄박막으로 형성되는 것을 특징으로 하는 반도체소자의 비아콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026725A KR100336653B1 (ko) | 1995-08-26 | 1995-08-26 | 반도체소자의비아콘택형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026725A KR100336653B1 (ko) | 1995-08-26 | 1995-08-26 | 반도체소자의비아콘택형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013044A true KR970013044A (ko) | 1997-03-29 |
| KR100336653B1 KR100336653B1 (ko) | 2002-11-02 |
Family
ID=37479928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026725A KR100336653B1 (ko) | 1995-08-26 | 1995-08-26 | 반도체소자의비아콘택형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336653B1 (ko) |
-
1995
- 1995-08-26 KR KR1019950026725A patent/KR100336653B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100336653B1 (ko) | 2002-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015542A (ko) | 반도체장치의 다층배선형성법 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH07115133A (ja) | 半導体装置およびその製造方法 | |
| KR970013044A (ko) | 반도체소자의 비아콘택 형성방법 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| KR20020096381A (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR970018553A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR19990055779A (ko) | 반도체 소자의 콘택형성 방법 | |
| JPH05335306A (ja) | 半導体装置 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR950011554B1 (ko) | 다층금속배선형성방법 | |
| KR920010124B1 (ko) | 다층배선시 콘택트부 형성방법 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR100279047B1 (ko) | 반도체 장치의 층간 접촉구 형성 방법 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| JPH05283642A (ja) | 半導体装置 | |
| KR970013052A (ko) | 반도체 소자의 비아콘택 형성방법 | |
| KR20000004324A (ko) | 반도체 소자의 배선구조 및 그의 형성방법 | |
| KR970052352A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR960026169A (ko) | 콘택 홀 형성 방법 | |
| KR970030355A (ko) | 고신뢰성 비아콘택 형성을 위한 금속층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |