KR20020096381A - 반도체소자의 콘택플러그 형성방법 - Google Patents
반도체소자의 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR20020096381A KR20020096381A KR1020010034793A KR20010034793A KR20020096381A KR 20020096381 A KR20020096381 A KR 20020096381A KR 1020010034793 A KR1020010034793 A KR 1020010034793A KR 20010034793 A KR20010034793 A KR 20010034793A KR 20020096381 A KR20020096381 A KR 20020096381A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact
- contact plug
- gas
- contact hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 반도체 기판 상에 워드라인을 형성한 후 층간절연막 및 감광막을 순차적으로 적층하여 콘택플러그를 형성함에 있어서, 상기 콘택플러그 형성을 위한 콘택홀을 형성한 후, 그 측벽에 질화막 스페이서를 형성하여, 상기 층간절연막 증착 시, 발생된 보이드로 인해 콘택플러그 간에 브릿지 현상이 발생하는 것을 방지하는 것을 특징으로 하여, 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 보다 상세하게는, 반도체 기판 상에 워드라인을 형성한 후 층간절연막 및 감광막을 순차적으로 적층하여 콘택플러그를 형성함에 있어서, 상기 콘택플러그 형성을 위한 콘택홀을 형성한 후, 그 측벽에 질화막 스페이서를 형성함으로써, 상기 층간절연막 증착 시, 발생된 보이드로 인해 콘택플러그와 인접 콘택플러그가 연결되는 브릿지 현상을 방지하도록 하는 반도체소자의 콘택플러그 형성방법에 관한 것이다.
일반적으로, 다층 구조의 금속 배선 구조에서 하층의 금속과 상층의 금속은 층간절연막에 의하여 분리되어 있으며, 상층과 하층의 연결이 필요한 부분은 상층의 금속을 증착하기 전에 층간절연막에 금속층간 콘택홀을 통하여 두 층의 금속배선이 연결되게 된다.
최근의 반도체 소자는 고집적화 됨에 따라 메모리 셀 크기가 점점 감소되면서 워드라인 사이의 콘택 및 비트라인 사이의 콘택 마진이 점차 작아짐에 의해 층간절연막 매립 시, 층간절연막 내부에 형성되는 보이드로 인하여 반도체소자의 수율과 신뢰성에 큰 영향을 미치게 되었다.
도 1은 종래기술에 의해 형성된 반도체소자의 콘택플러그의 문제점을 설명하기 위해 보여주는 도면이다.
도 1에 도시된 바와 같이, 반도체 기판 상에 워드라인을 형성한 후, 층간절연막 및 감광막을 순차적으로 적층하여 콘택홀을 형성하고, 전도층을 적층하여 콘택플러그를 형성하였다.
그런데, 상기 층간절연막 증착 시, 메모리 셀 크기가 점점 감소되면서 워드라인 사이의 콘택 및 비트라인 사이의 콘택 마진이 작아 층간절연막 내부에 보이드가 형성되었다.
그 결과, 상기 층간절연막 내부에 형성된 보이드에 전도층이 매립되어 "A"와 같이 콘택플러그와 인접 콘택플러그가 연결되는 브릿지 현상이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반도체 기판 상에 워드라인을 형성한 후 층간절연막 및 감광막을 순차적으로 적층하여 콘택플러그를 형성함에 있어서, 상기 콘택플러그 형성을 위한 콘택홀을 형성한 후, 그 측벽에 질화막 스페이서를 형성함으로써, 상기 층간절연막 증착 시, 발생된 보이드로 인해 콘택플러그와 인접 콘택플러그가 연결되는 브릿지 현상을 방지하는 것이 목적이다.
도 1은 종래기술에 의해 형성된 반도체소자의 콘택플러그의 문제점을 설명하기 위해 보여주는 도면이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 워드라인
120 : 층간절연막 130 : 보이드
140 : 감광막 145 : 콘택홀 형성부위
150 : 콘택홀 160 : 질화막
170 : 질화막 스페이서 180 : 전도막
190 : 비트라인
상기 목적을 달성하기 위하여, 본 발명은 반도체소자 제조 공정 중 콘택플러그 형성에 있어서, 워드라인이 형성된 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성부위를 형성하는 단계와; 상기 감광막을 마스크로층간절연막을 식각하여 콘택홀을 형성한 후, 상기 콘택홀이 형성된 결과물 상에 질화막을 적층하는 단계와; 상기 질화막을 식각하여 콘택홀 측벽에 질화막 스페이서를 형성하고, 전도막을 적층하여 콘택홀을 매립한 후, 비트라인을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법을 제공한다.
본 발명은 실리콘산화막의 습식식각 또는 건식식각에 대해 식각선택비가 높은 질화물을 이용하여 콘택홀 측벽에 질화막 스페이서를 형성함으로써, 상기 층간절연막 적층 시, 형성된 보이드로 인한 콘택플러그와 인접 콘택플러그의 브릿지 현상을 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 반도체소자 제조 공정 중 콘택플러그 형성에 있어서, 워드라인(110)이 형성된 반도체기판(100) 상에 층간절연막(120)을 적층한 후, 감광막(140)을 도포하여 콘택홀 형성부위(145)를 형성한다.
이때, 상기 층간절연막(120) 적층 시, 메모리 셀 크기가 점점 감소되면서 워드라인 사이의 콘택 및 비트라인 사이의 콘택 마진이 작아 층간절연막(120) 내부에 보이드(130)가 형성된다.
이어, 도 2b에 도시된 바와 같이, 상기 감광막(미도시함)을 마스크로 층간절연막(120)을 식각하여 콘택홀(150)을 형성하며, 이때, 상기 보이드(미도시함)에 의해 콘택홀(150)과 인접 콘택홀이 연결되게 된다.
그 후, 상기 콘택홀(150)이 형성된 결과물 상에 SiH가스와 SiH가스 중 어느 하나 이상의 가스와 NH가스와 N가스 및 NO 가스 중 어느 하나 이상의 가스가 혼합된 혼합가스를 사용하여 질화막(160)을 적층한다.
이때, 상기 질화막(160)은 0.1∼400Torr의 압력과 250∼800℃의 온도가 유지된 증착환경에서 화학기상증착법 또는 플라즈마증착법 중 어느 하나의 방법을 사용하여 10∼1000Å 두께로 증착한다.
계속하여, 도 2d에 도시된 바와 같이, 상기 질화막(미도시함)을 마스크 없이 식각하여 콘택홀 측벽에 질화막 스페이서(170)를 형성한 후, 전도막(180)을 적층하여 콘택홀을 매립하여 콘택플러그를 형성하고, 상기 콘택플러그 상부에 비트라인(190)을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 콘택플러그 형성방법을 이용하게 되면, 반도체 기판 상에 워드라인을 형성한 후 층간절연막 및 감광막을 순차적으로 적층하여 콘택플러그를 형성함에 있어서, 상기 콘택플러그 형성을 위한 콘택홀을 형성한 후, 그 측벽에 질화막 스페이서를 형성함으로써, 상기 층간절연막 증착 시, 발생된 보이드로 인해 콘택플러그와 인접 콘택플러그가 연결되는브릿지 현상을 방지하도록 하는 매우 유용하고 효과적인 발명이다.
Claims (4)
- 반도체소자 제조 공정 중 콘택플러그 형성에 있어서,워드라인이 형성된 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성부위를 형성하는 단계와;상기 감광막을 마스크로 층간절연막을 식각하여 콘택홀을 형성한 후, 상기 콘택홀이 형성된 결과물 상에 질화막을 적층하는 단계와;상기 질화막을 식각하여 콘택홀 측벽에 질화막 스페이서를 형성하고, 전도막을 적층하여 콘택홀을 매립한 후, 비트라인을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1항에 있어서, 상기 질화막 증착 시, SiH가스와 SiH가스 중 어느 하나 이상의 가스와 NH가스와 N가스 및 NO 가스 중 어느 하나 이상의 가스가 혼합된 혼합가스를 사용하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1항에 있어서, 상기 질화막은 화학기상증착법 또는 플라즈마 증착법을 사용하여 증착하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1항 내지 제 3항에 있어서, 상기 질화막은 0.1∼400Torr의 압력에서 250∼800℃의 온도로 10∼1000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034793A KR20020096381A (ko) | 2001-06-19 | 2001-06-19 | 반도체소자의 콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034793A KR20020096381A (ko) | 2001-06-19 | 2001-06-19 | 반도체소자의 콘택플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020096381A true KR20020096381A (ko) | 2002-12-31 |
Family
ID=27709965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010034793A KR20020096381A (ko) | 2001-06-19 | 2001-06-19 | 반도체소자의 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020096381A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400324B1 (ko) * | 2001-12-26 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100745063B1 (ko) * | 2001-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체장치의 랜딩 플러그 제조 방법 |
| KR100756807B1 (ko) * | 2006-05-08 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8878293B2 (en) | 2012-04-10 | 2014-11-04 | Samsung Electronics Co., Ltd. | Semiconductor device having DC structure |
| US9379001B2 (en) | 2013-03-05 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236473A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置の製造方法 |
| JPH1154724A (ja) * | 1997-08-06 | 1999-02-26 | Sony Corp | 半導体装置の製造方法 |
| KR20000011253A (ko) * | 1998-07-31 | 2000-02-25 | 윤종용 | 반도체장치의절연막형성방법 |
| KR20010038359A (ko) * | 1999-10-25 | 2001-05-15 | 윤종용 | 반도체 장치의 보호막 제조 방법 및 그 구조 |
-
2001
- 2001-06-19 KR KR1020010034793A patent/KR20020096381A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236473A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置の製造方法 |
| JPH1154724A (ja) * | 1997-08-06 | 1999-02-26 | Sony Corp | 半導体装置の製造方法 |
| KR20000011253A (ko) * | 1998-07-31 | 2000-02-25 | 윤종용 | 반도체장치의절연막형성방법 |
| KR20010038359A (ko) * | 1999-10-25 | 2001-05-15 | 윤종용 | 반도체 장치의 보호막 제조 방법 및 그 구조 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745063B1 (ko) * | 2001-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체장치의 랜딩 플러그 제조 방법 |
| KR100400324B1 (ko) * | 2001-12-26 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100756807B1 (ko) * | 2006-05-08 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8878293B2 (en) | 2012-04-10 | 2014-11-04 | Samsung Electronics Co., Ltd. | Semiconductor device having DC structure |
| US9379001B2 (en) | 2013-03-05 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617245B2 (en) | Etching mask, process for forming contact holes using same, and semiconductor device made by the process | |
| KR20020033484A (ko) | 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법 | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| US7033955B2 (en) | Method for fabricating a semiconductor device | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| KR20020096381A (ko) | 반도체소자의 콘택플러그 형성방법 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| US6833319B2 (en) | Method for fabricating semiconductor device | |
| KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| KR100780607B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020034468A (ko) | 반도체 소자의 제조 방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR19990005919A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100792433B1 (ko) | 반도체 소자 제조방법 | |
| KR20030001642A (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100780614B1 (ko) | 반도체 소자 제조방법 | |
| KR100439027B1 (ko) | 셀프 얼라인 콘택형성방법 | |
| KR100318470B1 (ko) | 반도체소자제조방법 | |
| KR100438660B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19980036987A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR20030002623A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| JP2006108336A (ja) | 半導体装置の製造方法 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20030002110A (ko) | 자기정렬콘택 플러그의 형성 방법 | |
| KR20030012115A (ko) | 반도체 메모리 장치의 스토리지 노드 콘택 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |