JPH07115133A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07115133A JPH07115133A JP5258786A JP25878693A JPH07115133A JP H07115133 A JPH07115133 A JP H07115133A JP 5258786 A JP5258786 A JP 5258786A JP 25878693 A JP25878693 A JP 25878693A JP H07115133 A JPH07115133 A JP H07115133A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- conductor
- contact hole
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線構造において、工程数の減少と、コン
タクト孔への配線材料の埋め込みと、コンタクト孔のア
スペクト比の低減とを同時に実現する。 【構成】（ｎ＋１）層目の配線層２４のコンタクト孔２
２をｎ層目の配線層１４の配線材料の一部２３で埋め込
み、かつ、（ｎ＋１）層目の配線層２４とｎ層目の配線
層１４との絶縁は、ｎ層目の配線層１４の上面および側
面にそれぞれ自己整合的に形成された上面絶縁膜３およ
び側壁絶縁膜４により行う。
タクト孔への配線材料の埋め込みと、コンタクト孔のア
スペクト比の低減とを同時に実現する。 【構成】（ｎ＋１）層目の配線層２４のコンタクト孔２
２をｎ層目の配線層１４の配線材料の一部２３で埋め込
み、かつ、（ｎ＋１）層目の配線層２４とｎ層目の配線
層１４との絶縁は、ｎ層目の配線層１４の上面および側
面にそれぞれ自己整合的に形成された上面絶縁膜３およ
び側壁絶縁膜４により行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特に多層配線を有する半導体装置およ
びその製造方法に関する。
造方法に係わり、特に多層配線を有する半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】近年の配線技術においては、半導体装置
の高密度・高集積化に伴ない、配線の多層化が行われて
いる。
の高密度・高集積化に伴ない、配線の多層化が行われて
いる。
【０００３】配線の多層化の際の大きな課題として、コ
ンタクト部の配線のカバレッジの改善と配線層への絶縁
膜形成方法の改善があげられる。
ンタクト部の配線のカバレッジの改善と配線層への絶縁
膜形成方法の改善があげられる。
【０００４】コンタクト部の配線のカバレッジの対策と
しては、特開昭５８−８７８４８号公報や特開昭６０−
５７６４８号公報に開示されているような、コンタクト
を導体層で埋め込む方法が知られており、図１０にこの
技術を例示する。
しては、特開昭５８−８７８４８号公報や特開昭６０−
５７６４８号公報に開示されているような、コンタクト
を導体層で埋め込む方法が知られており、図１０にこの
技術を例示する。
【０００５】まず絶縁膜６１上に下層の配線層６２を形
成し、全体を層間絶縁層６３で被覆し（図１０
（Ａ））、フォトレジストパターン６４をマスクとして
層間絶縁層６３に配線層６２に達するコンタクト孔６５
を開孔する（図１０（Ｂ））。次にコンタクト孔に対し
てカバレッジの良い導体材料として多結晶シリコン層６
６’を堆積し（図１０（Ｃ））、エッチバックすること
によりコンタクト孔６５を多結晶シリコン層６６’から
なる導体物６６で埋め込み（図１０（Ｄ））、スパッタ
により堆積し、導体物６６の上面と接続するＷＳｉ膜を
パターニングして上層の配線層６７を形成する（図１０
（Ｅ））。
成し、全体を層間絶縁層６３で被覆し（図１０
（Ａ））、フォトレジストパターン６４をマスクとして
層間絶縁層６３に配線層６２に達するコンタクト孔６５
を開孔する（図１０（Ｂ））。次にコンタクト孔に対し
てカバレッジの良い導体材料として多結晶シリコン層６
６’を堆積し（図１０（Ｃ））、エッチバックすること
によりコンタクト孔６５を多結晶シリコン層６６’から
なる導体物６６で埋め込み（図１０（Ｄ））、スパッタ
により堆積し、導体物６６の上面と接続するＷＳｉ膜を
パターニングして上層の配線層６７を形成する（図１０
（Ｅ））。
【０００６】この方法はコンタクト孔に導体物を埋め込
んでカバレッジを改善するものである。しかしながら配
線層の層数が増加すると種々の問題が発生する。
んでカバレッジを改善するものである。しかしながら配
線層の層数が増加すると種々の問題が発生する。
【０００７】配線層の層数が図１０の２層から３層に増
加した場合の従来技術の半導体装置を図１１に例示す
る。図１１に示す従来技術では、絶縁膜７１上に第１層
目の配線層７２，８２を形成し、第１の層間絶縁層７３
を形成する。次に、配線層７２に達する第１のコンタク
ト孔７５を第１の層間絶縁層７３に開孔し、第１のコン
タクト孔７５を第１の導体物７６で充填し、第１の層間
絶縁層７３上に第１の導体物７６に接続する第２層目の
配線層７７を形成する。次に、第２の層間絶縁層７４を
形成し、配線層８２に達する第２のコンタクト孔８５を
第２および第１の層間絶縁層７４，７３に開孔し、第２
のコンタクト孔８５を第２の導体物８６で充填し、第２
の層間絶縁層７４上に第２の導体物８６に接続する第３
層目の配線層８７を形成する。
加した場合の従来技術の半導体装置を図１１に例示す
る。図１１に示す従来技術では、絶縁膜７１上に第１層
目の配線層７２，８２を形成し、第１の層間絶縁層７３
を形成する。次に、配線層７２に達する第１のコンタク
ト孔７５を第１の層間絶縁層７３に開孔し、第１のコン
タクト孔７５を第１の導体物７６で充填し、第１の層間
絶縁層７３上に第１の導体物７６に接続する第２層目の
配線層７７を形成する。次に、第２の層間絶縁層７４を
形成し、配線層８２に達する第２のコンタクト孔８５を
第２および第１の層間絶縁層７４，７３に開孔し、第２
のコンタクト孔８５を第２の導体物８６で充填し、第２
の層間絶縁層７４上に第２の導体物８６に接続する第３
層目の配線層８７を形成する。
【０００８】このように従来技術では、配線層の層数が
増加するにしたがい層間絶縁層の膜厚がどんどん厚くな
るために、埋め込む材料への条件も厳しくしないとコン
タクト孔を埋め込めむことが出来なくなるとともに、埋
め込んだ部分の電気抵抗値が大きくなり高速化への障害
となってくる。さらにコンタクト開孔工程と埋め込み工
程とが各配線層ごとに必要なために工程数が非常に多く
なるという欠点を生じる。
増加するにしたがい層間絶縁層の膜厚がどんどん厚くな
るために、埋め込む材料への条件も厳しくしないとコン
タクト孔を埋め込めむことが出来なくなるとともに、埋
め込んだ部分の電気抵抗値が大きくなり高速化への障害
となってくる。さらにコンタクト開孔工程と埋め込み工
程とが各配線層ごとに必要なために工程数が非常に多く
なるという欠点を生じる。
【０００９】一方、配線層への絶縁膜形成方法の対策と
しては、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ
ｔｈｅ １７ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓ
ｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａ
ｔｅｒｉａｌｓ，１９８５ｐｐ．２９−３２に記載の論
文や特開昭６２−４３１４９号公報に開示されているよ
うな、配線層の側面に絶縁膜を側壁絶縁膜（サイドウオ
ール）として残す方法が知られており、図１２および図
１３にこの技術を例示する。
しては、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ
ｔｈｅ １７ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓ
ｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａ
ｔｅｒｉａｌｓ，１９８５ｐｐ．２９−３２に記載の論
文や特開昭６２−４３１４９号公報に開示されているよ
うな、配線層の側面に絶縁膜を側壁絶縁膜（サイドウオ
ール）として残す方法が知られており、図１２および図
１３にこの技術を例示する。
【００１０】まずシリコン基板８１の主表面に、選択酸
化法により厚いフィールド酸化膜８３およびゲート酸化
膜となる薄い酸化膜８８を形成し、その上にゲート電極
材である多結晶シリコン膜８９’を堆積し、その上にシ
リコン窒化膜９１’を積層する（図１２（Ａ））。次
に、フォトレジストパターン９２をマスクとしてシリコ
ン窒化膜９１’および多結晶シリコン膜８９’をパター
ニングしてゲート電極８９およびその上のシリコン窒化
膜パターン９１を形状形成し、これをマスクとしてシリ
コン基板と逆導電型の不純物をイオン注入してソースお
よびドレイン領域９３，９３を形成する（図１２
（Ｂ））。次に、シリコン窒化膜９４’を積層し（図１
２（Ｃ））、異方性エッチングによりシリコン窒化膜９
４’による側壁絶縁膜９４を形成し、これをマスクの一
部として、ソースおよびドレイン領域９３，９３上の薄
い酸化膜８８を除去する（図１２（Ｄ））。次に、層間
絶縁層としてシリコン酸化膜９５を積層し、フォトレジ
スト９６をマスクとしてシリコン酸化膜９５を選択的に
エッチング除去してコンタクト孔９７を開孔し（図１３
（Ａ））、配線膜９８を形成する（図１３（Ｂ））。
化法により厚いフィールド酸化膜８３およびゲート酸化
膜となる薄い酸化膜８８を形成し、その上にゲート電極
材である多結晶シリコン膜８９’を堆積し、その上にシ
リコン窒化膜９１’を積層する（図１２（Ａ））。次
に、フォトレジストパターン９２をマスクとしてシリコ
ン窒化膜９１’および多結晶シリコン膜８９’をパター
ニングしてゲート電極８９およびその上のシリコン窒化
膜パターン９１を形状形成し、これをマスクとしてシリ
コン基板と逆導電型の不純物をイオン注入してソースお
よびドレイン領域９３，９３を形成する（図１２
（Ｂ））。次に、シリコン窒化膜９４’を積層し（図１
２（Ｃ））、異方性エッチングによりシリコン窒化膜９
４’による側壁絶縁膜９４を形成し、これをマスクの一
部として、ソースおよびドレイン領域９３，９３上の薄
い酸化膜８８を除去する（図１２（Ｄ））。次に、層間
絶縁層としてシリコン酸化膜９５を積層し、フォトレジ
スト９６をマスクとしてシリコン酸化膜９５を選択的に
エッチング除去してコンタクト孔９７を開孔し（図１３
（Ａ））、配線膜９８を形成する（図１３（Ｂ））。
【００１１】この方法は、下層の配線層（ゲート電極）
の上面と側面とにそれぞれ自己整合的に絶縁膜を形成し
て上層の配線層（配線膜）との絶縁をとる方法である。
の上面と側面とにそれぞれ自己整合的に絶縁膜を形成し
て上層の配線層（配線膜）との絶縁をとる方法である。
【００１２】しかしながらこの従来技術では、下層の配
線層のないところに上層の配線層のコンタクト孔が必要
な場合、必ずフォトレジスト等をマスクとしてコンタク
ト孔を開孔しなければならず、コンタクト開孔工程は減
らないし、またこの方法では、層間絶縁層の膜厚が厚く
なったときのコンタクト孔部における配線のカバレッジ
の改善に対する効果はないという欠点があった。
線層のないところに上層の配線層のコンタクト孔が必要
な場合、必ずフォトレジスト等をマスクとしてコンタク
ト孔を開孔しなければならず、コンタクト開孔工程は減
らないし、またこの方法では、層間絶縁層の膜厚が厚く
なったときのコンタクト孔部における配線のカバレッジ
の改善に対する効果はないという欠点があった。
【００１３】
【発明が解決しようとする課題】このように従来の多層
配線構造においては、コンタクト孔の深さをなるべく浅
くすることによる配線層のカバレッジの改善およびコン
タクト孔部におけるコンタクト抵抗の低抵抗化、配線層
間の絶縁膜の自己整合形成ならびに多層配線に伴なうコ
ンタクト構造形成工程数の増加防止のすべてを同時に満
足させることは不可能であった。
配線構造においては、コンタクト孔の深さをなるべく浅
くすることによる配線層のカバレッジの改善およびコン
タクト孔部におけるコンタクト抵抗の低抵抗化、配線層
間の絶縁膜の自己整合形成ならびに多層配線に伴なうコ
ンタクト構造形成工程数の増加防止のすべてを同時に満
足させることは不可能であった。
【００１４】
【課題を解決するための手段】本発明の特徴は、第１お
よび第２の被接続部（下層の配線層、半導体基板の不純
物領域等）上に形成された層間絶縁層と、前記層間絶縁
層に形成されて前記第１および第２の被接続部にそれぞ
れ達する第１および第２のコンタクト孔と、前記第１の
コンタクト孔を充填して前記第１の被接続部に接続する
第１の埋込み導体物と、前記第１の埋込み導体物と連続
的に形成されて前記層間絶縁層の上面に被着形成され
た、ｎ（ｎは１以上の整数）層目の第１の導体層と、前
記第１の導体層の上面および側面をそれぞれ覆う上面絶
縁膜および側壁絶縁膜と、前記第１の導体層の主材料と
同一の材料で前記第２のコンタクト孔を充填することに
より前記第２の被接続部に接続する第２の埋込み導体物
と、前記第２の埋込み導体物および前記層間絶縁層の上
面に被着しかつ前記上面絶縁膜および側壁絶縁膜に被着
して該上面絶縁膜および側壁絶縁膜により絶縁分離した
状態で前記第１の導体層と重畳する（ｎ＋１）層目の第
２の導体層とを有する半導体装置にある。
よび第２の被接続部（下層の配線層、半導体基板の不純
物領域等）上に形成された層間絶縁層と、前記層間絶縁
層に形成されて前記第１および第２の被接続部にそれぞ
れ達する第１および第２のコンタクト孔と、前記第１の
コンタクト孔を充填して前記第１の被接続部に接続する
第１の埋込み導体物と、前記第１の埋込み導体物と連続
的に形成されて前記層間絶縁層の上面に被着形成され
た、ｎ（ｎは１以上の整数）層目の第１の導体層と、前
記第１の導体層の上面および側面をそれぞれ覆う上面絶
縁膜および側壁絶縁膜と、前記第１の導体層の主材料と
同一の材料で前記第２のコンタクト孔を充填することに
より前記第２の被接続部に接続する第２の埋込み導体物
と、前記第２の埋込み導体物および前記層間絶縁層の上
面に被着しかつ前記上面絶縁膜および側壁絶縁膜に被着
して該上面絶縁膜および側壁絶縁膜により絶縁分離した
状態で前記第１の導体層と重畳する（ｎ＋１）層目の第
２の導体層とを有する半導体装置にある。
【００１５】本発明の他の特徴は、第１および第２の被
接続部（下層の配線層、半導体基板の不純物領域等）を
形成し、該第１および第２の被接続部上の層間絶縁層に
該第１および第２の被接続部にそれぞれ達する第１およ
び第２のコンタクト孔を同時に形成する一連の工程と、
前記第１および第２のコンタクト孔内ならびに前記層間
絶縁層上に第１の導体層材を堆積し、その上に上面絶縁
膜材を積層する工程と、前記上面絶縁膜材および第１の
導体層材を同一平面形状にパターニングすることによ
り、前記第１のコンタクト孔を通して前記第１の被接続
部と接続し、前記層間絶縁層の上面に被着して延在し、
かつその上面に上面絶縁膜を被着したｎ（ｎは１以上の
整数）層目の第１の導体層を形成し、同時に、該第１の
導体層材により前記第２のコンタクト孔を充填し、かつ
前記層間絶縁層の上面を露出させる工程と、全面に側壁
絶縁膜材を堆積する工程と、前記第１の導体層の側面の
みに前記側壁絶縁膜材が残余するように異方性ドライエ
ッチングを行って該第１の導体層の側面に被着する側壁
絶縁膜を形成する工程と、前記第２のコンタクト孔を充
填する前記第１の導体層材の上面に接続し、前記層間絶
縁層の上面に被着し、前記上面絶縁膜および側壁絶縁膜
の表面に被着して該上面絶縁膜および側壁絶縁膜により
絶縁分離した状態で前記第１の導体層と重畳する（ｎ＋
１）層目の第２の導体層を形成する工程とを有する半導
体装置の製造方法にある。
接続部（下層の配線層、半導体基板の不純物領域等）を
形成し、該第１および第２の被接続部上の層間絶縁層に
該第１および第２の被接続部にそれぞれ達する第１およ
び第２のコンタクト孔を同時に形成する一連の工程と、
前記第１および第２のコンタクト孔内ならびに前記層間
絶縁層上に第１の導体層材を堆積し、その上に上面絶縁
膜材を積層する工程と、前記上面絶縁膜材および第１の
導体層材を同一平面形状にパターニングすることによ
り、前記第１のコンタクト孔を通して前記第１の被接続
部と接続し、前記層間絶縁層の上面に被着して延在し、
かつその上面に上面絶縁膜を被着したｎ（ｎは１以上の
整数）層目の第１の導体層を形成し、同時に、該第１の
導体層材により前記第２のコンタクト孔を充填し、かつ
前記層間絶縁層の上面を露出させる工程と、全面に側壁
絶縁膜材を堆積する工程と、前記第１の導体層の側面の
みに前記側壁絶縁膜材が残余するように異方性ドライエ
ッチングを行って該第１の導体層の側面に被着する側壁
絶縁膜を形成する工程と、前記第２のコンタクト孔を充
填する前記第１の導体層材の上面に接続し、前記層間絶
縁層の上面に被着し、前記上面絶縁膜および側壁絶縁膜
の表面に被着して該上面絶縁膜および側壁絶縁膜により
絶縁分離した状態で前記第１の導体層と重畳する（ｎ＋
１）層目の第２の導体層を形成する工程とを有する半導
体装置の製造方法にある。
【００１６】
【実施例】次に図面を参照して本発明を説明する。
【００１７】図１は本発明の第１の実施例の半導体装置
を示す断面図である。絶縁膜１上に第１および第２の下
層配線層１１，２１が形成されて層間絶縁層２により被
覆されている。層間絶縁層２に第１および第２のコンタ
クト孔１２，２２が形成されて第１および第２の下層配
線層１１，２１にそれぞれ達している。第１および第２
のコンタクト孔１２，２２は多結晶シリコンからなる埋
込み導体物１３，２３によりそれぞれ充填されて下層配
線層１１，２１にそれぞれ接続している。埋込み導体物
１３と連続的に形成された多結晶シリコンからなる配線
層１４が下層配線層１１に接続する上層配線層として層
間絶縁層２の上面に被着して形成されている。またこの
配線層１４の上面および側面にはそれぞれ上面絶縁膜３
および側壁絶縁膜（サイドウォール）４が配線層１４に
対して自己整合的に被着形成されている。一方、多結晶
シリコンからなる埋込み導体物２３の上面にはアルミも
しくはアルミ合金からなる配線層２４が下層配線層２１
に接続する上層配線層として接続し、層間絶縁層２の上
面に被着し、かつ上面絶縁膜３および側壁絶縁膜（サイ
ドウォール）４に被着しこれら絶縁膜３，４により配線
層１４と絶縁分離し配線層１４上に重畳して形成してい
る。
を示す断面図である。絶縁膜１上に第１および第２の下
層配線層１１，２１が形成されて層間絶縁層２により被
覆されている。層間絶縁層２に第１および第２のコンタ
クト孔１２，２２が形成されて第１および第２の下層配
線層１１，２１にそれぞれ達している。第１および第２
のコンタクト孔１２，２２は多結晶シリコンからなる埋
込み導体物１３，２３によりそれぞれ充填されて下層配
線層１１，２１にそれぞれ接続している。埋込み導体物
１３と連続的に形成された多結晶シリコンからなる配線
層１４が下層配線層１１に接続する上層配線層として層
間絶縁層２の上面に被着して形成されている。またこの
配線層１４の上面および側面にはそれぞれ上面絶縁膜３
および側壁絶縁膜（サイドウォール）４が配線層１４に
対して自己整合的に被着形成されている。一方、多結晶
シリコンからなる埋込み導体物２３の上面にはアルミも
しくはアルミ合金からなる配線層２４が下層配線層２１
に接続する上層配線層として接続し、層間絶縁層２の上
面に被着し、かつ上面絶縁膜３および側壁絶縁膜（サイ
ドウォール）４に被着しこれら絶縁膜３，４により配線
層１４と絶縁分離し配線層１４上に重畳して形成してい
る。
【００１８】次に図２，図３を参照して図１の半導体装
置の製造方法の実施例を説明する。絶縁膜、例えばシリ
コン酸化膜１上に配線層１１、２１を形成した後、層間
絶縁層、例えばシリコン酸化層２を堆積し（図２
（Ａ））、フォトレジストパターン５をマスクとしてエ
ッチングを行い、シリコン酸化層２に第１および第２の
コンタクト孔１２，２２を同時に形成する（図２
（Ｂ））。次に、フォトレジストパターン５を除去した
後、第１および第２のコンタクト孔１２，２２内および
シリコン酸化層２上に不純物を含有した多結晶シリコン
６を堆積し、その上に絶縁膜、例えばＣＶＤ法によるシ
リコン酸化膜７を積層し、その上にフォトレジストパタ
ーン８を形成する（図２（Ｃ））。次に、フォトレジス
トパターン８をマスクとしてシリコン酸化膜７および多
結晶シリコン６を順次エッチングして、不純物を含有し
た多結晶シリコン６から埋込み導体物１３，２３および
埋込み導体物１３と連続せる配線層１４を形成し、シリ
コン酸化膜７から配線層１４と同一平面形状の上面絶縁
膜３を形状形成する。この際にエッチングしすぎて第２
のコンタクト孔２２内の多結晶シリコン２３の上面が層
間絶縁層２の上面より多少へこんだ状態となったとして
も、このコンタクト部への上層配線層のカバレッジは何
も埋め込まれていなかった場合に比べて大幅に改善され
ている。その後、フォトレジストパターン８を除去し、
全面に絶縁膜、例えばシリコン酸化膜９をＣＶＤ法によ
り形成する（図２（Ｄ））。次に、異方性のドライエッ
チングを行ってシリコン酸化膜９を配線層１４の側面の
みに側壁絶縁膜４として残余させ、第２のコンタクト孔
２２内に埋め込まれている多結晶シリコン２３の上面お
よび層間絶縁層２の上面を露出させる（図３（Ａ））。
次に、金属膜、例えばアルミ系の膜１９をスパッタ法で
形成し、その上にフォトレジストパターン１０を形成し
（図３（Ｂ））、フォトレジストパターン１０をマスク
にして金属膜１９をエッチングして同膜から配線層２４
を形成し、フォトレジストパターン１０を除去すること
により図１に示す半導体装置を得る（図３（Ｃ））。
置の製造方法の実施例を説明する。絶縁膜、例えばシリ
コン酸化膜１上に配線層１１、２１を形成した後、層間
絶縁層、例えばシリコン酸化層２を堆積し（図２
（Ａ））、フォトレジストパターン５をマスクとしてエ
ッチングを行い、シリコン酸化層２に第１および第２の
コンタクト孔１２，２２を同時に形成する（図２
（Ｂ））。次に、フォトレジストパターン５を除去した
後、第１および第２のコンタクト孔１２，２２内および
シリコン酸化層２上に不純物を含有した多結晶シリコン
６を堆積し、その上に絶縁膜、例えばＣＶＤ法によるシ
リコン酸化膜７を積層し、その上にフォトレジストパタ
ーン８を形成する（図２（Ｃ））。次に、フォトレジス
トパターン８をマスクとしてシリコン酸化膜７および多
結晶シリコン６を順次エッチングして、不純物を含有し
た多結晶シリコン６から埋込み導体物１３，２３および
埋込み導体物１３と連続せる配線層１４を形成し、シリ
コン酸化膜７から配線層１４と同一平面形状の上面絶縁
膜３を形状形成する。この際にエッチングしすぎて第２
のコンタクト孔２２内の多結晶シリコン２３の上面が層
間絶縁層２の上面より多少へこんだ状態となったとして
も、このコンタクト部への上層配線層のカバレッジは何
も埋め込まれていなかった場合に比べて大幅に改善され
ている。その後、フォトレジストパターン８を除去し、
全面に絶縁膜、例えばシリコン酸化膜９をＣＶＤ法によ
り形成する（図２（Ｄ））。次に、異方性のドライエッ
チングを行ってシリコン酸化膜９を配線層１４の側面の
みに側壁絶縁膜４として残余させ、第２のコンタクト孔
２２内に埋め込まれている多結晶シリコン２３の上面お
よび層間絶縁層２の上面を露出させる（図３（Ａ））。
次に、金属膜、例えばアルミ系の膜１９をスパッタ法で
形成し、その上にフォトレジストパターン１０を形成し
（図３（Ｂ））、フォトレジストパターン１０をマスク
にして金属膜１９をエッチングして同膜から配線層２４
を形成し、フォトレジストパターン１０を除去すること
により図１に示す半導体装置を得る（図３（Ｃ））。
【００１９】図４は、図１の実施例の不純物含有多結晶
シリコンの配線層１４の上面に低抵抗化のために高融点
金属のシリサイド膜、例えばタングステンシリサイド膜
１５を積層被着して、下層配線層１１に接続する配線層
を主材料の多結晶シリコン１４とタングステンシリサイ
ド膜１５とから構成した場合を示す断面図である。尚、
図４において図１と同一もしくは類似の箇所は同じ符号
で示してあるから、重複する説明は省略する。
シリコンの配線層１４の上面に低抵抗化のために高融点
金属のシリサイド膜、例えばタングステンシリサイド膜
１５を積層被着して、下層配線層１１に接続する配線層
を主材料の多結晶シリコン１４とタングステンシリサイ
ド膜１５とから構成した場合を示す断面図である。尚、
図４において図１と同一もしくは類似の箇所は同じ符号
で示してあるから、重複する説明は省略する。
【００２０】図５は、下層配線層１１’を絶縁膜１６上
に形成し、その上の絶縁膜１上に下層配線層２１を形成
した場合を示す断面図である。この場合、第１のコンタ
クト孔１２’が形成される層間絶縁層の部分は絶縁膜２
および絶縁膜１から構成され、第２のコンタクト孔２２
が形成される層間絶縁層の部分は第２の絶縁膜２から構
成されており、第１のコンタクト孔１２’内に図１の不
純物含有多結晶シリコン１３と同様の不純物含有多結晶
シリコン１３’が充填されており、また図２，図３の製
造方法と同様に、配線層２１，１１’をエッチングスト
ッパーとして両コンタクト孔１２’，２２は同時に開孔
され、不純物含有多結晶シリコン１３’１４，２３も同
時に堆積され同時に形状形成される。この変形例では下
層配線層１１’と２１との間に絶縁膜１が介在している
から第１のコンタクト孔１３’は深くなるがその深さは
多結晶シリコンを充分に充填できる深さであり、絶縁膜
（層間絶縁層）２の上面Ａ上の配線構造は図１と同様で
あるから、それに関する構造上の利点は図１と同じとな
る。
に形成し、その上の絶縁膜１上に下層配線層２１を形成
した場合を示す断面図である。この場合、第１のコンタ
クト孔１２’が形成される層間絶縁層の部分は絶縁膜２
および絶縁膜１から構成され、第２のコンタクト孔２２
が形成される層間絶縁層の部分は第２の絶縁膜２から構
成されており、第１のコンタクト孔１２’内に図１の不
純物含有多結晶シリコン１３と同様の不純物含有多結晶
シリコン１３’が充填されており、また図２，図３の製
造方法と同様に、配線層２１，１１’をエッチングスト
ッパーとして両コンタクト孔１２’，２２は同時に開孔
され、不純物含有多結晶シリコン１３’１４，２３も同
時に堆積され同時に形状形成される。この変形例では下
層配線層１１’と２１との間に絶縁膜１が介在している
から第１のコンタクト孔１３’は深くなるがその深さは
多結晶シリコンを充分に充填できる深さであり、絶縁膜
（層間絶縁層）２の上面Ａ上の配線構造は図１と同様で
あるから、それに関する構造上の利点は図１と同じとな
る。
【００２１】図６では図５と逆に、下層配線層２１’を
絶縁膜１６上に形成し、その上の絶縁膜１上に下層配線
層１１を形成した場合を示す断面図である。この場合、
第２のコンタクト孔２２’が形成される層間絶縁層の部
分は絶縁膜２および絶縁膜１から構成され、第１のコン
タクト孔１２が形成される層間絶縁層の部分は第２の絶
縁膜２から構成されており、第２のコンタクト孔２２’
内に図１の不純物含有多結晶シリコン２３と同様の不純
物含有多結晶シリコン２３’が充填されており、また図
２，図３の製造方法と同様に、配線層１１，２１’をエ
ッチングストッパーとして両コンタクト孔１２，２２’
は同時に開孔され、不純物含有多結晶シリコン１３，１
４，２３’も同時に堆積され同時に形状形成される。こ
の変形例では下層配線層１１と２１’との間に絶縁膜１
が介在しているから第２のコンタクト孔２２’は深くな
るがその深さは多結晶シリコンを充分に充填できる深さ
であり、絶縁膜（層間絶縁層）２の上面Ａ上の配線構造
は図１と同様であるから、それに関する構造上の利点は
図１と同じとなる。
絶縁膜１６上に形成し、その上の絶縁膜１上に下層配線
層１１を形成した場合を示す断面図である。この場合、
第２のコンタクト孔２２’が形成される層間絶縁層の部
分は絶縁膜２および絶縁膜１から構成され、第１のコン
タクト孔１２が形成される層間絶縁層の部分は第２の絶
縁膜２から構成されており、第２のコンタクト孔２２’
内に図１の不純物含有多結晶シリコン２３と同様の不純
物含有多結晶シリコン２３’が充填されており、また図
２，図３の製造方法と同様に、配線層１１，２１’をエ
ッチングストッパーとして両コンタクト孔１２，２２’
は同時に開孔され、不純物含有多結晶シリコン１３，１
４，２３’も同時に堆積され同時に形状形成される。こ
の変形例では下層配線層１１と２１’との間に絶縁膜１
が介在しているから第２のコンタクト孔２２’は深くな
るがその深さは多結晶シリコンを充分に充填できる深さ
であり、絶縁膜（層間絶縁層）２の上面Ａ上の配線構造
は図１と同様であるから、それに関する構造上の利点は
図１と同じとなる。
【００２２】尚、図５および図６において図１もしくは
図４と同一もしくは類似の箇所は同じ符号で示してある
から、重複する説明は省略する。
図４と同一もしくは類似の箇所は同じ符号で示してある
から、重複する説明は省略する。
【００２３】以上の本発明の第１の実施例およびその変
形例では、第１および第２の被接続部として絶縁膜１
（１６）上の配線層１１（１１’），２１（２１’）を
例示した。
形例では、第１および第２の被接続部として絶縁膜１
（１６）上の配線層１１（１１’），２１（２１’）を
例示した。
【００２４】しかしながら、第１および第２の被接続部
を半導体基板に形成された不純物領域を含む半導体基板
の表面部分とすることもできる。その例として本発明を
ＤＲＡＭのスタック型メモリセルに適用した場合を第２
の実施例として、図７にその構造断面図を示し、図８お
よび図９にその工程断面図を示す。
を半導体基板に形成された不純物領域を含む半導体基板
の表面部分とすることもできる。その例として本発明を
ＤＲＡＭのスタック型メモリセルに適用した場合を第２
の実施例として、図７にその構造断面図を示し、図８お
よび図９にその工程断面図を示す。
【００２５】まず、Ｐ型シリコン基板２５の主面に厚い
フィールド酸化膜２６を選択酸化法で形成して素子領域
を区画し、素子領域の基板主面にゲート絶縁膜となる薄
いシリコン酸化膜２７を形成し、その上に膜厚３００ｎ
ｍの多結晶シリコンゲート電極２８を形成し、ゲート電
極２８をマスクとしてＮ型不純物、例えば砒素を５０ｋ
ｅＶで５．０×１０15×ｃｍ-2のドーズ量に導入し、活
性化熱処理によりソース，ドレイン領域となる一対の第
１および第２の不純物領域４１，５１を第１および第２
の被接続部として形成する（図８（Ａ））。次に、層間
絶縁層として膜厚５００ｎｍのシリコン酸化層２９をＣ
ＶＤ法で堆積し、そこに第１および第２のコンタクト孔
４２，５２を同時に開孔する（図８（Ｂ））。次に、Ｎ
型不純物を含有する膜厚４００ｎｍの多結晶シリコン３
５を両コンタクト孔４２，５２内および層間絶縁層２９
上に堆積し、その上に膜厚１５０ｎｍのタングステンシ
リサイド膜３６を形成し、その上に絶縁膜、例えば膜厚
２００ｎｍのシリコン酸化膜３７を形成し、その上にフ
ォトレジストパターン３８を形成する（図８（Ｃ））。
次に、フォトレジストパターン３８をマスクとして、シ
リコン酸化膜３７、タングステンシリサイド膜３６およ
び多結晶シリコン３５を順次同一平面形状にエッチング
除去して、第１および第２のコンタクト孔４２，５２を
充填する第１および第２の埋込み導体物４３，５３なら
びに第１の埋込み導体物４３から連続的に構成される第
１の導体層４４の主材料をＮ型不純物含有多結晶シリコ
ン３５から形成し、その上にタングステンシリサイド膜
３６から形状形成された高融点金属シリサイド膜４５が
設けられ、その上に上面絶縁膜４６がシリコン酸化膜３
７から形成される。そして主材料としてのＮ型不純物含
有多結晶シリコンとその上の高融点金属シリサイド膜と
から構成される第１の導体層４４はソースおよびドレイ
ン領域のうちの一方の領域である第１の不純物領域４１
に接続するビット線となる。そしてフォトレジストパタ
ーン３８を除去する（図８（Ｄ））。次に、絶縁膜、例
えば膜厚２００ｎｍのシリコン酸化膜３９をＣＶＤ法で
堆積し（図９（Ａ））、異方性のドライエッチングを行
ってビット線の側面のみにシリコン酸化膜３９を側壁絶
縁膜（サイドウォール）４７として残余させる。これに
より第２のコンタクト孔５２内を充填してある第２の埋
込み導体物としての多結晶シリコン５３の上面は露出す
る。この際に、多少オーバーエッチングしても多結晶シ
リコン５３の周囲のシリコン酸化膜２９が後退して多結
晶シリコン５３が突出した形状となるが、次工程におけ
る容量下部電極との接続には問題ない（図９（Ｂ））。
次に、Ｎ型不純物含有した膜厚５００ｎｍの多結晶シリ
コンを堆積しパターニングすることにより、多結晶シリ
コン５３に接続した容量下部電極５４を第２の導体層と
して形成する。この容量下部電極５４はビット線の上面
絶縁膜４６および側壁絶縁膜４７上に被着形成され、こ
れによりこれら絶縁膜４６，４７によりビット線と絶縁
分離してビット線上に重畳する（図９（Ｃ））。次に、
例えば容量下部電極の多結晶シリコン５４の表面を熱酸
化することにより膜厚８ｎｍのシリコン酸化膜を容量誘
電体膜５６として形成し、その上に、例えば不純物を含
有した膜厚２００ｎｍの多結晶シリコンを容量上部電極
５７として形成して容量部を構成して、図７に示す半導
体記憶装置のメモリセルとなる（図９（Ｄ））。
フィールド酸化膜２６を選択酸化法で形成して素子領域
を区画し、素子領域の基板主面にゲート絶縁膜となる薄
いシリコン酸化膜２７を形成し、その上に膜厚３００ｎ
ｍの多結晶シリコンゲート電極２８を形成し、ゲート電
極２８をマスクとしてＮ型不純物、例えば砒素を５０ｋ
ｅＶで５．０×１０15×ｃｍ-2のドーズ量に導入し、活
性化熱処理によりソース，ドレイン領域となる一対の第
１および第２の不純物領域４１，５１を第１および第２
の被接続部として形成する（図８（Ａ））。次に、層間
絶縁層として膜厚５００ｎｍのシリコン酸化層２９をＣ
ＶＤ法で堆積し、そこに第１および第２のコンタクト孔
４２，５２を同時に開孔する（図８（Ｂ））。次に、Ｎ
型不純物を含有する膜厚４００ｎｍの多結晶シリコン３
５を両コンタクト孔４２，５２内および層間絶縁層２９
上に堆積し、その上に膜厚１５０ｎｍのタングステンシ
リサイド膜３６を形成し、その上に絶縁膜、例えば膜厚
２００ｎｍのシリコン酸化膜３７を形成し、その上にフ
ォトレジストパターン３８を形成する（図８（Ｃ））。
次に、フォトレジストパターン３８をマスクとして、シ
リコン酸化膜３７、タングステンシリサイド膜３６およ
び多結晶シリコン３５を順次同一平面形状にエッチング
除去して、第１および第２のコンタクト孔４２，５２を
充填する第１および第２の埋込み導体物４３，５３なら
びに第１の埋込み導体物４３から連続的に構成される第
１の導体層４４の主材料をＮ型不純物含有多結晶シリコ
ン３５から形成し、その上にタングステンシリサイド膜
３６から形状形成された高融点金属シリサイド膜４５が
設けられ、その上に上面絶縁膜４６がシリコン酸化膜３
７から形成される。そして主材料としてのＮ型不純物含
有多結晶シリコンとその上の高融点金属シリサイド膜と
から構成される第１の導体層４４はソースおよびドレイ
ン領域のうちの一方の領域である第１の不純物領域４１
に接続するビット線となる。そしてフォトレジストパタ
ーン３８を除去する（図８（Ｄ））。次に、絶縁膜、例
えば膜厚２００ｎｍのシリコン酸化膜３９をＣＶＤ法で
堆積し（図９（Ａ））、異方性のドライエッチングを行
ってビット線の側面のみにシリコン酸化膜３９を側壁絶
縁膜（サイドウォール）４７として残余させる。これに
より第２のコンタクト孔５２内を充填してある第２の埋
込み導体物としての多結晶シリコン５３の上面は露出す
る。この際に、多少オーバーエッチングしても多結晶シ
リコン５３の周囲のシリコン酸化膜２９が後退して多結
晶シリコン５３が突出した形状となるが、次工程におけ
る容量下部電極との接続には問題ない（図９（Ｂ））。
次に、Ｎ型不純物含有した膜厚５００ｎｍの多結晶シリ
コンを堆積しパターニングすることにより、多結晶シリ
コン５３に接続した容量下部電極５４を第２の導体層と
して形成する。この容量下部電極５４はビット線の上面
絶縁膜４６および側壁絶縁膜４７上に被着形成され、こ
れによりこれら絶縁膜４６，４７によりビット線と絶縁
分離してビット線上に重畳する（図９（Ｃ））。次に、
例えば容量下部電極の多結晶シリコン５４の表面を熱酸
化することにより膜厚８ｎｍのシリコン酸化膜を容量誘
電体膜５６として形成し、その上に、例えば不純物を含
有した膜厚２００ｎｍの多結晶シリコンを容量上部電極
５７として形成して容量部を構成して、図７に示す半導
体記憶装置のメモリセルとなる（図９（Ｄ））。
【００２６】
【発明の効果】以上説明したように本発明の多層配線を
有する半導体装置およびその製造方法では、（ｎ＋１）
層目の配線層のコンタクト孔をｎ層目の配線層の材料の
一部で埋め込み、（ｎ＋１）層目の配線層とｎ層目の配
線層との絶縁はｎ層目の配線層の上面と側面にそれぞれ
自己整合的に形成された絶縁膜によってのみ行われる構
造を有する。したがって、（ｎ＋１）層目の配線層のコ
ンタクト孔とｎ層目の配線層のコンタクト孔とを同時に
開孔することができこれにより開孔を行う工程数が少な
くなる効果、ｎ層目の配線層の材料の一部で（ｎ＋１）
層目の配線層のコンタクト孔を埋め込むから、層間絶縁
層が薄い状態で材料を埋め込むこととなり、埋め込みや
すくなりかつコンタクト孔部における電気抵抗（コンタ
クト抵抗）が低くなる効果、埋め込みを行う工程数が少
なくなる効果、ｎ層目と（ｎ＋１）層目との絶縁は自己
整合的に形成された絶縁膜によってのみ行われるから、
それより上層の配線層を従来技術で形成する場合でも、
その層間絶縁層の厚くならないでそのコンタクトの形成
が容易となる効果等の多くの効果を有する。
有する半導体装置およびその製造方法では、（ｎ＋１）
層目の配線層のコンタクト孔をｎ層目の配線層の材料の
一部で埋め込み、（ｎ＋１）層目の配線層とｎ層目の配
線層との絶縁はｎ層目の配線層の上面と側面にそれぞれ
自己整合的に形成された絶縁膜によってのみ行われる構
造を有する。したがって、（ｎ＋１）層目の配線層のコ
ンタクト孔とｎ層目の配線層のコンタクト孔とを同時に
開孔することができこれにより開孔を行う工程数が少な
くなる効果、ｎ層目の配線層の材料の一部で（ｎ＋１）
層目の配線層のコンタクト孔を埋め込むから、層間絶縁
層が薄い状態で材料を埋め込むこととなり、埋め込みや
すくなりかつコンタクト孔部における電気抵抗（コンタ
クト抵抗）が低くなる効果、埋め込みを行う工程数が少
なくなる効果、ｎ層目と（ｎ＋１）層目との絶縁は自己
整合的に形成された絶縁膜によってのみ行われるから、
それより上層の配線層を従来技術で形成する場合でも、
その層間絶縁層の厚くならないでそのコンタクトの形成
が容易となる効果等の多くの効果を有する。
【図１】本発明の第１の実施例の半導体装置を示す断面
図である。
図である。
【図２】図１の半導体装置を製造する実施例の方法を工
程順に示した断面図である。
程順に示した断面図である。
【図３】図２の続きの工程を順に示した断面図である。
【図４】第１の実施例の半導体装置の一部を変更した場
合を示す断面図である。
合を示す断面図である。
【図５】第１の実施例の半導体装置の他の一部を変更し
た場合を示す断面図である。
た場合を示す断面図である。
【図６】第１の実施例の半導体装置の別の一部を変更し
た場合を示す断面図である。
た場合を示す断面図である。
【図７】本発明の第２の実施例の半導体装置を示す断面
図である。
図である。
【図８】図７の半導体装置を製造する実施例の方法を工
程順に示した断面図である。
程順に示した断面図である。
【図９】図８の続きの工程を順に示した断面図である。
【図１０】従来技術を製造工程順に示した断面図であ
る。
る。
【図１１】他の従来技術を示した断面図である。
【図１２】別の従来技術を製造工程順に示した断面図で
ある。
ある。
【図１３】図１２の続きの工程を順に示した断面図であ
る。
る。
１，７，９，１６，３７，３９，６１，７１，９１’，
９４’ 絶縁膜 ２，２９，６３，７３，７４，９５ 層間絶縁層 ３，４６，９１ 上面絶縁膜 ４，４７，９４ 側壁絶縁膜（サイドウォール） ５，８，１０，３８，６４，９２，９６ フォトレジ
ストパターン ６，３５，６６’，８９’ 多結晶シリコン １１，１１’，２１，２１’，６２，７２，８２ 被
接続部の配線層 １２，１２’，２２，２２’，４２，５２，６５，７
５，８５，９７ コンタクト孔 １３，１３’，２３，２３’，４３，５３，６６，７
６，８６ 埋込み導体物 １４，２４，６７，７７，８７，９８ 配線層 １５，３６，４５ 高融点金属のシリサイド膜 １９ 金属膜 ２５，８１ 半導体基板 ２６，８３ フィールド酸化膜 ２７，８８ ゲート絶縁膜 ２８，８９ ゲート電極 ４１，５１，９３ 不純物領域 ４４ ビット線 ５４ 容量下部電極 ５６ 容量誘電体膜 ５７ 容量上部電極
９４’ 絶縁膜 ２，２９，６３，７３，７４，９５ 層間絶縁層 ３，４６，９１ 上面絶縁膜 ４，４７，９４ 側壁絶縁膜（サイドウォール） ５，８，１０，３８，６４，９２，９６ フォトレジ
ストパターン ６，３５，６６’，８９’ 多結晶シリコン １１，１１’，２１，２１’，６２，７２，８２ 被
接続部の配線層 １２，１２’，２２，２２’，４２，５２，６５，７
５，８５，９７ コンタクト孔 １３，１３’，２３，２３’，４３，５３，６６，７
６，８６ 埋込み導体物 １４，２４，６７，７７，８７，９８ 配線層 １５，３６，４５ 高融点金属のシリサイド膜 １９ 金属膜 ２５，８１ 半導体基板 ２６，８３ フィールド酸化膜 ２７，８８ ゲート絶縁膜 ２８，８９ ゲート電極 ４１，５１，９３ 不純物領域 ４４ ビット線 ５４ 容量下部電極 ５６ 容量誘電体膜 ５７ 容量上部電極
Claims (12)
- 【請求項１】 第１および第２の被接続部上に形成され
た層間絶縁層と、前記層間絶縁層に形成されて前記第１
および第２の被接続部にそれぞれ達する第１および第２
のコンタクト孔と、前記第１のコンタクト孔を充填して
前記第１の被接続部に接続する第１の埋込み導体物と、
前記第１の埋込み導体物と連続的に形成されて前記層間
絶縁層の上面に被着形成された、ｎ（ｎは自然数）層目
の第１の導体層と、前記第１の導体層の上面および側面
をそれぞれ覆う上面絶縁膜および側壁絶縁膜と、前記第
１の導体層の主材料と同一の材料で前記第２のコンタク
ト孔を充填することにより前記第２の被接続部に接続す
る第２の埋込み導体物と、前記第２の埋込み導体物およ
び前記層間絶縁層の上面に被着しかつ前記上面絶縁膜お
よび側壁絶縁膜に被着して該上面絶縁膜および側壁絶縁
膜により絶縁分離した状態で前記第１の導体層と重畳す
る（ｎ＋１）層目の第２の導体層とを有することを特徴
とする半導体装置。 - 【請求項２】 前記第１の導体層の主材料および前記第
１および第２の埋込み導体物の材料は多結晶シリコンで
あることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記第１の導体層は主材料の多結晶シリ
コンと該多結晶シリコン上面に形成された高融点金属の
シリサイド膜から構成されていることを特徴とする請求
項２に記載の半導体装置。 - 【請求項４】 前記第１および第２の被接続部は絶縁膜
上に形成された（ｎ−１）層目の配線層であり、前記第
１の導体層はｎ層目の配線層であり、前記第２の導体層
は（ｎ＋１）層目の配線層であることを特徴とする請求
項１、請求項２もしくは請求項３に記載の半導体装置。 - 【請求項５】 前記第１の被接続部は第１の絶縁膜上に
形成され、前記第１の被接続部および前記第１の絶縁膜
上に第２の絶縁膜が形成され、前記第２の被接続部は前
記第２の絶縁膜上に形成され、前記第１のコンタクト孔
が形成される前記層間絶縁層の部分は前記第１および第
２の絶縁膜から構成され、前記第２のコンタクト孔が形
成される前記層間絶縁層の部分は前記第２の絶縁膜から
構成されていることを特徴とする請求項１，請求項２，
請求項３もしくは請求項４に記載の半導体装置。 - 【請求項６】 前記第２の被接続部は第１の絶縁膜上に
形成され、前記第２の被接続部および前記第１の絶縁膜
上に第２の絶縁膜が形成され、前記第１の被接続部は前
記第２の絶縁膜上に形成され、前記第２のコンタクト孔
が形成される前記層間絶縁層の部分は前記第１および第
２の絶縁膜から構成され、前記第１のコンタクト孔が形
成される前記層間絶縁層の部分は前記第２の絶縁膜から
構成されていることを特徴とする請求項１，請求項２，
請求項３もしくは請求項４に記載の半導体装置。 - 【請求項７】 前記第１および第２の被接続部はそれぞ
れ半導体基板に形成された第１および第２の不純物領域
であることを特徴とする請求項１，請求項２もしくは請
求項３に記載の半導体装置。 - 【請求項８】 前記第１の不純物領域はソースおよびド
レイン領域のうちの一方の領域であり、前記第２の不純
物領域はソースおよびドレイン領域のうちの他方の領域
であり、前記第１の導体層は前記第１の不純物領域に前
記第１の埋込み導体物を通して接続するビット線を構成
し、前記第２の導体層は前記第２の不純物領域に前記第
２の埋込み導体物を通して接続する容量下部電極を構成
することを特徴とする請求項７に記載の半導体装置。 - 【請求項９】 第１および第２の被接続部を形成し、該
第１および第２の被接続部上の層間絶縁層に該第１およ
び第２の被接続部にそれぞれ達する第１および第２のコ
ンタクト孔を同時に形成する一連の工程と、前記第１お
よび第２のコンタクト孔内ならびに前記層間絶縁層上に
第１の導体層材を堆積し、その上に上面絶縁膜材を積層
する工程と、前記上面絶縁膜材および第１の導体層材を
同一平面形状にパターニングすることにより、前記第１
のコンタクト孔を通して前記第１の被接続部と接続し、
前記層間絶縁層の上面に被着して延在し、かつその上面
に上面絶縁膜を被着したｎ（ｎは自然数）層目の第１の
導体層を形成し、同時に、該第１の導体層材により前記
第２のコンタクト孔を充填し、かつ前記層間絶縁層の上
面を露出させる工程と、全面に側壁絶縁膜材を堆積する
工程と、前記第１の導体層の側面のみに前記側壁絶縁膜
材が残余するように異方性ドライエッチングを行って該
第１の導体層の側面に被着する側壁絶縁膜を形成する工
程と、前記第２のコンタクト孔を充填する前記第１の導
体層材の上面に接続し、前記層間絶縁層の上面に被着
し、前記上面絶縁膜および側壁絶縁膜の表面に被着して
該上面絶縁膜および側壁絶縁膜により絶縁分離した状態
で前記第１の導体層と重畳する（ｎ＋１）層目の第２の
導体層を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項１０】 前記第１および第２の被接続部は絶縁
膜上に形成された（ｎ−１）層目の配線層であり、前記
第１の導体層はｎ層目の配線層であり、前記第２の導体
層は（ｎ＋１）層目の配線層であることを特徴とする請
求項９に記載の半導体装置の製造方法。 - 【請求項１１】 前記第１および第２の被接続部はそれ
ぞれ半導体基板に形成された第１および第２の不純物領
域であることを特徴とする請求項９に記載の半導体装置
の製造方法。 - 【請求項１２】 前記第１の不純物領域はソースおよび
ドレイン領域のうちの一方の領域であり、前記第２の不
純物領域はソースおよびドレイン領域のうちの他方の領
域であり、前記第１の導体層は前記第１の不純物領域に
接続するビット線を構成し、前記第２の導体層は前記第
２の不純物領域に接続する容量下部電極を構成すること
を特徴とする請求項１１に記載の半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258786A JP2591446B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
| US08/314,968 US5554864A (en) | 1993-10-18 | 1994-09-29 | Semiconductor device having improved coverage with increased wiring layers |
| KR1019940026316A KR0146861B1 (ko) | 1993-10-18 | 1994-10-14 | 증가된 배선층에 의해 향상된 건폐율을 가지는 반도체 디바이스 및 그 제조방법 |
| US08/459,780 US5610101A (en) | 1993-10-18 | 1995-06-02 | Method of manufacturing a semiconductor device having improved coverage with increased wiring layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258786A JP2591446B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115133A true JPH07115133A (ja) | 1995-05-02 |
| JP2591446B2 JP2591446B2 (ja) | 1997-03-19 |
Family
ID=17325058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5258786A Expired - Fee Related JP2591446B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5554864A (ja) |
| JP (1) | JP2591446B2 (ja) |
| KR (1) | KR0146861B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578117B1 (ko) * | 1998-12-21 | 2006-09-27 | 삼성전자주식회사 | 반도체 장치의 배선 형성 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786273A (en) * | 1995-02-15 | 1998-07-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and associated fabrication method |
| JP2785768B2 (ja) * | 1995-09-14 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6069051A (en) * | 1996-06-17 | 2000-05-30 | International Business Machines Corporation | Method of producing planar metal-to-metal capacitor for use in integrated circuits |
| EP0847080A1 (en) * | 1996-12-09 | 1998-06-10 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| KR100267087B1 (en) * | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
| US5744387A (en) * | 1997-03-07 | 1998-04-28 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory with a flat topography and fewer photomasks |
| US5998257A (en) * | 1997-03-13 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry |
| JP4111569B2 (ja) * | 1997-08-22 | 2008-07-02 | エルジー．フィリップス エルシーデー カンパニー，リミテッド | 薄膜トランジスタ型液晶表示装置およびその製造方法 |
| JP3885844B2 (ja) | 1998-01-27 | 2007-02-28 | ローム株式会社 | 半導体装置 |
| JP3516593B2 (ja) * | 1998-09-22 | 2004-04-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6242315B1 (en) * | 1998-11-04 | 2001-06-05 | United Microelectronics Corp. | Method of manufacturing mixed mode semiconductor device |
| US6265308B1 (en) | 1998-11-30 | 2001-07-24 | International Business Machines Corporation | Slotted damascene lines for low resistive wiring lines for integrated circuit |
| US6642584B2 (en) * | 2001-01-30 | 2003-11-04 | International Business Machines Corporation | Dual work function semiconductor structure with borderless contact and method of fabricating the same |
| KR20010044682A (ko) * | 2001-03-15 | 2001-06-05 | 박청기 | 섬유 코팅제 |
| JP2005032769A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| KR101033347B1 (ko) * | 2008-10-14 | 2011-05-09 | 주식회사 동부하이텍 | 이미지센서의 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887848A (ja) * | 1981-11-19 | 1983-05-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6057648A (ja) * | 1983-09-07 | 1985-04-03 | Mitsubishi Electric Corp | 金属配線パタ−ン形成方法 |
| JPS6243149A (ja) * | 1985-08-21 | 1987-02-25 | Sony Corp | 多層配線の形成方法 |
| JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| US5179427A (en) * | 1989-06-13 | 1993-01-12 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device with voltage stabilizing electrode |
| FR2658951B1 (fr) * | 1990-02-23 | 1992-05-07 | Bonis Maurice | Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure. |
| JP2596848B2 (ja) * | 1990-05-16 | 1997-04-02 | 猛英 白土 | 半導体装置の製造方法 |
| US5124280A (en) * | 1991-01-31 | 1992-06-23 | Sgs-Thomson Microelectronics, Inc. | Local interconnect for integrated circuits |
| US5190893A (en) * | 1991-04-01 | 1993-03-02 | Motorola Inc. | Process for fabricating a local interconnect structure in a semiconductor device |
-
1993
- 1993-10-18 JP JP5258786A patent/JP2591446B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-29 US US08/314,968 patent/US5554864A/en not_active Expired - Fee Related
- 1994-10-14 KR KR1019940026316A patent/KR0146861B1/ko not_active IP Right Cessation
-
1995
- 1995-06-02 US US08/459,780 patent/US5610101A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578117B1 (ko) * | 1998-12-21 | 2006-09-27 | 삼성전자주식회사 | 반도체 장치의 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591446B2 (ja) | 1997-03-19 |
| US5610101A (en) | 1997-03-11 |
| KR950012691A (ko) | 1995-05-16 |
| US5554864A (en) | 1996-09-10 |
| KR0146861B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319555B2 (ja) | 半導体装置の製造方法 | |
| JP2591446B2 (ja) | 半導体装置およびその製造方法 | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| JP2962475B2 (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| JPH1167907A (ja) | 半導体装置およびその製造方法 | |
| US4908332A (en) | Process for making metal-polysilicon double-layered gate | |
| JP2898686B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001127169A (ja) | 半導体装置およびその製造方法 | |
| US20030064553A1 (en) | Method of producing semiconductor device and its structure | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| US5536682A (en) | Method for manufacturing a semiconductor device | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2725577B2 (ja) | 半導体装置及びダイナミック形ランダムアクセスメモリ | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2553231B2 (ja) | 半導体装置及びその製造方法 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| JPH0653328A (ja) | 半導体装置 | |
| KR0147598B1 (ko) | 적층형태의 콘택을 갖는 반도체 장치의 배선층 형성방법 | |
| JP4201156B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06125009A (ja) | 半導体基板への多層配線形成方法 | |
| JPH08316312A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961029 |
|
| LAPS | Cancellation because of no payment of annual fees |